KR20060042204A - 시정수 자동조정 회로 - Google Patents

시정수 자동조정 회로 Download PDF

Info

Publication number
KR20060042204A
KR20060042204A KR1020050015682A KR20050015682A KR20060042204A KR 20060042204 A KR20060042204 A KR 20060042204A KR 1020050015682 A KR1020050015682 A KR 1020050015682A KR 20050015682 A KR20050015682 A KR 20050015682A KR 20060042204 A KR20060042204 A KR 20060042204A
Authority
KR
South Korea
Prior art keywords
error
time constant
capacitor
resistor
control signal
Prior art date
Application number
KR1020050015682A
Other languages
English (en)
Inventor
코지 니시카와
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20060042204A publication Critical patent/KR20060042204A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/20—Apparatus for electrographic processes using a charge pattern for fixing, e.g. by using heat
    • G03G15/2003—Apparatus for electrographic processes using a charge pattern for fixing, e.g. by using heat using heat
    • G03G15/2014—Apparatus for electrographic processes using a charge pattern for fixing, e.g. by using heat using heat using contact heat
    • G03G15/2053—Structural details of heat elements, e.g. structure of roller or belt, eddy current, induction heating
    • G03G15/2057—Structural details of heat elements, e.g. structure of roller or belt, eddy current, induction heating relating to the chemical composition of the heat element and layers thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00123—Avoiding variations of delay due to integration tolerances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Networks Using Active Elements (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

쌍방이 동일한 반도체 기판상에 IC 프로세스에 의해 형성된 오차 기준 저항 및 오차 기준 콘덴서를 포함하고, 상기 오차 기준 저항의 저항치 및 상기 오차 기준 콘덴서의 정전 용량에 근거하여 IC 프로세스의 편차에 의해 생기는 RC 오차를 검출하는 동시에, RC 오차에 따른 제어 신호를 출력하는 오차 검출 회로와 쌍방이 상기 반도체 기판상에 IC 프로세스에 의해 형성된 1 이상의 저항으로 이루어지는 저항부 및 1 이상의 콘덴서로 이루어지는 용량부, 및 상기 저항부와 상기 용량부의 사이에 접속되고, 상기 제어 신호에 근거하여 상기 저항부를 구성하는 저항의 어느 하나와 상기 용량부를 구성하는 콘덴서의 어느 하나를 접속함으로써, 상기 RC 오차에 따른 해당 시정수 가변 회로의 시정수를 설정하는 스위치를 포함하는 시정수 가변 회로를 구비하고, 상기 저항의 수와 상기 콘덴서의 수 중 적어도 한쪽은 2 이상이다.

Description

시정수 자동조정 회로 {AUTOMATIC TIME INTEGER CONTROL CIRCUIT}
도 1은 본 발명의 제1 실시형태에 관한 시정수 자동조정 회로의 회로도.
도 2는 본 발명의 제1 실시형태에 관한 시정수 자동조정 회로를 변형한 회로도.
도 3은 본 발명의 제2 실시형태에 관한 시정수 자동조정 회로의 회로도의 일부.
도 4는 본 발명의 제3 실시형태에 관한 시정수 자동조정 회로의 회로도.
도 5는 본 발명의 제4 실시형태에 관한 시정수 자동조정 회로의 회로도.
도 6은 도 5에서 시정수 자동조정 회로의 특정점에 있어서의 전압 파형.
본 발명은 필터 회로나 지연 회로 등의 시정수를 가지는 회로에 적용 가능한 시정수 자동조정 회로에 관한 것이다. 특히 집적회로(이하, 「IC」라 함) 내부에 형성된 저항과 콘덴서의 직렬 회로에 의한 시정수의 오차를 자동적으로 조정하는 시정수 자동조정 회로에 관한 것이다.
IC에 있어서는 저항은 불순물의 확산 등에 의해 형성되고, 콘덴서(캐패시터) 는 반도체 기판상에 얇은 산화막을 형성하여 그 위에 메탈 전극을 붙이는 등의 기술에 의해 작성(이러한 기술에 의한 작성을 이하, 「IC 프로세스」라 함)된다. 이 때, 불순물의 확산량의 편차나 산화막 두께의 편차 등에 의해 상기 저항의 저항치가나, 콘덴서의 정전 용량에는 큰 편차가 생긴다.
구체적으로는 저항 및 콘덴서를 IC 내부에 형성하면, 「실제로 형성된 저항의 저항치와 콘덴서의 정전 용량의 곱」은 「그 저항치의 설계치와 그 정전 용량의 설계치와의 곱」과 비교하여 최대 ±2O% 정도 달라지는 것이 통상이다. 즉, 저항치와 정전 용량의 곱에 약 ±20%의 제조 오차가 생기는 것이다. 여기서, 「저항치의 설계치」란 그 IC 내부에 형성된 저항의 이상적인 저항치를 의미하며, 환언하면 제조 오차가 O%인 경우에 있어서의 저항의 저항치를 의미한다. 「정전 용량의 설계치」란 그 IC 내부에 형성된 콘덴서의 이상적인 정전 용량을 의미하며, 환언하면 제조 오차가 0%인 경우에 있어서의 콘덴서의 정전 용량을 의미한다.
IC 내부에 형성된 저항(실제의 저항치가 Ra)과 콘덴서(실제의 정전 용량이 Ca)의 직렬 회로를 이용하여 1차의 로패스 필터를 형성한 경우, 그 때 시정수는 RaㆍCa로 표시되지만,이 시정수에 설계치보다 약 ±20%의 오차가 생기기 때문에 그 로패스 필터의 컷오프 주파수 1/(2πCaㆍRa)도 설계치보다 약 ±2O%의 오차를 가지게 된다.
또, 다른 종래 구성예로서 외부로부터 주어지는 설정 전압에 따라 시정수가 제어되는 시정수 가변 회로에 있어서, 저항치와 정전 용량의 곱의 오차에 근거하는 시정수 오차를 자동적으로 조정하고, RC 오차의 유무 및 대소에 관계없이 시정수가 설정 전압에만 따라서 일의적으로 제어되도록 한 것이 개시되어 있다. 이러한 수법은 예를 들면, 특허 제28O8195호 공보(이하, 특허 문헌 1이라고 함)나 특개평 7-3216O2호 공보(이하, 특허 문헌 2라고 함)에 개시되어 있다.
위에서 설명한 바와 같이 시정수가 설계치보다 약 ±2O%나 오차를 가지면, 예를 들면, 그 시정수를 가진 1차의 로패스 필터의 컷오프 주파수도 약 ±2O%의 오차를 가지게 되기 때문에 그 필터 특성은 원하는 필터 특성과 크게 괴리된다.
또, 가령 원하는 필터 특성에 근접시키기 위해(시정수를 설계치에 근접시키기 위해), IC의 외부에 설치된 가변 저항 등을 공장 출하 시 등에 있어서 조정하는 것도 생각할 수 있으나, 그러한 조정이 필요하게 되면, 시간이 걸리는 동시에, 그 필터를 포함한 프린트 기판이나 장치 등의 제조 비용이 증대한다.
또, 특허 문헌 1 및 특허 문헌 2에 기재된 종래 구성예에 있어서는 자동적으로 시정수가 조정되지만, 시정수를 설정하기 위해서 외부로부터 설정 전압을 공급하는 것이 필요하다. 또, 검출한 저항치와 정전 용량의 곱의 오차를 아날로그 전압에 의해 시정수 가변 회로에 부여하고, 상기 아날로그 전압에 근거하여 시정수 가변 회로의 시정수가 조정되기 때문에 상기 오차를 검출하는 회로 및 시정수 가변 회로를 포함하는 회로 전체가 복잡하게 되고, 회로 규모의 증대, 소비 전력의 증대를 초래하는 문제가 있었다.
본 발명은 상기의 점에 감안하여, 소규모이며 저소비인 전류의 구성으로 IC 내부에 형성된 시정수 회로의 시정수의 오차를 자동적으로 조정하는 시정수 자동조 정 회로를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서 본 발명에 관한 시정수 자동조정 회로는 쌍방이 동일한 반도체 기판상에 IC 프로세스에 의해 형성된 오차 기준 저항 및 오차 기준 콘덴서를 포함하고, 상기 오차 기준 저항의 저항치 및 상기 오차 기준 콘덴서의 정전 용량에 근거하여 IC 프로세스의 편차에 의해 생기는 RC 오차를 검출하는 동시에, 이 RC 오차에 따른 제어 신호를 출력하는 오차 검출 회로와, 쌍방이 상기 반도체 기판상에 IC 프로세스에 의해 형성된 1 이상의 저항으로 이루어지는 저항부 및 1 이상의 콘덴서로 이루어지는 용량부, 및 상기 저항부와 상기 용량부의 사이에 접속되고, 상기 제어 신호에 근거하여 상기 저항부를 구성하는 저항의 어느 하나와 상기 용량부를 구성하는 콘덴서의 어느 하나를 접속함으로써, 상기 RC 오차에 따른 해당 시정수 가변 회로의 시정수를 설정하는 스위치부를 포함하는 시정수 가변 회로를 구비하고, 상기 저항의 수와 상기 콘덴서의 수의 적어도 한쪽은 2 이상이도록 하고 있다.
이로 인해, 적당한 저항치를 설계치로 한 저항 및 적당한 정전 용량을 설계치로 한 콘덴서를 미리 IC 프로세스에 의해 반도체 기판상에 작성하고, 검출된 RC 오차에 따라 곱절한 저항과 콘덴서를 접속하는 것으로 자동적으로(IC 외부에 있어서의 조정 작업 등을 필요로 하지 않고) 시정수가 조정되고, 시정수의 오차가 경감된다(정밀도가 개선됨).
또, 시정수 가변 회로로서는 시정수를 형성하는 저항 및 콘덴서와, 이들을 접속하는 스위치만 설치하면 되므로, 회로 규모가 작고, 저소비 전류를 실현할 수 있다.
또, 예를 들면 상기 구성에 있어서, 상기 시정수의 미리 정해진 목표치와 상기 설정된 시정수와의 사이에 생길 수 있는 최대 오차가 상기 IC 프로세스에 의해 생길 수 있는 RC 오차의 소정 최대치보다 작게 되도록, 상기 저항부를 구성하는 저항의 저항치의 설계치 및 상기 용량부를 구성하는 콘덴서의 정전 용량의 설계치가 정해져 있는 동시에, 상기 스위치부는 상기 저항부를 구성하는 저항과 상기 용량부를 구성하는 콘덴서를 접속하도록 해도 된다.
이로 인해, 상기 시정수의 미리 정해진 목표치와 상기 설정된 시정수와의 사이에 생길 수 있는 최대 오차가 상기 IC 프로세스에 의해 생길 수 있는 RC 오차의 소정 최대치보다 작게 되기 때문에 확실히 시정수의 오차가 경감된다(정밀도가 개선됨).
또, 예를 들면 상기 구성에 있어서, 상기 오차 검출 회로는 상기 오차 기준 저항의 저항치에 반비례하는 전류를 상기 오차 기준 콘덴서에 소정 기간 흘림으로써, 상기 오차 기준 콘덴서에 생기는 전압을 미리 정한 기준 전압과 비교함으로써, 상기 RC 오차를 n 단계(n은 2 이상의 자연수)로 분류하여 검출하는 동시에, 상기 분류된 단계에 따른 상기 제어 신호를 출력하고, 상기 시정수 가변 회로는 상기 n 단계로 분류된 상기 RC 오차에 따라 n 그대로의 상기 시정수를 설정할 수 있도록 해도 된다.
오차 검출 회로는 상기 오차 기준 저항의 저항치에 반비례하는 전류를 상기 오차 기준 콘덴서에 소정 기간 흘림으로써, 상기 오차 기준 콘덴서에 생기는 전압을 미리 정한 기준 전압과 비교하는 것만으로 RC 오차를 검출할 수 있고, 나아가서는 RC 오차에 따른 제어 신호를 아날로그 전압이 아니고, n 단계로 분류된 전장으로서 시정수 가변 회로에 출력하는 것으로 되기 때문에 오차 검출 회로의 구성이 지극히 간단하게 된다. 이는 시정수 자동조정 회로의 소규모화, 및 저소비 전류화를 더욱 촉진한다. 또, n 그대로의 시정수를 설정할 수 있는 것으로부터 시정수의 필요 정밀도에 따른 시정수 자동조정 회로를 구성할 수 있다.
또, 예를 들면 상기 구성에 있어서, 상기 n은 3 이상의 자연수인 동시에, 상기 기준전압은 전압치가 다른 복수의 기준 전압으로 이루어지고, 상기 오차 검출 회로는 상기 오차 기준 콘덴서에 생기는 상기 전압을 상기 복수의 기준 전압 각각과 비교함으로써 상기 제어 신호를 출력하도록 해도 된다.
이로 인해, 시정수의 오차가 더욱 경감된다(시정수의 정밀도가 더욱 개선됨).
또, 예를 들면 상기 구성에 있어서 상기 오차 검출 회로는 상기 오차 기준 저항의 저항치에 반비례하는 전류를 상기 오차 기준 콘덴서에 제1의 소정 기간ㆍㆍㆍ, 및 제k의 소정 기간(k는 2 이상의 자연수) 흘림으로써, 상기 오차 기준 콘덴서에 생기는 전압 각각을 미리 정한 기준 전압과 비교함으로써, 상기 RC 오차를 (k+1) 단계로 분류하여 검출하는 동시에, 상기 분류된 단계에 따른 상기 제어 신호를 출력하고, 상기 시정수 가변 회로는 상기 (k+1) 단계로 분류된 상기 RC 오차에 따라 (k+1) 대로의 상기 시정수를 설정할 수 있도록 해도 된다.
이로 인해, 시정수의 오차가 더욱 경감된다(시정수의 정밀도가 더욱 개선됨).
또, 예를 들면 상기 구성에 있어서 상기 오차 검출 회로는 상기 오차 기준 저항의 저항치에 반비례하는 전류를 상기 오차 기준 콘덴서에 소정 기간 흘림으로써, 상기 오차 기준 콘덴서에 생기는 전압을 미리 정한 기준 전압과 비교함으로써, 상기 오차 기준 저항의 저항치와 상기 오차 기준 콘덴서의 정전 용량과의 곱으로부터 상기 오차 기준 저항의 저항치의 설계치와 상기 오차 기준 콘덴서의 정전 용량의 설계치와의 곱을 뺀 값에 대응하는 상기 RC 오차를 n 단계(n은 2 이상의 자연수)로 분류하여 검출하는 동시에, 상기 분류된 단계에 따른 상기 제어 신호를 출력하고, 상기 시정수 가변 회로는 상기 n 단계로 분류된 상기 RC 오차에 따라 n 그대로의 상기 시정수를 설정할 수 있고, 상기 스위치부는 상기 RC 오차가 정(正)인 것에 대응하는 제어 신호를 받았을 때, 상기 시정수의 설계치가 상기 시정수의 미리 정한 목표치보다 작게 되는 상기 저항부를 구성하는 저항과 상기 용량부를 구성하는 콘덴서를 접속하는 한편, 상기 RC 오차가 부(負)인 것에 대응하는 제어 신호를 받았을 때, 상기 시정수의 설계치가 상기 목표치보다 커지는 상기 저항부를 구성하는 저항과 상기 용량부를 구성하는 콘덴서를 접속함으로써 상기 시정수를 설정하도록 해도 된다.
즉, RC 오차가 정(부)이면, 반도체 기판상에 IC 프로세스에 의해 형성된 저항의 저항치와 콘덴서의 정전 용량의 곱은 그 곱의 설계치보다 크(작)게 되어 있는 것을 알 수 있기 때문에 RC 오차가 정(부)의 경우는 설계치로서의 시정수가 상기 목표치보다 작(크)게 되도록 설계된 저항과 콘덴서를 접속하여 시정수를 조정하는 것이다. 이로 인해서, 시정수의 오차가 경감된다(시정수의 정밀도가 개선됨).
상술한 바와 같이, 본 발명에 관한 시정수 자동조정 회로에 의하면, 소규모 이며 저소비 전류의 구성으로 IC 내부에 형성된 시정수 회로의 시정수의 오차를 자동적으로 조정할 수 있다.
<<제1 실시형태>>
이하, 본 발명에 관한 시정수 자동조정 회로의 제1 실시형태를 도 1 및 도 2를 참조하여 설명한다. 도 1은 제1 실시형태의 시정수 자동조정 회로(1)의 회로 구성도이다. 시정수 자동조정 회로(1)는 IC 프로세스의 편차에 의해 생기는 RC 오차를 검출하는 동시에, 이 RC 오차에 따른 제어 신호를 출력하는 오차 검출 회로(2)와, 해당 시정수 가변 회로가 포함하는 시정수가 가변인 시정수 가변 회로(3)와, 오차 검출 회로(2)에 펄스 전압을 공급하는 펄스 발생 회로(6)로 구성된다.
여기서, 「RC 오차」란 반도체 기판상에 IC 프로세스에 의해 저항과 콘덴서를 형성한 경우에 「실제로 형성된 저항의 저항치와 콘덴서의 정전 용량의 곱」 으로부터 「그 저항치의 설계치와 그 정전 용량의 설계치와의 곱」을 뺀 값을 의미하고, 하여 RC 오차를 「그 저항치의 설계치와 그 정전 용량의 설계치와의 곱」으로 나눈 값은 통상 최대 ±2O% 정도의 값을 가진다. 즉, 종래 기술의 난에서도 기술한 바와 같이, 저항의 저항치와 콘덴서의 정전 용량의 곱은 최대 ±20% 정도의 제조 오차를 가진다.
(오차 검출 회로(2)의 설명)
우선, 오차 검출 회로(2)의 구성에 대해 설명한다. PNP 트랜지스터 Tr2의 이미터 및 PNP 트랜지스터 Tr3의 이미터에 공통적으로 전원 전압 Vcc가 부여되는 동시에, PNP 트랜지스터 Tr2의 베이스와 콜렉터와 PNP 트랜지스터 Tr3의 베이스가 접속되어 있고, PNP 트랜지스터 Tr2와 Tr3은 커런트 미러 회로를 구성하고 있다.
PNP 트랜지스터 Tr2의 콜렉터는 다시 NPN 트랜지스터 Tr1의 콜렉터에 접속되어 있고, NPN 트랜지스터 Tr1의 베이스는 OP 앰프 OP1의 출력 단자에 NPN 트랜지스터 Tr1의 이미터는 OP 앰프 OP1의 반전 입력 단자(-)와 오차 기준 저항 R1의 한 단에 공통 접속되어 있다. 또, 오차 기준 저항 R1의 다른 단은 접지되어 있다. 또, 단자(9)에 인가되는 미리 정해진 전압 V1은 OP 앰프 OP1의 비반전 입력 단자(+)에 부여되어 있다.
스위치 SW1의 한 단은 PNP 트랜지스터 Tr3의 콜렉터, 오차 기준 콘덴서 C1의 한 단, 및 컴퍼레이터 CMP1의 비반전 입력 단자(+)에 공통 접속되는 동시에, 다른 단은 접지되어 있다. 또 오차 기준 콘덴서 C1의 다른 단은 접지되어 있는 동시에, 컴퍼레이터 CMP1의 반전 입력 단자(-)에는 미리 정해진 기준 전압 Vref가 인가되어 있다.
D 플립 플롭(5)의 D 단자에는 컴퍼레이터 CMP1의 출력 전압이 부여되고, 클록 단자에는 펄스 발생 회로(6)로부터 펄스 전압(1 펄스의 기간이 시간 T의 2 배로 듀티비가 50%)이 부여되고, Q 단자로부터 출력되는 전압은 오차 검출 회로(2)의 출력하는 제어 신호로서 시정수 가변 회로(3)에 부여되어 있다. D 플립 플롭(5)은 포지티브 엣지 트리거형이며, 그 클록 단자에 부여되는 전압이 저전위에서 고전위로 전환될 때에 D 단자에 입력되어 있는 전압을 래치하며, 그대로 Q 단자에 출력한다.
또, 펄스 발생 회로(6)가 출력하는 펄스 전압은 스위치 SW1의 온/오프를 전환하는 제어 전압으로서 스위치 SW1에도 부여되어 있고, 스위치 SW1에 부여되는 상기 제어 전압이 고전위일 때 스위치 SW1은 온, 저전위일 때 스위치 SW1은 오프로 된다(도 1은 스위치 SW1이 오프 상태를 나타내고 있음).
다음에, 오차 검출 회로(2)의 동작에 대해 설명한다. 「오차 기준 저항 R1의 저항치의 설계치」, 「오차 기준 콘덴서 C1의 정전 용량의 설계치」를 각각 Rref, Cref로 하고, 반도체 기판상에 IC 프로세스에 의해 형성된 「실제의 오차 기준 저항 R1의 저항치」, 「실제의 오차 기준 콘덴서 C1의 정전 용량」을 각각 Rreal, Creal로 하여 설명한다. 이 경우에 있어서의, RC 오차는 「RrealㆍCreal-RrefㆍCref」라는 것으로 된다.
OP 앰프 OP1의 비반전 입력 단자(+)에 부여되어 있는 전압은 V1이기 때문에 OP 앰프 OP1과 NPN 트랜지스터 Tr1의 동작에 의해 오차 기준 저항 R1에 흐르는 전류는 V1/Rreal로 된다. 또, PNP 트랜지스터 Tr2와 Tr3은 커런트 미러 회로를 구성하고 있기 때문에 PNP 트랜지스터 Tr3의 이미터로부터 콜렉터에 흐르는 전류도, 오차 기준 저항 R1에 흐르는 전류와 같은 전류, V1/Rreal로 된다.
스위치 SW1이 온 상태에서 오프 상태로 전환되는 상태(즉, 펄스 발생 회로(6)가 출력하는 펄스 전압이 고전위에서 저전위로 전환되는 상태)를 고려한다. 스위치 SW1이 온 상태에서는 오차 기준 콘덴서 C1의 양 단자 사이에 가해지는 전압은 OV로 되어 있으나, 스위치 SW1이 온 상태에서 오프 상태로 전환된 순간부터 오차 기준 콘덴서 C1에는 V1/Rreal의 전류가 유입한다.
따라서, 스위치 SW1이 온 상태에서 오프 상태로 전환된 후에 시간 T 경과했을 때(이 시간 T 경과했을 때는 펄스 발생 회로(6)가 출력하는 전압이 저전위에서 고전위로 전환될 때임)로, 스위치 SW1이 온 하기 직전의 오차 기준 콘덴서 C1의 양 단자 사이에 가해지는 전압을 Vc로 하면, 다음 식 1이 성립한다.
Vc=V1ㆍT/(RrealㆍCreal)ㆍㆍㆍ(식 1)
여기서, 다음 식 2가 성립하도록 기준 전압 Vref, 전압 V1, 시간 T가 정해져 있다.
Vref=V1ㆍT/(RrefㆍCref)ㆍㆍㆍ(식 2)
그래서, RrealㆍCreal>RrefㆍCref가 성립하는 경우(즉, RC 오차가 정의 경우)는 Vc는 Vref보다 작게 되기 때문에 펄스 발생 회로(6)가 출력하는 펄스 전압이 저전위에서 고전위로 전환될 때의 컴퍼레이터 CMP1의 출력은 저전위로 된다. 반대로, RrealㆍCreal<RrefㆍCref이 성립하는 경우(즉, RC 오차가 부의 경우)는 Vc는 Vref보다 크게 되기 때문에 펄스 발생 회로(6)가 출력하는 펄스 전압이 저전위에서 고전위로 전환될 때의 컴퍼레이터 CMP1의 출력은 고전위로 된다.
그리고, 펄스 발생 회로(6)가 출력하는 전압이 저전위에서 고전위로 전환될 때의 컴퍼레이터 CMP1의 출력 전압은 D 플립 플롭(5)에 래치되고, 오차 검출 회로(2)의 제어 신호로서 시정수 가변 회로(3)에 부여된다.
즉, 오차 기준 저항 R1의 저항치 Rreal에 반비례하는 전류 V1/Rreal를 오차 기준 콘덴서 C1에 소정의 기간 T, 흘림(충전 또는 방전함)으로써, 오차 기준 콘덴 서의 양 단자 사이에 생기는 전압 Vc와, 미리 정해진 기준 전압 Vref를 컴퍼레이터 CMP1이 비교함으로써, 오차 검출 회로(2)는 IC 프로세스의 편차에 의해 생기는 RC 오차를 정과 부의 2 단계로 분류하여 검출한다. 그리고, RC 오차가 정일 때에는 저전위를 부 때에는 고전위를 오차 검출 회로(2)의 제어 신호로서 시정수 가변 회로(3)에 출력하는 것이다.
(시정수 가변 회로(3)의 설명)
다음에, 시정수 가변 회로(3)의 구성에 대해 설명한다(도 1 참조). 단자(7)는 저항 R2 및 저항 R3의 한 단에 공통 접속되어 있고, 저항 R2의 다른 단은 스위치 SW4a를 통해 저항 R3의 다른 단은 스위치 SW4b를 통해 각각 단자(8)에 접속되어 있다. 스위치 SW4a와, SW4b는 스위치 회로 SW4를 구성하고 있다. 스위치 회로 SW4는 오차 검출 회로(2)로부터의 제어 신호에 의해 제어되고, 상기 제어 신호에 따라 스위치 SW4a와 스위치 SW4b의 어느 한쪽이 택일적으로 온 한다.
구체적으로는 상기 제어 신호가 고전위의 경우는 스위치 SW4a가 오프로 되는 한편, 스위치 SW4b가 온으로 된다. 상기 제어 신호가 저전위의 경우는 스위치 SW4a가 온으로 되는 한편, 스위치 SW4b가 오프로 된다(도 3은 제어 신호가 저전위의 경우를 도시하고 있다.
또, 단자(8)는 콘덴서 C3을 통해 접지되어 있다. 시정수 가변 회로(3)는 단자(7)를 입력측, 단자(8)를 출력측으로 한 1차의 로우패스 필터(이하, 「LPF」라 칭함)를 구성하고 있고, 그 시정수가 오차 검출 회로(2)로부터의 제어 신호에 따라 (RC 오차에 따라) 가변으로 되어 있다(2가지의 시정수를 설정할 수 있게 되어 있 음).
지금, 시정수 가변 회로(3)에 구성되는 1차의 LPF의 「시정수의 목표치」(이 LPF가 가지는 시정수의 이상적인 값)가 「RfilㆍCfil」이라 한다. 만일, 저항 R2의 「저항치의 설계치」를 Rfi1, 콘덴서 C3의 「정전 용량의 설계치」를 Cfil로 하고, 저항 R2 및 콘덴서 C3을 동일한 반도체 기판상에 IC 프로세스에 의해 형성하고, 단순히 저항 R2와 콘덴서 C3의 접속에 의해 1차의 LPF를 구성한 경우는 상술한 바와 같이 시정수에 최대 약 20%의 오차가 생기기 때문에 그 1차의 LPF의 컷오프 주파수도 최대 약 2O%의 오차가 생기게 된다. 이는 IC 프로세스에 있어서의 저항의 저항치, 콘덴서의 정전 용량의 절대 오차가 큰 것에 기인하고 있다.
한편, 동일한 반도체 기판상에 IC 프로세스에 의해 형성된 저항의 저항치, 콘덴서의 정전 용량의 상대 오차는 상기 절대 오차(최대 약 20%)에 비하여 매우 작다(예를 들면, 3% 정도). 즉, 1개의 반도체 기판상에 형성되는 복수의 저항의 저항치의 편차 방향(저항치가 커짐, 또는 작아짐)과 편차량은 거의 동일하며, 1개의 반도체 기판상에 형성되는 복수의 콘덴서의 정전 용량의 편차 방향(정전 용량이 커짐, 또는 작아짐)과 편차량은 거의 동일하다. 이 점에 착안하여 시정수 가변 회로(3)는 구성되어 있다.
즉, 저항 R2, 저항 R3의 「저항치의 설계치」를 각각, O.9ㆍRfil, 1.1ㆍRfil로 하고, 콘덴서 C3의 「정전 용량의 설계치」를 Cfil로 하고 있다. 「저항치의 설계치」, 「정전 용량의 설계치」를 이와 같이 한 경우, 시정수 가변 회로(3)의 시정수의 최대 오차를 이하, 설명한다. 또, 상기 절대 오차를 2O%(-2O%∼+2O%)로 하 고, 간단하게 하기 위해서 상기 상대 오차가 없는(0%) 것으로 하여 검토한다.
또한, 저항 R2와 콘덴서 C3을 접속했을 때, 그 시정수의 설계치(0.9ㆍRfilㆍCfil)는 시정수의 목표치(RfilㆍCfil)보다 작고, 저항 R3과 콘덴서 C3을 접속했을 때, 그 시정수의 설계치(1.1ㆍRfilㆍCfil)는 시정수의 목표치(RfilㆍCfil)보다 커지고 있다.
오차 검출 회로(2)에서 검출된 「RC 오차」가 정의 경우는 RrealㆍCreal>RrefㆍCref가 성립하기 때문에 실제의 저항의 저항치와 콘덴서의 정전 용량의 곱이 그 설계치보다 커지고 있는 것을 알 수 있다. 즉, 동일한 반도체 기판상에서 IC 프로세스에 의해 형성된 저항의 저항치와 콘덴서의 정전 용량의 곱은 0%∼+20%의 제조 오차를 가지고 있는 것을 알 수 있다.
이 경우는 저항 R2와 콘덴서 C3이 1차의 LPF를 구성하고(왜냐하면, 스위치 SW4a가 온, 스위치 SW4b가 오프 하기 때문임), 그 시정수의 설계치(제조 오차가 O%일 때의 시정수)는 0.9ㆍRfilㆍCfil로 되기 때문에 0%∼+20%의 제조 오차를 가미하여 실제의 시정수를τ로 하면, 다음 식 3이 성립한다(왜냐하면, O.9를 1.2 배하면, 1.08로 되기 때문에).
O.9ㆍRfilㆍCfil< τ <1.08ㆍRfilㆍCfil ㆍㆍㆍ(식 3)
또, 오차 검출 회로(2)에서 검출된 「RC 오차」가 부의 경우는 RrealㆍCre al<RrefㆍCref가 성립하기 때문에 실제의 저항의 저항치와 콘덴서의 정전 용량의 곱이 그 설계치보다 작게 되어 있는 것을 알 수 있다. 즉, 동일한 반도체 기판상에서 IC 프로세스에 의해 형성된 저항의 저항치와 콘덴서의 정전 용량의 곱은 -20%∼ O%의 제조 오차를 가지고 있는 것을 알 수 있다.
이 경우는 저항 R3과 콘덴서 C3이 1차의 LPF를 구성하고(왜냐하면, 스위치 SW4a가 오프, 스위치 SW4b가 온 하기 때문임), 그 시정수의 설계치(제조 오차가 O%일 때의 시정수)는 1.1ㆍRfilㆍCfil로 되기 때문에 -20%∼O%의 제조 오차를 가미하면, 다음 식 4가 성립한다(왜냐하면, 1.1을 0.8 배하면, 0.88로 되는 때문임).
O.88ㆍRfilㆍCfil< τ <1.1ㆍRfilㆍCfil ㆍㆍㆍ(식 4)
식 3 및 식 4로부터 알 수 있는 바와 같이 실제의 시정수 t는 「시정수의 목표치」인 「RfilㆍCfil」에 대해서, O.88∼1.1 배의 범위내에 들어가게 되며, 시정수의 오차인 최대 20%가 약 1O%로 경감되는(시정수 τ의 정밀도가 개선됨) 것으로 된다.
또한, 도 1에 있어서는 오차 기준 저항 R1, 저항 R2, 저항 R3, 오차 기준 콘덴서 C1, 및 콘덴서 C3이 동일한 반도체 기판상에 IC 프로세스에 의해 형성되어 있으나, 시정수 자동조정 회로(1)를 구성하는 다른 소자(OP 앰프 OP1, 컴퍼레이터 CMP1 등)의 각각은 오차 기준 콘덴서 C1 등이 형성된 반도체 기판상에 IC 프로세스에 의해 형성되어 있어도, 형성되어 있지 않아도 무방하다.
(오차 검출 회로(2)의 변형)
도 1에 있어서의 오차 검출 회로(2)를 변형한 오차 검출 회로(12)를 도 2를 이용하여 설명한다. 도 1과 동일한 부분에 대해서는 동일한 부호를 부여하여 설명을 생략 한다.
오차 기준 저항 R11의 한 단에는 전원 전압 Vcc가 부여되고, 다른 단은 PNP 트랜지스터 Tr11의 이미터와 OP 앰프 OP11의 반전 입력 단자(-)에 접속되어 있다. 0P 앰프 OP11의 비반전 입력 단자(+)에는 단자(19)가 접속되고, 전압(Vcc-V1)이 인가되어 있고, OP 앰프 OP11의 출력은 PNP 트랜지스터 Tr11의 베이스에 부여되어 있다. PNP 트랜지스터 Tr11의 콜렉터는 NPN 트랜지스터 Tr12의 콜렉터와 베이스, 및 NPN 트랜지스터 Tr13의 베이스에 공통 접속되어 있고, NPN 트랜지스터 Tr12와 Tr13의 이미터는 쌍방 접지되어 있다. NPN 트랜지스터 Tr12와 Tr13은 커런트 미러 회로를 구성하고 있다.
NPN 트랜지스터 Tr13의 콜렉터는 스위치 SW11의 한 단, 오차 기준 콘덴서 C11의 한 단, 및 컴퍼레이터 CMP11의 반전 입력 단자(-)에 접속되어 있고, 스위치 SW11의 다른 단, 오차 기준 콘덴서 C11의 다른 단에는 전원 전압 Vcc가 인가되어 있다. 컴퍼레이터 CMP11의 비반전 입력 단자(+)에는 전원 전압 Vcc로부터 기준 전압 Vref를 뺀 전압이 인가되어 있고, 컴퍼레이터 CMP11의 출력 단자는 D 플립 플롭(5)의 D 단자에 접속되어 있다.
또, 펄스 발생 회로(6)가 출력하는 전압은 D 플립 플롭(5)의 클록 단자에 부여되어 있는 동시에, 스위치 SW11의 온/오프를 전환하는 제어 전압으로서 스위치 SW11에도 부여되어 있고, 스위치 SW11에 부여되는 상기 제어 전압이 고전위일 때 스위치 SW11은 온, 저전위일 때 스위치 SW11은 오프로 된다(도 2는 스위치 SW11이 오프 상태를 나타내고 있음).
위에서 설명한 바와 같이 오차 검출 회로(12)를 구성하고, 오차 기준 콘덴서 C11의 양 단자 사이에 가해지는 전압을 Vc로 하고, 「오차 기준 저항 R11의 저항치 의 설계치」, 「오차 기준 콘덴서 C11의 정전 용량의 설계치」, 「실제의 오차 기준 저항 R11의 저항치」, 「실제의 오차기준 콘덴서 C11의 정전 용량」을 각각 Rref, Cref, Rreal, Creal로 하면, 도 1에 있어서의 오차 검출 회로(2)의 제어 신호와 같은 제어 신호를 오차 검출 회로(12)는 출력한다.
이와 같이 도 1 및 도 2에 있어서의 오차 검출 회로(오차 검출 회로(2)나 오차 검출 회로(12))의 오차 기준 저항 R1이나 R11에 흐르는 전류는 전압 V1과 오차 기준 저항 R1이나 R11의 저항치로 정해지도록 하면 좋기 때문에 오차 기준 저항 R1이나 R11의 한 단은 반드시 접지되어 있을 필요는 없고, 전원 전압에 접속되어 있을 필요도 없다.
또, PNP 트랜지스터 Tr2와 Tr3으로 구성되는 커런트 미러 회로는 도 1에 도시된 회로 구성으로 한정되는 것은 아니며, 스위치 SW1이 오프일 때에 오차 기준 콘덴서 C1에 흐르는 전류와 오차 기준 저항 R1에 흐르는 전류를 동일하게 하는 것이면, 어떠한 구성으로 해도 무방하다. 동일하게, NPN 트랜지스터 Tr12와 Tr13으로 구성되는 커런트 미러 회로는 도 2에 도시된 회로 구성으로 한정되는 것은 아니며, 스위치 SW11이 오프일 때에 오차 기준 콘덴서 C11에 흐르는 전류와 오차 기준 저항 R11에 흐르는 전류를 동일하게 하는 것이면, 어떠한 구성으로 해도 무방하다. 또, NPN 트랜지스터 Tr1, PNP 트랜지스터 Tr11을 전계 효과 트랜지스터에 대신해도 된다.
또한, 오차 기준 저항 R11, 오차 기준 콘덴서 C11은 도 1에 있어서의 시정수 가변 회로(3)의 저항 R2, R3, 콘덴서 C3과 함께, 동일한 반도체 기판상에 IC 프로 세스에 의해 형성되어 있으나, 오차 검출 회로(12) 및 시정수 가변 회로(3)를 구성하는 다른 소자(OP 앰프 OP11, 컴퍼레이터 CMP11 등)의 각각은 오차 기준 콘덴서 C11 등이 형성된 반도체 기판상에 IC 프로세스에서 형성되어 있어도, 형성되어 있지 않아도 무방하다.
<<제2 실시형태>>
다음에, 본 발명에 관한 시정수 자동조정 회로의 제2 실시형태를 도 3을 참조하여 설명한다. 도 3은 제2 실시형태의 시정수 자동조정 회로의 회로 구성 중에 시정수 가변 회로(23)의 부분만을 나타낸 것이다. 제2 실시형태에 있어서의 오차 검출 회로(오차 검출 회로(2) 또는 오차 검출 회로(12) 및 펄스 발생 회로(6)는 제1 실시형태에 있어서의 것과 같은 것을 이용하기 때문에 도 3에 있어서의 도시 및 설명을 생략 한다. 이하의 제2 실시형태의 설명은 오차 검출 회로(2)(도 1 참조)와 시정수 가변 회로(23)를 조합하여 사용하는 것을 전제로 하여 행하나, 물론 오차 검출 회로(12)(도 2 참조)로 시정수 가변 회로(23)를 조합하여 사용해도 된다.
단자(27)는 콘덴서 C22 및 를덴서 C23의 한 단에 공통 접속되어 있고, 콘덴서 C22의 다른 단은 스위치 SW24a를 통해 콘덴서 C23의 다른 단은 스위치 SW24b를 통해 각각 단자(28)에 접속되어 있다. 스위치 SW24a와 SW24b는 스위치 회로 SW24를 구성하고 있다. 스위치 회로 SW24는 오차 검출 회로(2)로부터의 제어 신호에 의해 제어되고, 상기 제어 신호에 따라 스위치 SW24a와 스위치 SW24b의 어느 한쪽이 택일적으로 온 한다.
구체적으로는 상기 제어 신호가 고전위의 경우는 스위치 SW24a가 오프로 되 는 한편, 스위치 SW24b가 온으로 된다. 상기 제어 신호가 저전위의 경우는 스위치 SW24a가 온으로 되는 한편, 스위치 SW24b가 오프로 된다(도 3은 제어 신호가 저전위의 경우를 도시하고 있음).
또, 단자(28)는 저항 R23를 통해 접지되어 있다. 시정수 가변 회로(23)는 단자(27)를 입력측, 단자(28)를 출력측으로 한 1차의 하이패스 필터(이하, 「HPF」라 함)를 구성하고 있고, 그 시정수가 오차 검출 회로(2)로부터의 제어 신호에 따라 (RC 오차에 따라) 가변으로 되어 있다.
지금, 시정수 가변 회로(23)에 구성되는 1차의 HPF의 「시정수의 목표치」가 「RfilㆍCfil」 이라고 한다. 그리고, 콘덴서 C22, 콘덴서 C23의 「정전 용량의 설계치」를 각각, O.9ㆍCfil, 1.1ㆍCfil로 하고, 저항 R23의 「저항치의 설계치」를 Rfil로 한다. 「정전 용량의 설계치」, 「저항치의 설계치」를 이와 같이 한 경우, 시정수 가변 회로(23)의 시정수의 최대 오차를 이하, 설명한다. 또, 간단하게 하기 위해 상기 절대 오차를 20%(-20%∼+20%)로 하고, 상기 상대 오차가 없는(0%) 것으로 하여 검토한다.
오차 검출 회로(2)에서 검출된 「RC 오차」가 정의 경우는 RrealㆍCreal>RrefㆍCref가 성립하기 때문에 실제의 저항의 저항치와 콘덴서의 정전 용량의 곱이 설계치보다 커지고 있는 것을 알 수 있다. 즉, 동일 반도체 기판상에서 IC 프로세스에 의해 형성된 저항의 저항치와 콘덴서의 정전 용량의 곱은 0%∼+20%의 제조 오차를 가지고 있는 것을 알 수 있다.
이 경우는 콘덴서 C22와 저항 R23이 1차의 HPF를 구성하고(왜냐하면, 스위치 SW24a가 온, 스위치 SW24b가 오프 하기 때문임), 그 시정수의 설계치(제조 오차가 0%일 때의 시정수)는 O.9ㆍRfilㆍCfil로 되기 때문에 0%∼+20%의 제조 오차를 가미하여 실제의 시정수를 t로 하면, 상기 식 3이 성립한다(왜냐하면, O.9를 1.2 배하면, 1.08로 되기 때문에).
또, 오차 검출 회로(2)에서 검출된 「RC 오차」가 부의 경우는 RrealㆍCre al<RrefㆍCref이 성립하기 때문에 실제의 저항의 저항치와 콘덴서의 정전 용량의 곱이 설계치보다 작게 되어 있는 것을 알 수 있다. 즉, 동일 반도체 기판상에서 IC 프로세스에 의해 형성된 저항의 저항치와 콘덴서의 정전 용량의 곱은 -20%∼O%의 제조 오차를 가지고 있는 것을 알 수 있다.
이 경우는 콘덴서 C23과 저항 R23이 1차의 HPF를 구성하고(왜냐하면, 스위치 SW24a가 오프, 스위치 SW24b가 온 하기 때문임), 그 시정수의 설계치(제조 오차가 O%일 때의 시정수)는 1.1ㆍRfilㆍCfil로 되기 때문에 -2O%∼O%의 제조 오차를 가미하면, 상기 식 4가 성립한다(왜냐하면, 1.1을 O.8 배하면, O.88로 되기 때문에).
식 3 및 식 4로부터 알 수 있는 바와 같이 실제의 시정수 τ은 「시정수의 목표치」 인 「RfilㆍCfil」에 대해서, 0.88∼1.1 배의 범위내에 들어가게 되고, 시정수의 오차인 최대 2O%가 약 1O%로 경감되는(시정수 τ의 정밀도가 개선됨) 것으로 된다.
또한, 제2 실시형태에 있어서도, 제1 실시형태와 같이 오차 기준 저항 R1, 오차 기준 콘덴서 C1, 저항 R23, 콘덴서 C22, 및 C23이 동일한 반도체 기판상에 IC 프로세스에 의해 형성되어 있으나, 제2 실시형태에 있어서의 시정수 자동조정 회로 를 구성하는 다른 소자(OP 앰프 OP1, 컴퍼레이터 CMP1 등)의 각각은 오차 기준 콘덴서 C1 등이 형성된 반도체 기판상에 IC 프로세스에서 형성되어 있어도, 형성되어 있지 않아도 무방하다.
<<제3 실시형태>>
다음에, 본 발명에 관한 시정수 자동조정 회로의 제3 실시형태를 도 4를 참조하여 설명한다. 도 4는 제3 실시형태의 시정수 자동조정 회로(31)의 회로 구성도를 나타낸 것이다. 도 4에 있어서 도 1과 같은 것은 동일한 부호를 부여하여 설명을 생략 한다.
(오차 검출 회로(32)의 설명)
도 4의 오차 검출 회로(32)가 도 1의 오차 검출 회로(2)와 다른 부분은 자신의 반전 입력 단자(-)에 기준 전압 Vref2가 부여된 컴퍼레이터 CMP2의 비반전 입력 단자(+)가 컴퍼레이터 CMP1의 비반전 입력 단자(+)에 접속되어 있는 것, 컴퍼레이터 CMP1의 반전 입력 단자(-)에 부여되는 전압이 기준 전압 Vref1 인 것, 도 1에 있어서의 D 플립 플롭(5) 대신에 래치 회로(35)가 설치되어 있고, 래치 회로(35)에 컴퍼레이터 CMP1 및 CMP2의 출력 전압, 및 펄스 발생 회로(6)가 출력하는 펄스 전압이 부여되어 있는 것, 도 1에 있어서의 오차 검출 회로(2)가 출력하는 제어 신호에 상당하는 오차 검출 회로(32)의 제어 신호가 래치 회로(35)로부터 출력되어 있는 것이며 다른 부분은 도 1에 있어서의 오차 검출 회로(2)와 동일하다.
래치 회로(35)는 펄스 발생 회로(6)가 출력하는 펄스 전압이 저전위에서 고전위로 전환될 때(로 스위치 SW1이 온하기 직전)의 컴퍼레이터 CMP1, CMP2의 출력 을 그대로 래치하고, 컴퍼레이터 CMP1의 출력 전압을 제어 신호 A로 하여 컴퍼레이터 CMP2의 출력 전압을 제어 신호 B로 하여 후술하는 스위치 회로(34)에 부여한다. 이 제어 신호 A와 제어 신호 B는 오차 검출 회로(32)의 「제어 신호」를 구성하게 된다.
우선, 오차 기준 콘덴서 C1에 V1/Rreal의 전류가 유입하는 경로는 도 1에 있어서와 동일하므로 상기 식 1이 성립한다. 여기서, 다음 식 5 및 식 6이 성립하는 바와 같이 기준 전압 Vref1, Vref2, 전압 V1, 시간 T를 정한다.
Vref1=V1ㆍT/(RrefㆍCrefㆍO.93) ㆍㆍㆍ(식 5)
Vref2=V1ㆍT/(RrefㆍCrefㆍ1.07) ㆍㆍㆍ(식 6)
그래서, (1) Vref2>Vc, 즉 RrealㆍCreal>RrefㆍCrefㆍ1.07이 성립하는 경우는 펄스 발생 회로(6)가 출력하는 펄스 전압이 저전위에서 고전위로 전환될 때의 컴퍼레이터 CMP1, CMP2의 출력은 쌍방 저전위로 되기 때문에 래치 회로(35)의 동작에 의해 제어 신호 A, 제어 신호 B는 쌍방 저전위로 된다.
(2) Vref2<Vc<Vref1, 즉, RrefㆍCrefㆍO.93<RrealㆍCreal<RrefㆍCrefㆍ1.07이 성립하는 경우는 펄스 발생 회로(6)가 출력하는 펄스 전압이 저전위에서 고전위로 전환될 때의 컴퍼레이터 CMP1, CMP2의 출력은 각각, 저전위, 고전위로 되기 때문에 래치 회로(35)의 동작에 의해 제어 신호 A, 제어 신호 B는 각각 저전위, 고전위로 된다.
(3) Vc>Vref1, 즉, RrealㆍCreal<RrefㆍCrefㆍO.93이 성립하는 경우는 펄스 발생 회로(6)가 출력하는 펄스 전압이 저전위에서 고전위로 전환될 때의 컴퍼레이 터 CMP1, CMP2의 출력은 쌍방 고전위로 되기 때문에 래치 회로(35)의 동작에 의해 제어 신호 A, 제어 신호 B는 쌍방 고전위로 된다.
이와 같이 오차 검출 회로(32)는 RC 오차를 3 단계로 분류하여 검출하고, 이 분류된 단계에 따른 제어 신호를 시정수 가변 회로(33)에 출력하는 것이다.
(시정수 가변 회로(33)의 설명)
다음에, 도 4에 있어서의 시정수 가변 회로(33)의 구성에 대해 설명한다. 단자(37)는 저항 R32, 저항 R33 및 저항 R34의 한 단에 공통 접속되어 있고, 저항 R32의 다른 단은 스위치 SW34a를 통해 저항 R3의 다른 단은 스위치 SW34b를 통해 저항 R34의 다른 단은 스위치 SW34c를 통해 각각 단자(38)에 접속되어 있다. 스위치 SW34a와 SW34b와 SW34c는 스위치 회로 SW34를 구성하고 있다. 스위치 회로 SW34는 오차 검출 회로(32)로부터의 제어 신호에 의해 제어되고, 상기 제어 신호에 따라 스위치 SW34a, SW34b, SW34c의 어느 한쪽을 택일적으로 온 한다.
구체적으로는,
(1) 상기 제어 신호 A 및 제어 신호 B의 쌍방이 저전위의 경우는 스위치 SW34a, SW34b, SW34c는 각각 온, 오프, 오프로 된다.
(2) 상기 제어 신호 A, 제어 신호 B가 각각 저전위, 고전위의 경우는 스위치 SW34a, SW34b, SW34c는 각각 오프, 온, 오프로 된다.
(3) 상기 제어 신호 A 및 제어 신호 B의 쌍방이 고전위의 경우는 스위치 SW34a, SW34b, SW34c는 각각 오프, 오프, 온으로 된다.
또, 도 4는 상기 제어 신호 A 및 제어 신호 B의 쌍방이 저전위의 경우를 나 타내고 있다.
또, 단자(38)는 콘덴서 C33을 통해 접지되어 있다. 시정수 가변 회로(33)는 단자(37)를 입력측, 단자(38)를 출력측으로 한 1차의 로패스 필터(LPF)를 구성하고 있고, 그 시정수가 오차 검출 회로(32)로부터의 제어 신호에 따라(RC 오차에 따라)가변으로 되어 있다(3가지의 시정수를 설정할 수 있게 되어 있음).
지금, 시정수 가변 회로(33)에 구성되는 1차의 LPF의 「시정수의 목표치」가 「RfilㆍCfil」라고 한다. 그리고, 저항 R32, R33, R34의 「저항치의 설계치」를 각각, O.87ㆍRfil, Rfil, 1.15ㆍRfil로 하고, 콘덴서 C33의 「정전 용량의 설계치」를 Cfil로 한다. 「정전 용량의 설계치」, 「저항치의 설계치」를 이와 같이 한 경우, 시정수 가변 회로(33)의 시정수의 최대 오차를 이하, 설명한다.
또, 간단하게 하기 위해 상기 절대 오차를 2O%(-20%∼+20%)로 하고, 상기 상대 오차가 없는(0%) 것으로 하여 검토한다.
(1) 상기 제어 신호 A 및 제어 신호 B의 쌍방이 저전위의 경우는 반도체 기판상에서 IC 프로세스에 의해 형성된 저항의 저항치와 콘덴서의 정전 용량의 곱은 상기 식 6으로부터 +7%∼+2O%의 제조 오차를 가지고 있는 것을 알 수 있다. 이 경우는 저항 R32와 콘덴서 C33이 1차의 LPF를 구성하고, 그 시정수의 설계치(제조 오차가 0%일 때의 시정수)는 O.87ㆍRfilㆍCfil로 되기 때문에 +7%∼+20%의 제조 오차를 가미하여 실제의 시정수를 τ로 하면, 다음 식 7이 성립한다(왜냐하면, 0.87을 1.07 배하면 0.9309로 되고, 0.87을 1.2 배하면 1.044로 되기 때문에).
O.9309ㆍRfilㆍCfil< τ <1.044ㆍRfilㆍCfil ㆍㆍㆍ(식 7)
(2) 또, 상기 제어 신호 A, 제어 신호 B가 각각 저전위, 고전위의 경우는 반도체 기판상에서 IC 프로세스에 의해 형성된 저항의 저항치와 콘덴서의 정전 용량의 곱은 상기 식 5 및 식 6으로부터 -7%∼+7%(왜냐하면, O.93-1=-O.07이기 때문임)의 제조 오차를 가지고 있는 것을 알 수 있다. 이 경우는 저항 R33과 콘덴서 C33이 1차의 LPF를 구성하고, 그 시정수의 설계치(제조 오차가 0%일 때의 시정수)는 RfilㆍCfil로 되기 때문에 -7%∼+7%의 제조 오차를 가미하면, 다음 식 8이 성립한다.
0.93ㆍRfilㆍCfil< τ <1.07ㆍRfilㆍCfil ㆍㆍㆍ(식 8)
(3) 또, 상기 제어 신호 A 및 제어 신호 B의 쌍방이 고전위의 경우는 반도체 기판상에서 IC 프로세스에 의해 형성된 저항의 저항치와 콘덴서의 정전 용량의 곱은 상기 식 5로부터 -20%∼-7%(왜냐하면, 0.93-1= -0.07이기 때문임)의 제조 오차를 가지고 있는 것을 알 수 있다. 이 경우는 저항 R34와 콘덴서 C33이 1차의 LPF를 구성하고, 그 시정수의 설계치(제조 오차가 0%일 때의 시정수)는 1.15ㆍRfilㆍCfil로 되기 때문에 -2O%~-7%의 제조 오차를 가미하면, 다음 식 9가 성립한다. (왜냐하면, O.8을 1.15 배하면 O.92로 되고, O.93을 1.15 배하면 1.O695로 되기 때문에).
O.92ㆍRfilㆍCfil< τ <1.0695ㆍRfilㆍCfil ㆍㆍㆍ(식 9)
식 7, 식 8 및 식 9 로부터 알 수 있는 바와 같이, 실제의 시정수 τ은 「시정수의 목표치」 인 「RfilㆍCfil」에 대해서, 0.92∼1.07 배의 범위내에 들어가게 되고, 시정수의 오차인 최대 20%가 8%와, 제1 실시형태에 의한 것보다 더욱 경감되는(시정수 τ의 정밀도가 더욱 개선됨) 것으로 된다.
또한, 도 4에 있어서는 오차 기준 저항 R1, 저항 R32, R33, R34, 오차 기준 콘덴서 C1, 및 콘덴서 C33이 동일한 반도체 기판상에 IC 프로세스에 의해 형성되어 있으나, 시정수 자동조정 회로(31)를 구성하는 다른 소자(OP 앰프 OP1, 컴퍼레이터 CMP1 등)의 각각은 오차 기준 콘덴서 C1 등이 형성된 반도체 기판상에 IC 프로세스에서 형성되어 있어도, 형성되어 있지 않아도 무방하다.
또, 도 4에서는 오차 기준 저항 R1의 저항치 Rreal에 반비례하는 전류 V1/Rreal을 오차 기준 콘덴서 C1에 소정의 기간 T, 흘림(충전 또는 방전함)으로써, 오차 기준 콘덴서의 양 단자 사이에 생기는 전압 Vc를 전압치가 다른 2 개의 기준 전압 Vref1, Vref2의 각각과 비교함으로써, 정수의 최대 오차를 제1 실시형태에 있어서의 것보다 경감하는 예를 나타냈으나, 추가로 상기 오차를 경감하는 경우는 필요한 수만큼 기준 전압과 컴퍼레이터를 증가시키면 된다.
<<제4 실시형태>>
다음에, 본 발명에 관한 시정수 자동조정 회로의 제4 실시형태를 도 5 및 도 6을 참조하여 설명한다. 도 5는 제4 실시형태의 시정수 자동조정 회로(41)의 회로 구성도를 나타낸 것이다. 시정수 자동조정 회로(41)는 오차 검출 회로(42)와 도 4에 있어서와 같은 시정수 가변 회로(33)와, 펄스 발생 회로(46)로 구성된다. 도 5 중에 도 1 및 도 4에 있어서의 것과 같은 것은 동일한 부호를 부여하여 설명을 생략한다.
본 실시형태에 있어서의 오차 검출 회로(42)가 도 1에 있어서의 오차 검출 회로(2)와 상위하는 부분은 D 플립 플롭(5) 대신에 래치 회로(45)가 설치되어 있는 것, 래치 회로(45)가 컴퍼레이터 CMP1의 출력을 받는 동시에, 오차 검출 회로(42) 로부터의 제어 신호로서의 제어 신호 A 및 제어 신호 B를 시정수 가변 회로(33)에 부여하고 있는 것, 스위치 SW1과 래치 회로(45)가 펄스 발생 회로(46)가 출력하는 펄스 전압을 받아서 제어되어 있는 것이며, 다른 부분에서는 일치하고 있다.
도 6은 펄스 발생 회로(46)가 출력하는 펄스 전압(도 6 중의 절선(80)과, 오차 기준 콘덴서 C1의 양 단자 사이에 생기는 전압(도 6 중의 절선(81))의 일례를 세로축을 전압, 횡축을 시간으로서 나타낸 것이다. 타이밍 tA, tC에 있어서 상기 펄스 전압이 고전위에서 저전위로 전환되고, 타이밍 tB, tD에 대해 상기 펄스 전압이 저전위에서 고전위로 전환된다. 타이밍 tA와 tB 사이의 시간은 T1, 타이밍 tC와 tD 사이의 시간은 T2이다. 상술한 바와 같이, 펄스 전압이 고전위로 있는 경우는 스위치 SW1이 온 하기 때문에 오차 기준 콘덴서 C1의 양 단자 사이에 생기는 전압은 OV이며, 펄스 전압이 저전위에 있는 경우는 오차 기준 콘덴서 C1의 양 단자 사이에 생기는 전압은 증가한다.
타이밍 tB에 있어서의 오차 기준 콘덴서 C1의 양 단자 사이에 생기는 전압을 Vc1, 타이밍 tD에 있어서의 오차 기준 콘덴서 C1의 양 단자 사이에 생기는 전압을 Vc2로 하면, 이하의 식 10, 식 11이 성립한다.
Vc1=V1ㆍT1/(RrealㆍCreal) ㆍㆍㆍ(식 10)
Vc 2=V1ㆍT2/(RrealㆍCreal) ㆍㆍㆍ(식 11)
여기서, 이하의 식 12 및 식 13이 성립하도록, 기준 전압 Vref, 전압 V1, 시간 T1, T2를 정한다.
Vref=V1ㆍT1/(RrefㆍCrefㆍ0.93) ㆍㆍㆍ(식 12)
Vref=V1ㆍT2/(RrefㆍCrefㆍ1.07) ㆍㆍㆍ(식 13)
그리고, 래치 회로(45)는 타이밍 tB, tD에 있어서의 컴퍼레이터 CMP1의 출력을 래치 하고, 그대로 각각 제어 신호 A, 제어 신호 B 로서 시정수 가변 회로(33)에 출력하게 되어 있다. 제어 신호 A 및 제어 신호 B는 스위치 SW34의 스위치 동작을 제어하는 「제어 신호」를 구성한다.
그래서,
(1) Vref>Vc2, 즉 RrealㆍCreal>RrefㆍCrefㆍ1.07이 성립(식 11, 식 13으로부터)하는 경우는 타이밍 tB, tD에 있어서의 컴퍼레이터 CMP1의 출력은 쌍방 저전위로 되기 때문에 래치 회로(45)의 출력하는 제어 신호 A, 제어 신호 B는 쌍방 저전위로 된다.
(2) Vc1<Vref<Vc2, 즉 RrefㆍCrefㆍ0.93<Rrea1ㆍCreal<RrefㆍCrefㆍ1.07이 성립(식 1O~식 13으로부터)하는 경우는 타이밍 tB, tD에 있어서의 컴퍼레이터 CMP1의 출력은 각각 저전위, 고전위로 되기 때문에 래치 회로(45)가 출력하는 제어 신호 A, 제어 신호 B는 각각 저전위, 고전위로 된다.
(3) Vc1>Vref, 즉 RrealㆍCreal<RrefㆍCrefㆍ0.93이 성립(식 1O, 식 12로부터)하는 경우는 타이밍 tB, tD에 있어서의 컴퍼레이터 CMP1의 출력은 쌍방 고전위로 되기 때문에 래치 회로(45)의 출력하는 제어 신호 A, 제어 신호 B는 쌍방 고전위로 된다.
즉, 오차 기준 저항 R1의 저항치 Rreal에 반비례하는 전류 V1/Rreal를 오차 기준 콘덴서 C1에 소정의 기간(T1과 T2), 흘림(충전 또는 방전함)으로써, 오차 기 준 콘덴서 C1의 양 단자 사이에 생기는 전압 각각(Vc1과 Vc2)과, 미리 정해진 기준 전압 Vref를 컴퍼레이터 CMP1가 비교함으로써, 오차 검출 회로(42)는 IC 프로세스의 편차에 의해 생기는 RC 오차를 3 단계로 분류하여 검출한다. 그리고, 분류된 단계에 따른 제어 신호를 출력하는 것이다.
본 실시형태에 있어서의 이 제어 신호 A 및 제어 신호 B는 제3 실시형태에 있어서와 같은 것으로 되어 있고, 또 본 실시형태에 있어서의 시정수 가변 회로(33)는 제3 실시형태에 있어서의 것과 같은 것이기 때문에 제3 실시형태와 같이 실제의 시정수 τ는 「시정수의 목표치」인 「RfilㆍCfil」에 대해서, O.92∼1.07배의 범위내에 들어가게 되어, 시정수의 오차, 최대 20%가 8%와, 제1 실시형태에 의하는 것 보다 더욱 경감된다(시정수 τ의 정밀도가 더욱 개선됨).
또, 도 5에 있어서는 도 4와 같이 오차 기준 저항 R1, 저항 R32, R33, R34, 오차 기준 콘덴서 C1, 및 콘덴서 C33이 동일한 반도체 기판상에 IC 프로세스에 의해 형성되어 있으나, 시정수 자동조정 회로(41)를 구성하는 다른 소자(OP 앰프 OP1, 컴퍼레이터 CMP1 등)의 각각은 오차 기준 콘덴서 C1 등이 형성된 반도체 기판상에 IC 프로세스에서 형성되어 있어도, 형성되어 있지 않아도 무방하다.
또, 도 5에서는 오차 기준 저항 R1의 저항치 Rreal에 반비례하는 전류 V1/Rreal를 오차 기준 콘덴서 C1에 소정의 기간 T1 및 T2, 흘림(충전 또는 방전함)으로써, 오차 기준 콘덴서의 양 단자 사이에 생기는 전압 각각인 Vc1, Vc2를 각각 기준 전압 Vref와 비교함으로써, 시정수의 최대 오차를 제1 실시형태에 있어서의 것보다 경감하는 예를 나타냈지만, 더욱 상기 오차를 경감하는 경우는 필요한 수만 큼 상기 「소정의 기간」의 수를 늘리면 된다.
즉, 전류 V1/Rreal를 오차 기준 콘덴서 C1에 제1의 소정 기간 ㆍㆍㆍ 및 제k의 소정 기간 흘림(충전 또는 방전함)으로써, 오차 기준 콘덴서의 양 단자 사이에 생기는 전압 각각인 Vc1 ,ㆍㆍㆍVck를 각각 기준 전압 Vref와 비교하도록 하고, 상기 k를 3 이상의 자연수로 하면 된다.
<<변형 등>>
시정수 가변 회로(3, 23, 33)(이하, 총칭하여 「시정수 가변 회로」라고 하는 경우가 있음)에 포함되는 저항의 저항치의 설계치나 콘덴서의 정전 용량의 설계치에 대한 구체적인 수치(저항 R2의 저항치의 설계치가 O.9ㆍRfil인 것 등)나, 「식 5, 식 6, 식 12, 식 13」에 있어서의 구체적인 수치(식 5에 있어서의 O.93 등)는 「시정수 가변 회로의 시정수의 미리 정해진 목표치(RfilㆍCfil)와 실제로 설정된 시정수 τ과의 사이에 생길 수 있는 최대 오차(예를 들면, 제1 실시형태의 경우는 1-0.88=0.12이므로 12%)가 IC 프로세스에 의해서 생길 수 있는 RC 오차의 최대치(최대 오차, 약 2O%)보다 작게 되도록」(즉, 「시정수 τ의 정밀도가 개선되도록」) 설정한 것이다. 따라서, 이들의 구체적인 수치로 본 발명의 범위가 한정되는 것은 아니다.
여기에 있어서의 「IC 프로세스에 의해 생길 수 있는 RC 오차의 최대치(최대 오차)」는 저항 등을 형성하는 반도체 기판 및 IC 프로세스의 성질 등에 의해 정해지는 것이다. 그리고, RC 오차의 최대치를 「약 ±2O%」 등이 아니고, 어느 특정의 값(예를 들면, -20%∼+20%)으로 가정한 다음, 실제의 시정수 τ가 목표치(Rfilㆍ Cfil)에 근접하도록 시정수 가변 회로에 포함되는 저항(저항 R2 등)의 저항치의 설계치, 및 콘덴서(콘덴서 C3 등)의 설계치가 정해져 있다. 따라서, RC 오차의 최대치는 개개의 반도체 기판이나 IC 프로세스의 성질 등에 대응하여 미리 정해진 특정의 값(예를 들면, -20%∼+20%)으로 생각할 수도 있다.
그렇지만, 「약 ±20%」라는 식으로, RC 오차의 최대치에 어느 정도의 폭을 갖게한 다음에, 실제의 시정수 τ가 목표치(RfilㆍCfil)에 근접하도록 시정수 가변 회로에 포함되는 저항(저항 R2 등)의 저항치의 설계치, 및 콘덴서(콘덴서 C3 등)의 설계치를 정해도 된다.
또, 상술한 모든 실시형태는 모순이 생기지 않는 한 서로 조합해도 된다. 상술한 실시형태에 있어서는 1차의 LPF와 1차의 HPF를 예로 들어 설명하였으나, 이것으로 한정되는 것은 아니며, n 차(n은 자연수)의 모든 필터(LPF, HPF, 밴드에리미네이트필터, 밴드 패스 필터, 올 패스 필터 등)회로, 지연 회로 등, 저항과 콘덴서의 직렬 회로를 포함하는 모든 회로에 적용할 수 있다.
또, 상술한 모든 실시형태는 설명의 간략화를 위해서 시정수 가변 회로안에 단일의 1차의 LPF 또는 1차의 HPF가 포함되어 있는 예를 들었으나, 오차 기준 저항과 오차 기준 콘덴서가 형성되어 있는 반도체 기판과 동일한 기판상에 형성된 저항과 콘덴서의 직렬 회로이면, 모두 위에서 설명한 바와 같이 하는 것으로 정밀도를 개선할 수 있다.
[RC 오차에 대해]
상술한 모든 실시형태에 있어서는 「RC 오차」를 「RrealㆍCreal-RrefㆍCref 」로서 설명하였으나, 「RC 오차」는 「Rrea1ㆍCreal-RrefㆍCref」에 근거하여 산출되는 값이면 무방하다. 예를 들면, 「RrealㆍCreal-RrefㆍCref」에 어떠한 값을 더한 값이나, 어떠한 값과 곱셈한 값을 「RC 오차」 로서 생각해도 된다.
[펄스 발생 회로의 원-쇼트]
펄스 발생 회로(6)는 「1 펄스의 기간이 시간 T의 2 배로 듀티비가 50%」의 펄스를 출력한다고 하여 설명하였으나, 복수의 펄스를 연속하여 출력하는 것이라도, 특정한 수의 펄스만을 출력하는 것이라도 된다.
[본 발명의 다른 표현]
또, 본 발명에 관한 시정수 자동조정 회로는 이하와 같이 기재할 수도 있다. 쌍방이 동일한 반도체 기판상에 IC 프로세스에 의해 형성된 오차 기준 저항 및 오차 기준 콘덴서를 포함하고, 상기 오차 기준 저항의 저항치 및 상기 오차 기준 콘덴서의 정전 용량에 근거하여 IC 프로세스의 편차에 의해 생기는 RC 오차를 검출하는 동시에, 이 RC 오차에 따른 제어 신호를 출력하는 오차 검출 회로와 쌍방이 상기 반도체 기판상에 IC 프로세스에 의해 형성된 1 이상의 저항으로 이루어지는 저항부 및 1 이상의 콘덴서로 이루어지는 용량부, 및 상기 저항부와 상기 용량부의 사이에 접속되고, 상기 제어 신호에 근거하여 상기 저항부를 구성하는 저항의 어느 하나와 상기 용량부를 구성하는 콘덴서의 어느 하나를 접속함으로써, 상기 RC 오차에 따른 해당 시정수 가변 회로의 시정수를 설정하는 스위치부를 포함하는 시정수 가변 회로를 구비하고, 상기 저항의 수와 상기 콘덴서의 수 중 적어도 한쪽은 2 이상이다.
그리고, 상기 오차 검출 회로는 상기 오차 기준 저항의 저항치에 반비례하는 전류를 상기 오차 기준 콘덴서에 소정 기간 흘림으로써, 상기 오차 기준 콘덴서에 생기는 전압을 미리 정한 기준 전압과 비교함으로써, 상기 오차 기준 저항의 저항치와 상기 오차 기준 콘덴서의 정전 용량과의 곱으로부터 상기 오차 기준 저항의 저항치의 설계치와 상기 오차 기준 콘덴서의 정전 용량의 설계치와의 곱을 뺀 값에 대응하는(상당하는) 상기 RC 오차를 n 단계(n은 2 이상의 자연수)로 분류하여 검출하는 동시에, 상기 분류된 단계에 따른 상기 제어 신호를 출력하고, 상기 시정수 가변 회로는 상기 n 단계로 분류된 상기 RC 오차에 따라 n 그대로의 상기 시정수를 설정할 수 있고, 상기 시정수의 설계치가 상기 시정수의 미리 정한 목표치보다 작게 되는 상기 저항부를 구성하는 저항과, 상기 용량부를 구성하는 콘덴서의 접속과, 상기 시정수의 설계치가 상기 목표치보다 커지는 상기 저항부를 구성하는 저항과, 상기 용량부를 구성하는 콘덴서의 접속이 상기 스위치부의 접속 동작에 의해 가능하게 되도록 구성되어 있고(상기 스위치부의 접속 동작에 의해 가능하도록, 상기 저항부를 구성하는 저항의 저항치의 설계치 및 상기 용량부를 구성하는 정전 용량의 설계치가 정해져 있는 동시에, 상기 스위치부는 구성되어 있음), 상기 스위치부는 상기 RC 오차가 정인 것에 대응하는 제어 신호를 받았을 때, 상기 시정수의 설계치가 상기 시정수의 미리 정한 목표치보다 작게 되는 상기 저항부를 구성하는 저항과 상기 용량부를 구성하는 콘덴서를 접속하는 한편, 상기 RC 오차가 부인 것에 대응하는 제어 신호를 받았을 때, 상기 시정수의 설계치가 상기 목표치보다 커지는 상기 저항부를 구성하는 저항과, 상기 용량부를 구성하는 콘덴서를 접속함으 로써 상기 시정수를 설정한다.
본 발명에 의하면, 소규모이며 저소비인 전류의 구성으로 IC 내부에 형성된 시정수 회로의 시정수의 오차를 자동적으로 조정하는 시정수 자동조정 회로를 제공할 수 있다.

Claims (10)

  1. 쌍방이 동일한 반도체 기판상에 IC 프로세스에 의해 형성된 오차 기준 저항 및 오차 기준 콘덴서를 포함하고, 상기 오차 기준 저항의 저항치 및 상기 오차 기준 콘덴서의 정전 용량에 근거하여 IC 프로세스의 편차에 의해 생기는 RC 오차를 검출하는 동시에, 상기 RC 오차에 따른 제어 신호를 출력하는 오차 검출 회로와,
    쌍방이 상기 반도체 기판상에 IC 프로세스로 형성된 1 이상의 저항으로 이루어지는 저항부 및 1 이상의 콘덴서로 이루어지는 용량부, 및 상기 저항부와 상기 용량부의 사이에 접속되고, 상기 제어 신호에 근거하여 상기 저항부를 구성하는 저항 중 어느 하나와 상기 용량부를 구성하는 콘덴서 중 어느 하나를 접속함으로써, 상기 RC 오차에 따른 해당 시정수 가변 회로의 시정수를 설정하는 스위치부를 포함하는 시정수 가변 회로를 구비하고,
    상기 저항의 수와 상기 콘덴서의 수 중 적어도 한쪽은 2 이상인 것을 특징으로 하는 시정수 자동조정 회로.
  2. 제1항에 있어서,
    상기 시정수의 미리 정해진 목표치와 상기 설정된 시정수와의 사이에 생길 수 있는 최대 오차가 상기 IC 프로세스에 의해 생길 수 있는 RC 오차의 소정 최대치보다 작게 되도록, 상기 저항부를 구성하는 저항의 저항치의 설계치 및 상기 용량부를 구성하는 콘덴서의 정전 용량의 설계치가 정해져 있는 동시에, 상기 스위치 부는 상기 저항부를 구성하는 저항과 상기 용량부를 구성하는 콘덴서를 접속하는 것을 특징으로 하는 시정수 자동조정 회로.
  3. 제1항에 있어서,
    상기 오차 검출 회로는 상기 오차 기준 저항의 저항치에 반비례하는 전류를 상기 오차 기준 콘덴서에 소정 기간 흘림으로써 상기 오차 기준 콘덴서에 생기는 전압을 미리 정한 기준 전압과 비교하여, 상기 RC 오차를 n 단계(n은 2 이상의 자연수)로 분류하고 검출하는 동시에, 상기 분류된 단계에 따른 상기 제어 신호를 출력하고,
    상기 시정수 가변 회로는 상기 n 단계로 분류된 상기 RC 오차에 따라 n 그대로의 상기 시정수를 설정할 수 있는 것을 특징으로 하는 시정수 자동조정 회로.
  4. 제3항에 있어서,
    상기 n은 3 이상의 자연수인 동시에, 상기 기준 전압은 전압치가 다른 복수의 기준 전압으로 이루어지고,
    상기 오차 검출 회로는 상기 오차 기준 콘덴서에 생기는 상기 전압을 상기 복수의 기준 전압 각각과 비교함으로써 상기 제어 신호를 출력하는 것을 특징으로 하는 시정수 자동조정 회로.
  5. 제1항에 있어서,
    상기 오차 검출 회로는 상기 오차 기준 저항의 저항치에 반비례하는 전류를 상기 오차 기준 콘덴서에 제1의 소정 기간ㆍㆍㆍ, 및 제k의 소정 기간(k는 2 이상의 자연수) 흘림으로써 상기 오차 기준 콘덴서에 생기는 전압 각각을 미리 정한 기준 전압과 비교하여, 상기 RC 오차를 (k+1) 단계로 분류하여 검출하는 동시에, 상기 분류된 단계에 따른 상기 제어 신호를 출력하고,
    상기 시정수 가변 회로는 상기 (k+1) 단계로 분류된 상기 RC 오차에 따라 (k +1) 그대로의 상기 시정수를 설정할 수 있는 것을 특징으로 하는 시정수 자동조정 회로.
  6. 제1항에 있어서,
    상기 오차 검출 회로는 상기 오차 기준 저항의 저항치에 반비례하는 전류를 상기 오차 기준 콘덴서에 소정 기간 흘림으로써 상기 오차 기준 콘덴서에 생기는 전압을 미리 정한 기준 전압과 비교하여, 상기 오차 기준 저항의 저항치와 상기 오차 기준 콘덴서의 정전 용량과의 곱에서, 상기 오차 기준 저항의 저항치의 설계치와 상기 오차 기준 콘덴서의 정전 용량의 설계치와의 곱을 뺀 값에 대응하는 상기 RC 오차를 n 단계(n은 2 이상의 자연수)로 분류하여 검출하는 동시에, 상기 분류된 단계에 따른 상기 제어 신호를 출력하고,
    상기 시정수 가변 회로는 상기 n 단계로 분류된 상기 RC 오차에 따라 n 그대로의 상기 시정수를 설정할 수 있고,
    상기 스위치부는 상기 RC 오차가 정(正)인 것에 대응하는 제어 신호를 받았 을 때, 상기 시정수의 설계치가 상기 시정수의 미리 정한 목표치보다 작게 되도록 하는 상기 저항부를 구성하는 저항과 상기 용량부를 구성하는 콘덴서를 접속하는 한편, 상기 RC 오차가 부(負)인 것에 대응하는 제어 신호를 받았을 때, 상기 시정수의 설계치가 상기 목표치보다 커지게 되도록 하는 상기 저항부를 구성하는 저항과 상기 용량부를 구성하는 콘덴서를 접속함으로써 상기 시정수를 설정하는 것을 특징으로 하는 시정수 자동조정 회로.
  7. 제2항에 있어서,
    상기 오차 검출 회로는 상기 오차 기준 저항의 저항치에 반비례하는 전류를 상기 오차 기준 콘덴서에 소정 기간 흘림으로써 상기 오차 기준 콘덴서에 생기는 전압을 미리 정한 기준 전압과 비교하여, 상기 RC 오차를 n 단계(n은 2 이상의 자연수)로 분류하여 검출하는 동시에, 상기 분류된 단계에 따른 상기 제어 신호를 출력하고,
    상기 시정수 가변 회로는 상기 n 단계로 분류된 상기 RC 오차에 따라 n 그대로의 상기 시정수를 설정할 수 있는 것을 특징으로 하는 시정수 자동조정 회로.
  8. 제7항에 있어서,
    상기 n은 3 이상의 자연수인 동시에, 상기 기준 전압은 전압치가 다른 복수의 기준 전압으로 이루어지고,
    상기 오차 검출 회로는 상기 오차 기준 콘덴서에 생기는 상기 전압을 상기 복수의 기준 전압 각각과 비교함으로써 상기 제어 신호를 출력하는 것을 특징으로 하는 시정수 자동조정 회로.
  9. 제2항에 있어서,
    상기 오차 검출 회로는 상기 오차 기준 저항의 저항치에 반비례하는 전류를 상기 오차 기준 콘덴서에 제1의 소정 기간ㆍㆍㆍ, 및 제k의 소정 기간(k는 2 이상의 자연수) 흘림으로써 상기 오차 기준 콘덴서에 생기는 전압 각각을 미리 정한 기준 전압과 비교하여, 상기 RC 오차를 (k+1) 단계로 분류하여 검출하는 동시에, 상기 분류된 단계에 따른 상기 제어 신호를 출력하고,
    상기 시정수 가변 회로는 상기 (k+1) 단계로 분류된 상기 RC 오차에 따라 (k +1) 그대로의 상기 시정수를 설정할 수 있는 것을 특징으로 하는 시정수 자동조정 회로.
  10. 제2항에 있어서,
    상기 오차 검출 회로는 상기 오차 기준 저항의 저항치에 반비례하는 전류를 상기 오차 기준 콘덴서에 소정 기간 흘림으로써 상기 오차 기준 콘덴서에 생기는 전압을 미리 정한 기준 전압과 비교하여, 상기 오차 기준 저항의 저항치와 상기 오차 기준 콘덴서의 정전 용량과의 곱에서, 상기 오차 기준 저항의 저항치의 설계치와 상기 오차 기준 콘덴서의 정전 용량의 설계치와의 곱을 뺀 값에 대응하는 상기 RC 오차를 n 단계(n은 2 이상의 자연수)로 분류하여 검출하는 동시에, 상기 분류된 단계에 따른 상기 제어 신호를 출력하고,
    상기 시정수 가변 회로는 상기 n 단계로 분류된 상기 RC 오차에 따라 n 그대로의 상기 시정수를 설정할 수 있고,
    상기 스위치부는 상기 RC 오차가 정인 것에 대응하는 제어 신호를 받았을 때, 상기 시정수의 설계치가 상기 시정수의 미리 정한 목표치보다 작게 되도록 하는 상기 저항부를 구성하는 저항과 상기 용량부를 구성하는 콘덴서를 접속하는 한편, 상기 RC 오차가 부인 것에 대응하는 제어 신호를 받았을 때, 상기 시정수의 설계치가 상기 목표치보다 커지게 되도록 하는 상기 저항부를 구성하는 저항과 상기 용량부를 구성하는 콘덴서를 접속함으로써 상기 시정수를 설정하는 것을 특징으로 하는 시정수 자동조정 회로.
KR1020050015682A 2004-02-25 2005-02-25 시정수 자동조정 회로 KR20060042204A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004049235A JP2005244413A (ja) 2004-02-25 2004-02-25 時定数自動調整回路
JPJP-P-2004-00049235 2004-02-25

Publications (1)

Publication Number Publication Date
KR20060042204A true KR20060042204A (ko) 2006-05-12

Family

ID=34858242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050015682A KR20060042204A (ko) 2004-02-25 2005-02-25 시정수 자동조정 회로

Country Status (5)

Country Link
US (1) US7365588B2 (ko)
JP (1) JP2005244413A (ko)
KR (1) KR20060042204A (ko)
CN (1) CN100511997C (ko)
TW (1) TW200537802A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653993B2 (en) 2014-05-21 2017-05-16 Silicon Works Co., Ltd. Signal control circuit and switching apparatus for increased current control

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7739626B2 (en) * 2007-04-20 2010-06-15 Iwatt Inc. Method and apparatus for small die low power system-on-chip design with intelligent power supply chip
CN101330284B (zh) * 2007-06-19 2011-05-04 智原科技股份有限公司 时间常数校正装置及其相关方法
TWI397862B (zh) * 2007-06-22 2013-06-01 Mstar Semiconductor Inc 指紋偵測器
JP5304328B2 (ja) * 2009-03-03 2013-10-02 オムロン株式会社 受光検出回路
JP2011188250A (ja) * 2010-03-09 2011-09-22 Renesas Electronics Corp 時定数調整回路
JP5665571B2 (ja) * 2011-01-28 2015-02-04 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
CN103427626A (zh) * 2012-05-25 2013-12-04 鸿富锦精密工业（深圳）有限公司 调整电路及具有上述调整电路的电子设备
JP6145927B2 (ja) 2012-06-01 2017-06-14 パナソニックＩｐマネジメント株式会社 点灯装置および車両用前照灯
JP5944351B2 (ja) * 2013-07-05 2016-07-05 株式会社東芝 デルタシグマ変調器
US10419057B2 (en) * 2015-09-22 2019-09-17 Skyworks Solutions, Inc. Modified current mirror circuit for reduction of switching time
JP6626362B2 (ja) * 2016-02-19 2019-12-25 アズビル株式会社 フィルタ時定数変更回路およびｄ／ａ変換回路
TWI665872B (zh) * 2018-04-24 2019-07-11 虹光精密工業股份有限公司 短脈衝產生電路
TWI730523B (zh) * 2019-12-03 2021-06-11 智成電子股份有限公司 自我校正式系統單晶片

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834403B2 (ja) 1989-04-24 1996-03-29 日本電気株式会社 アクティブフィルタ
JP2808195B2 (ja) 1991-04-18 1998-10-08 富士写真フイルム株式会社 時定数自動調整回路
JPH07321602A (ja) 1994-05-20 1995-12-08 Fuji Photo Film Co Ltd 時定数自動調整回路
JP3335872B2 (ja) 1997-05-20 2002-10-21 株式会社東芝 時定数調整回路
US5914633A (en) * 1997-08-08 1999-06-22 Lucent Technologies Inc. Method and apparatus for tuning a continuous time filter
US6842710B1 (en) * 2002-08-22 2005-01-11 Cypress Semiconductor Corporation Calibration of integrated circuit time constants
US6891414B1 (en) * 2004-03-05 2005-05-10 Rf Micro Devices, Inc. Digital calibration for capacitor voltage non-linearity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653993B2 (en) 2014-05-21 2017-05-16 Silicon Works Co., Ltd. Signal control circuit and switching apparatus for increased current control

Also Published As

Publication number Publication date
US20050184786A1 (en) 2005-08-25
JP2005244413A (ja) 2005-09-08
TW200537802A (en) 2005-11-16
US7365588B2 (en) 2008-04-29
CN1661914A (zh) 2005-08-31
CN100511997C (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
KR20060042204A (ko) 시정수 자동조정 회로
US8878621B2 (en) Temperature-compensated semiconductor resistor device
US6737851B1 (en) Calibration circuit
US20090212826A1 (en) Hysteresis comparator
USRE40168E1 (en) Low power circuit with proper slew rate by automatic adjustment of bias current
KR100210347B1 (ko) 반도체 집적 회로 및 편차 보상 시스템
US20040135567A1 (en) Switching regulator and slope correcting circuit
US6466076B2 (en) Variable delay circuit having a ramp voltage generating unit
JP2011061337A (ja) ヒステリシスコンパレータ
WO2012144116A1 (ja) チャージポンプ型ｄｃ―ｄｃコンバータ
CN110068401B (zh) 温度感测设备和温度-电压转换器
US20220190783A1 (en) Oscillator and method of driving the same
GB2590514A (en) Force sensing systems
US6628147B2 (en) Comparator having reduced sensitivity to offset voltage and timing errors
US7279962B2 (en) Frequency tuning loop for active RC filters
JPH05111241A (ja) Ｄｃ−ｄｃコンバータ
US7071711B2 (en) Method and device for determining the ratio between an RC time constant in an integrated circuit and a set value
US20230058715A1 (en) Adding circuit for multi-channel signals and implementation method of adding circuit for multi-channel signals
CN113131868B (zh) 数字调节振荡器
JP2003143011A (ja) アナログ−ディジタル変換回路
US7786775B2 (en) Delay circuit
CN111937310A (zh) 触摸控制器集成电路中的自电容驱动偏移抵消
JPH03296319A (ja) Ｃｒ発振回路を備えた半導体装置
CN115359817A (zh) 用于生成读控制信号的控制电路、存储器
JP2000066747A (ja) 定電圧回路及びその定電圧出力方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid