TWI665872B - 短脈衝產生電路 - Google Patents

短脈衝產生電路 Download PDF

Info

Publication number
TWI665872B
TWI665872B TW107113924A TW107113924A TWI665872B TW I665872 B TWI665872 B TW I665872B TW 107113924 A TW107113924 A TW 107113924A TW 107113924 A TW107113924 A TW 107113924A TW I665872 B TWI665872 B TW I665872B
Authority
TW
Taiwan
Prior art keywords
generating circuit
pulse generating
short pulse
circuit
resistor
Prior art date
Application number
TW107113924A
Other languages
English (en)
Other versions
TW201946386A (zh
Inventor
王又朗
陳信祿
潘俊宏
Original Assignee
虹光精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 虹光精密工業股份有限公司 filed Critical 虹光精密工業股份有限公司
Priority to TW107113924A priority Critical patent/TWI665872B/zh
Priority to CN201810818248.7A priority patent/CN108649930B/zh
Priority to CN201821174712.5U priority patent/CN208638337U/zh
Priority to US16/279,382 priority patent/US10536137B2/en
Application granted granted Critical
Publication of TWI665872B publication Critical patent/TWI665872B/zh
Publication of TW201946386A publication Critical patent/TW201946386A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/033—Monostable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

一種短脈衝產生電路，包含：一脈衝產生電路、一控制作動電路以及一控制延遲電路。脈衝產生電路電性耦接於一開關，開關耦接至一電源，當電源導通時，電源使脈衝產生電路產生一長時間脈衝。控制作動電路電性耦接於電源及脈衝產生電路，當電源導通時，控制作動電路使脈衝產生電路輸出的一電壓準位為一固定值。控制延遲電路電性耦接於脈衝產生電路，當開關導通時，電源使控制延遲電路改變脈衝產生電路的電壓準位，以產生一短脈衝輸出。

Description

短脈衝產生電路
本發明是有關於一種短脈衝產生電路，且特別是有關於一種應用於開關或按鍵的短脈衝產生電路。
在操作電子裝置時，隨著速度及環境的需求，縮短反應時間及提供穩定的訊號是各種電子產品所追求的。然而，傳統上利用按鍵控制脈衝訊號或電壓時，往往因按鍵特性，造成訊號抖動、彈跳誤動作及反應遲頓等問題。
因此，如何提供一種使按鍵或開關的按壓觸發穩定且低成本的短脈衝產生電路，已成為本領域急待改進的問題之一。
為解決上述的問題，本發明之一態樣提供一種短脈衝產生電路，包含：一脈衝產生電路、一控制作動電路以及一控制延遲電路。脈衝產生電路電性耦接於一開關，開關耦接至一電源，當電源導通時，電源使脈衝產生電路產生一長時間脈衝。控制作動電路電性耦接於電源及脈衝產生電路，當電源導通時，控制作動電路使脈衝產生電路輸出的一電壓準位為一固定值。控制延遲電路電性耦接於脈衝產生電路，當開關導通時，電源使控制延遲電路改變脈衝產生電路的電壓準位，以產生一短脈衝輸出。
綜上所述，本發明所示之短脈衝產生電路，藉由簡易且便宜之電路，以提供可控制之穩定無雜訊及快速反應之功能，並達到產生短脈衝訊號之功效。
100、200‧‧‧短脈衝產生電路
101‧‧‧控制作動電路
102‧‧‧控制延遲電路
103‧‧‧脈衝產生電路
VDD1、VDD2‧‧‧電源
10‧‧‧電晶體
IC1‧‧‧控制作動模組
IC2‧‧‧控制延遲模組
PRE‧‧‧預設控制端
D‧‧‧資料輸入端
Q‧‧‧資料輸出端
IC3‧‧‧D型正反器
CLK‧‧‧時脈控制端
CLR‧‧‧清除資料端
12、14‧‧‧NOT邏輯閘
sw‧‧‧開關
OUT‧‧‧短脈衝輸出
t0‧‧‧開機點
t1‧‧‧按壓點
t2‧‧‧放開點
I1‧‧‧開機期間到準備完成期間
I2‧‧‧按壓開關期間
a、a’、b、b’‧‧‧時點
R1‧‧‧第一電阻
R2‧‧‧第二電阻
C1‧‧‧第一電容
C2‧‧‧第二電容
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1A圖為一種短脈衝產生電路之示意圖；第1B圖為一種短脈衝產生電路之時序圖；第2A圖為一種短脈衝產生電路之示意圖；以及第2B圖為一種短脈衝產生電路之時序圖。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件將以相同之符號標示來說明。
關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅僅是為了區別以相同技術用語描述的元件或操作而已。
請參照第1A~1B圖，第1A圖為一種短脈衝產生電路100之示意圖。第1B圖為一種短脈衝產生電路之時序圖。於第1A圖中，短脈衝產生電路100包含一脈衝產生電路103、一控制作動電路 101及一控制延遲電路102。脈衝產生電路103電性耦接於一開關SW，開關SW耦接至一電源VDD1，當電源VDD1導通時，電源VDD1使脈衝產生電路B1產生一長時間脈衝。控制作動電路101電性耦接於電源VDD1及脈衝產生電路103，當電源VDD1導通時，控制作動電路B2使脈衝產生電路103輸出的一電壓準位為一固定值。控制延遲電路102電性耦接於脈衝產生電路103，當開關SW導通時，電源VDD1使控制延遲電路102改變脈衝產生電路103的電壓準位，以產生一短脈衝輸出OUT。
於一實施例中，如第1A圖所示，脈衝產生電路103包含D型正反器IC3及兩個NOT邏輯閘12、14，D型正反器IC3包含一資料輸入端D、一資料輸出端Q、一時脈控制端CLK、一清除資料端CLR及一預設控制端PRE，此外，控制作動電路101包含一控制作動模組IC1，控制延遲電路102包含一控制延遲模組IC2。於一實施例中，如第1B圖所示，短脈衝產生電路的操作期間可以分為開機期間到準備完成期間I1(指開機點t0至按壓點t1之間的時間)及按壓開關期間I2(指按壓點t1至放開點t2之間的時間)。
接著，請參閱第1A~1B圖，於開機點t0時，電源VDD1被拉高，此處所述的開機可以是指開啟任何機器的電源。在此例中，於開機後之27毫秒(ms)的時點a，控制作動模組IC1由低準位轉高準位，使得D型正反器IC3的清除資料端CLR被拉起，於按壓點t1時，代表開關SW(例如為一按鍵)被按壓，則於按壓點t1後之27毫秒的時點b，控制延遲模組IC2由低準位轉高準位，使得D型正反器IC3的清除資料端CLR被拉下；另一方面，於按壓點t1時，D型正反器IC3的時脈控制端CLK被拉起，直到放開點t2才被拉下；由此，D型正反器IC3的資料輸出端Q可以得到一固定無任何雜訊的短脈衝輸出 OUT。然而，本領域具通常知識者應能理解上述的27毫秒僅為一示例，亦可被設置為20、25、30或其他秒數。
由此可知，電源VDD1通電後，利用控制作動模組IC1可調整延遲的特性，使得D型正反器IC3每次輸出電壓準位為固定值。當按壓開關SW時(ON)，產生一長時間脈衝，此長時間脈衝可大於150毫秒，此被拉高的脈衝邊緣觸發D型正反器IC3作動，同時提供控制延遲模組IC2之操作電源VDD1。當控制延遲模組IC2通電後，同樣利用控制延遲模組IC2可調整延遲輸出的特性以控制D型正反器IC3，使得D型正反器IC3的輸出電壓準位改變達到短脈衝的輸出結果。此外，當按鍵回彈(OFF)，此時其他電路的動作不會影響D型正反器IC3輸出的結果，同時系統回復到初始準備時的狀態，此短脈衝產生電路100可利用控制作動模組IC1、控制延遲模組IC2精準的控制延遲時間(脈衝的寬度)，而達到可調之固定短脈衝輸出功能，其中短脈衝輸出的時間可以是小於40毫秒。
請參照第2A~2B圖，第2A圖為一種短脈衝產生電路200之示意圖。第2B圖為一種短脈衝產生電路之時序圖。第2A圖與第1A圖不同之處在於，第2A圖的控制作動電路101包含一第一電阻R1及一第一電容C1，其中，資料清除端CLR電性耦接位於控制作動電路中101的第一電阻R1及第一電容C1，當電源VDD1導通後，第一電阻R1及第一電容C1進行充電，使得脈衝產生電路103每次輸出的電壓準位為固定值，因此，利用第一電阻R1及第一電容C1可以控制開機時的充電時間及作動，使系統穩定。
此外，資料清除端CLR電性耦接位於控制延遲電路102中的一第二電阻R2及一第二電容C2，當開關SW導通時，電源VDD1提供至控制延遲電路102，電源VDD1使控制延遲電路102調整第二 電阻R2及第二電容C2的充電時間及第一電阻R1及第一電容C1的放電時間，以產生短脈衝輸出OUT。於一實施例中，在開關SW未導通時，電源VDD2提供至控制延遲電路102。
於一實施例中，第二電阻R2及第二電容C2的充電時間決定短脈衝輸出OUT的時間長短。
於一實施例中，控制延遲電路102係藉由一電晶體10以調整第二電阻R2及第二電容C2的充電時間及第一電阻R1及第一電容C1的放電時間。
接著，請參閱第2B圖，於開機點t0時，電源VDD1被拉高，此處所述的開機可以是指開啟任何機器的電源。在此例中，於開機後之時點a至時點a’，第一電阻R1及第一電容C1充電至高準位，使得D型正反器IC3的清除資料端CLR被拉起，於按壓點t1時，代表開關SW(例如為一按鍵)被按壓，則於按壓點t1後的時點b至時點b’，第二電阻R2及第二電容C2充電至高準位，且第一電阻R1及第一電容C1放電至低準位，使得D型正反器IC3的清除資料端CLR被拉下；另一方面，於按壓點t1時，D型正反器IC3的時脈控制端CLK被拉起，直到放開點t2才被拉下；由此，D型正反器IC3的資料輸出端Q可以得到一不固定無任何雜訊的短脈衝輸出OUT。
由上述可知，電源VDD1通電後，利用第一電阻R1、第一電源C1充電延遲的特性，使得D型正反器IC3每次輸出電壓準位為固定值。當按壓開關SW時(ON)，產生一長時間脈衝，此長時間脈衝可大於150毫秒，此被拉高的脈衝邊緣觸發D型正反器IC3作動，同時提供第二電阻R2、第二電容C2之操作電源。當第二電阻R2、第二電容C2通電後，利用第二電阻R2、第二電容C2充電及第一電阻R1、第一電容C1放電時間，可控制D型正反器IC3，使得D 型正反器IC3的輸出電壓準位改變達到短脈衝的輸出結果。當按鍵回彈(OFF)，此時其他電路的動作不會影響D型正反器IC3輸出的結果，同時系統回復到初始準備時的狀態。線路中之使用第二電阻R2、第二電容C2及第一電阻R1、第一電容C1充放電控制延遲時間時，但其控制延遲的時間(脈衝的寬度)較不固定(會隨第二電阻R2、第二電容C2及第一電阻R1、第一電容C1的容忍度而不同)，然仍可同時達到縮短輸出短脈衝之功能。
綜上所述，本發明所示之短脈衝產生電路，藉由簡易且便宜之電路，以提供可控制之穩定無雜訊及快速反應之功能，並達到產生短脈衝訊號之功效。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種短脈衝產生電路，包含：一脈衝產生電路，電性耦接於一開關，該開關耦接至一電源，當該電源導通時，該電源使該脈衝產生電路產生一長時間脈衝；一控制作動電路，電性耦接於該電源及該脈衝產生電路，當該電源導通時，該控制作動電路使該脈衝產生電路輸出的一電壓準位為一固定值；以及一控制延遲電路，電性耦接於該脈衝產生電路，當該開關導通時，該電源使該控制延遲電路改變該脈衝產生電路的該電壓準位，以產生一短脈衝輸出。
  2. 如申請專利範圍第1項所述之短脈衝產生電路，其中該脈衝產生電路包含一D型正反器，該D型正反器包含一資料輸入端、一資料輸出端、一時脈控制端、一清除資料端及一預設控制端。
  3. 如申請專利範圍第2項所述之短脈衝產生電路，其中該資料清除端電性耦接位於該控制作動電路中的一第一電阻及一第一電容，當該電源導通後，該第一電阻及該第一電容進行充電，使得該脈衝產生電路每次輸出的該電壓準位為該固定值。
  4. 如申請專利範圍第2項所述之短脈衝產生電路，其中該資料清除端電性耦接位於該控制延遲電路中的一第二電阻及一第二電容，當該開關導通時，該電源使該控制延遲電路調整該第二電阻及該第二電容的充電時間及該第一電阻及該第一電容的放電時間，以產生該短脈衝輸出。
  5. 如申請專利範圍第4項所述之短脈衝產生電路，其中該控制延遲電路藉由一電晶體以調整該第二電阻及該第二電容的充電時間及該第一電阻及該第一電容的放電時間。
  6. 如申請專利範圍第4項所述之短脈衝產生電路，其中該第二電阻及該第二電容的充電時間決定該短脈衝輸出的時間長短。
  7. 如申請專利範圍第1項所述之短脈衝產生電路，其中該長時間脈衝的時間大於150毫秒。
  8. 如申請專利範圍第1項所述之短脈衝產生電路，其中該短脈衝輸出的時間小於40毫秒。
  9. 如申請專利範圍第1項所述之短脈衝產生電路，其中當該開關導通時，該電源提供至該控制延遲電路。
  10. 如申請專利範圍第1項所述之短脈衝產生電路，其中當該開關為一按鍵。
TW107113924A 2018-04-24 2018-04-24 短脈衝產生電路 TWI665872B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107113924A TWI665872B (zh) 2018-04-24 2018-04-24 短脈衝產生電路
CN201810818248.7A CN108649930B (zh) 2018-04-24 2018-07-24 短脉冲产生电路
CN201821174712.5U CN208638337U (zh) 2018-04-24 2018-07-24 短脉冲产生电路
US16/279,382 US10536137B2 (en) 2018-04-24 2019-02-19 Short pulse generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107113924A TWI665872B (zh) 2018-04-24 2018-04-24 短脈衝產生電路

Publications (2)

Publication Number Publication Date
TWI665872B true TWI665872B (zh) 2019-07-11
TW201946386A TW201946386A (zh) 2019-12-01

Family

ID=63760190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113924A TWI665872B (zh) 2018-04-24 2018-04-24 短脈衝產生電路

Country Status (3)

Country Link
US (1) US10536137B2 (zh)
CN (2) CN108649930B (zh)
TW (1) TWI665872B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665872B (zh) * 2018-04-24 2019-07-11 虹光精密工業股份有限公司 短脈衝產生電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362604B1 (en) * 1998-09-28 2002-03-26 Alpha-Omega Power Technologies, L.L.C. Electrostatic precipitator slow pulse generating circuit
TW200537802A (en) * 2004-02-25 2005-11-16 Rohm Co Ltd Automatic time-constant resulation circuit
TW201404031A (zh) * 2012-07-11 2014-01-16 Mitsubishi Electric Corp 電力放大器
TW201613242A (en) * 2014-09-19 2016-04-01 Monolithic Power Systems Inc Switching mode power supply and the method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2849236C3 (de) * 1978-11-13 1981-04-02 Fa. Leopold Kostal, 5880 Lüdenscheid Elektrische Schaltungsanordnung zum Ersatz eines elektrischen Schalters mit kombinierter Tast- und Rastfunktion für Kraftfahrzeuge
JP2005109902A (ja) * 2003-09-30 2005-04-21 Ricoh Co Ltd パルス発生回路
DE102008060663A1 (de) * 2008-12-08 2010-06-10 KROHNE Meßtechnik GmbH & Co. KG Schaltungsanordnung zur Erzeugung kurzer elektrischer Impulse
TWI514770B (zh) * 2014-03-10 2015-12-21 Realtek Semiconductor Corp 直流電壓產生電路及其脈衝產生電路
CN207147640U (zh) * 2017-08-30 2018-03-27 浙江九州量子信息技术股份有限公司 一种用于单光子探测的窄脉冲生成电路
TWI665872B (zh) * 2018-04-24 2019-07-11 虹光精密工業股份有限公司 短脈衝產生電路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362604B1 (en) * 1998-09-28 2002-03-26 Alpha-Omega Power Technologies, L.L.C. Electrostatic precipitator slow pulse generating circuit
TW200537802A (en) * 2004-02-25 2005-11-16 Rohm Co Ltd Automatic time-constant resulation circuit
TW201404031A (zh) * 2012-07-11 2014-01-16 Mitsubishi Electric Corp 電力放大器
TW201613242A (en) * 2014-09-19 2016-04-01 Monolithic Power Systems Inc Switching mode power supply and the method thereof

Also Published As

Publication number Publication date
TW201946386A (zh) 2019-12-01
US20190326889A1 (en) 2019-10-24
CN108649930B (zh) 2022-05-03
CN208638337U (zh) 2019-03-22
US10536137B2 (en) 2020-01-14
CN108649930A (zh) 2018-10-12

Similar Documents

Publication Publication Date Title
JP2541585B2 (ja) リセット信号発生回路
US7411427B1 (en) Clock input filter circuit
US4888497A (en) Generator of reset pulses upon the rise of the power supply for CMOS-type integrated circuits
US3894247A (en) Circuit for initalizing logic following power turn on
JP2002190730A (ja) レベルシフタ制御回路
JPH08181591A (ja) パワーオンリセット回路
KR20040008796A (ko) 파워 업 회로
US6362669B1 (en) Structure and method for initializing IC devices during unstable power-up
CN210075180U (zh) 复位电路和微控制器单元
TWI665872B (zh) 短脈衝產生電路
US5483187A (en) Power-on reset circuit
US9401715B1 (en) Conditional pulse generator circuit for low power pulse triggered flip flop
KR20190002371A (ko) 파워 게이팅 스킴을 구비한 반도체 장치
CN106301309B (zh) 一种可准确设定迟滞电压的上电启动复位电路
US7236038B2 (en) Pulse generator and method for pulse generation thereof
US20210083657A1 (en) Control circuit for controlling signal rising time and falling time
CN114785331A (zh) 可调式高精度复位电路
JPH0472912A (ja) パワーオンリセット回路
JPH10313240A (ja) パワーオンリセット回路
KR20010044892A (ko) 파워 온 리셋 회로
CN109300492B (zh) 一种上电信号产生电路
KR940002744B1 (ko) 수동 리셋 스위치에 의한 고정밀 미세 단일 펄스 발생회로
KR930009425B1 (ko) 시스템 초기리세트회로
CA1174300A (en) Rc oscillator circuit
KR100487492B1 (ko) 동적구동회로의출력제어방법