CN100511997C - 时间常数自动调整电路 - Google Patents
时间常数自动调整电路 Download PDFInfo
- Publication number
- CN100511997C CN100511997C CNB2005100083753A CN200510008375A CN100511997C CN 100511997 C CN100511997 C CN 100511997C CN B2005100083753 A CNB2005100083753 A CN B2005100083753A CN 200510008375 A CN200510008375 A CN 200510008375A CN 100511997 C CN100511997 C CN 100511997C
- Authority
- CN
- China
- Prior art keywords
- error
- resistance
- time constant
- capacitor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/20—Apparatus for electrographic processes using a charge pattern for fixing, e.g. by using heat
- G03G15/2003—Apparatus for electrographic processes using a charge pattern for fixing, e.g. by using heat using heat
- G03G15/2014—Apparatus for electrographic processes using a charge pattern for fixing, e.g. by using heat using heat using contact heat
- G03G15/2053—Structural details of heat elements, e.g. structure of roller or belt, eddy current, induction heating
- G03G15/2057—Structural details of heat elements, e.g. structure of roller or belt, eddy current, induction heating relating to the chemical composition of the heat element and layers thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00123—Avoiding variations of delay due to integration tolerances
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Networks Using Active Elements (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
提供一种时间常数自动调整电路,具备:误差检测电路,具有由IC工艺在同一半导体基板上形成的误差基准电阻以及误差基准电容器二者,在根据上述误差基准电阻的电阻值以及上述误差基准电容器的静电电容检测出由IC工艺的偏差产生的RC误差的同时,输出对应该RC误差控制信号;和时间常数可变电路,其具有开关,该开关连接在电阻部和电容部二者之间,电容部、电阻部均由IC工艺在上述半导体基板上形成且一个以上,通过根据上述控制信号连接构成上述电阻部的任一个电阻和构成上述电容部的任一个电容器,对应上述RC误差设定该时间常数可变电路的时间常数;上述电阻的数目和上述电容器的数目的至少一方为两个以上。
Description
技术领域
本发明涉及适用于具有滤波电路或延迟电路等的时间常数电路的时间常数自动调整电路。特别是涉及自动调整在集成电路(以下称作“IC”)内部所形成的电阻和电容器串联电路所产生的时间常数误差的时间常数自动调整电路。
背景技术
在IC中,电阻由杂质的扩散等而形成,电容器(电容)由在半导体基板上形成薄氧化膜,再在其上付有金属电极等的技术而生成(以下将由这种技术的制作称作“IC工艺”)。此时,根据杂质的扩散量的差异或者氧化膜厚度的差异等,在所述电阻的电阻值或电容器的静电电容中产生很大的差异。
具体地说,如果在IC内部形成电阻以及电容器,那么“实际形成的电阻的电阻值与电容器的静电电容之积”通常与“该电阻值的设计值与该静电电容的设计值之积”相比较最大具有±20%左右差异。即在电阻值和静电电容之积中产生约±20%的制造误差。在此“电阻值的设计值”表示形成于该IC内部的电阻的理想电阻值,换句话说,表示在制造误差为0%的情况下的电阻的电阻值。“静电电容的设计值”表示形成于该IC内部的电容器的理想的静电电容,换句话说表示在制造误差为0%的情况下的电容器的静电电容。
在使用IC内部所形成的电阻(实际的电阻值为Ra)和电容器(实际的静电电容为Ca)的串联电路形成一阶低通滤波器的情况下,其时间常数由Ra·Ca表示,由于在该时间常数中产生相对设计值约±20%的误差,所以该低通滤波器的截止频率1/(2πCa·Ra)也相对设计值具有约±20%的误差。
此外,作为其它的现有构成例,公开有下述的方法:在对应从外部供给的设定电压控制时间常数的时间常数可变电路中,根据电阻值与静电电容之积的误差自动调整时间常数误差,与RC误差的有无以及大小无关,时间常数只根据设定电压唯一控制。这种方法,例如在特许第2808195号公报(以下称作专利文献1)和特开平7—321602号公报(以下称作专利文献2)中被公开。
如上所述,如果时间常数也具有相对设计值约±20%的误差,那么例如由于具有该时间常数的一阶低通滤波器的截止频率也具有约±20%的误差,所以该滤波器特性与期望的滤波器特性有很大的偏离。
此外,假设为了接近期望的滤波器特性(时间常数应接近设计值),考虑在工厂出品时等调整设置在IC的外部的可变电阻等,如果这种调整是必要的,那么在花费时间的同时,也增加了包括该滤波器的印刷基板或装置等的制造费用。
此外,虽然专利文献1以及专利文献2中所记载的现有构成例中可自动调整时间常数,但是为了设定时间常数需要从外部供给设定电压。此外,将检测出的电阻值与静电电容之积的误差由模拟电压供给到时间常数可变电路中,根据该模拟电压调整时间常数可变电路的时间常数,会使包括检测上述误差的电路以及时间常数可变电路的电路整体变复杂,导致电路规模的增大、消费电能的增大等问题。
发明内容
本发明正是鉴于上述的问题,其目的在于,提供一种时间常数自动调整电路,在小规模且低消费电流的构成中,形成于自动调整在IC内部的时间常数电路的时间常数误差。
为了达到上述目的,有关本发明的时间常数自动调整回路,备有:
误差检测电路,其具有误差基准电阻和误差基准电容器,双方在同一半导体基板上由IC工艺形成,基于所述误差基准电阻的电阻值和所述误差基准电容器的静电电容,检测出由于IC工艺的偏差而产生的RC误差,且输出对应该RC误差的控制信号;和时间常数可变电路,其具有:电阻部,其在所述半导体基板上由IC工艺形成的一个以上电阻构成;电容部,其在所述半导体基板上由IC工艺形成的一个以上电容器构成;及开关部,其连接在所述电阻部和所述电容部之间,基于所述控制信号,通过连接构成所述电阻部的任一个电阻和构成所述电容部的任一个电容器,设定对应于所述RC误差的该时间常数可变电路的时间常数,其中,所述电阻的数目和所述电容器的数目中的至少一方为两个以上。
由此,预先由IC工艺在半导体基板上生成将适当的电阻值作为设计值的电阻以及将适当的静电电容作为设计值的电容器,根据已检测出的RC误差连接适当的电阻和电容器,由此自动(不需要进行在IC外部的调整作业等)调整时间常数,减小时间常数的误差(改善精度)。此外,作为时间常数可变电路,只要设置形成时间常数的电阻以及电容器和连接这两个元件的开关就可以了,所以电路规模变小,电流消费低。
此外,例如在上述的构成中,按照在上述时间常数的预先设定的目标值和上述被设定的时间常数之间产生的最大误差比由所述IC工艺生成的RC误差的规定最大值小那样,在设定构成所述电阻部的电阻的电阻值的设计值以及构成所述电容部的电容器的静电电容的设计值的同时,所述开关部也可以连接构成所述电阻部的电阻和构成所述电容部的电容器。
由此,由于在所述时间常数的预先设定的目标值和所述被设定的时间常数之间能产生的最大误差比由所述IC工艺能产生的RC误差的规定最大值小,所以可可靠地减小时间常数的误差(改善精度)。
此外,例如在上述的构成中,所述误差检测电路,将与所述误差基准电阻的电阻值成反比的电流,在规定的期间流入所述误差基准电容器,由此在所述误差基准电容器中产生电压,将该电压与预先设定的基准电压进行比较,由此将所述RC误差分为n级(n为2以上的自然数)并进行检测,同时输出对应该分级的所述控制信号,所述时间常数可变电路,对应被分为所述n级的所述RC误差,可设定n种所述时间常数。
误差检测电路,通过将与所述误差基准电阻的电阻值成反比例的电流,在规定的时间内,流入所述误差基准电容器,将该电压与预先设定的基准电压进行比较能够检测RC误差,进一步由于对应RC误差的控制信号不是模拟电压,而是作为被分类为n级的电压,输出到时间常数可变电路中,所以误差检测电路的构成会非常简单。这进一步促进时间常数自动调整电路的小规模化以及降低消费电流。此外,由于能够设定n组时间常数,所以能够构成对应时间常数所需要精度的时间常数自动调整电路。
此外,例如在上述的构成中,在所述n为3以上的自然数的同时,所述基准电压由电压值不同的多个基准电压构成,所述误差检测电路也可以通过将在所述误差基准电容器上生成的所述电压与所述多个基准电压的每一个进行比较,输出所述控制信号。
由此,进一步减小了时间常数的误差(进一步改善了时间常数的精度)。
此外,例如在上述构成中,所述误差检测电路,将与所述误差基准电阻的电阻值成反比的电流,在第1规定期间、…、及第k规定期间(K为2以上的自然数)流入所述误差基准电容器,由此在所述误差基准电容器中产生各个电压,将该电压与预先设定的基准电压进行比较,由此将所述RC误差分为(K+1)级,并进行检测,同时输出对应该分级的所述控制信号。所述时间常数可变电路,对应被分为所述(K+1)级的所述RC误差,可设定(K+1)种所述时间常数。
由此也能够进一步减小时间常数的误差(进一步改善时间常数的精度)。
此外,例如在上述的构成中,所述误差检测电路,在规定期间,将与所述误差基准电阻的电阻值成反比例的电流流入所述误差基准电容器,由此在所述误差基准电容器中产生电压,将该电压与预先设定的基准电压进行比较,由此将对应从所述误差基准电阻的电阻值和所述误差基准电容器的静电电容之积中减去所述误差基准电阻的电阻值的设计值和所述误差基准电容器的静电电容的设计值之积的值的所述RC误差分为n级(n为2以上的自然数)并检测,同时输出对应该分级的所述控制信号。所述时间常数可变电路,对应被分为所述n级的所述RC误差,可设定n种所述时间常数。所述开关部以下述方式设定所述时间常数:在接收到与所述RC误差为正数时的情况相对应的控制信号时,连接构成所述电阻部的电阻和构成所述电容部的电容器,该构成所述电阻部的电阻和构成所述电容部的电容器满足使所述时间常数的设计值比所述时间常数的预先设定的目标值小;另一方面,在接收到与所述RC误差为负数时的情况相对应的控制信号时,连接构成所述电阻部的电阻和构成所述电容部的电容器,该构成所述电阻部的电阻和构成所述电容部的电容器满足使所述时间常数的设计值比所述时间常数的预先设定的目标值大。
也就是说,如果RC误差为正(负),那么由IC工艺在半导体基板上形成的电阻的电阻值和电容器的静电电容之积也比该积的设计值大(小),所以在RC误差为正(负)的情况下,按照作为设计值的时间常数比所述目标值小(大)那样连接设计好的电阻和电容器,调整时间常数。由此也减小了时间常数的误差(改善了时间常数的精度)。
如上所述,根据有关本发明的时间常数自动调整电路,在小规模且低电流消费电路的构成中,能够自动调整在IC内部所形成的时间常数电路的时间常数的误差。
附图说明
图1是有关本发明的第1实施方式的时间常数自动调整电路的电路图。
图2是变形有关本发明的第1实施方式的时间常数自动调整电路的电路图。
图3是有关本发明的第2实施方式的时间常数自动调整电路的电路图的一部分。
图4是有关本发明的第3实施方式的时间常数自动调整电路的电路图。
图5是有关本发明的第4实施方式的时间常数自动调整电路的电路图。
图6是在图5中的时间常数自动调整电路的特定点处的电压波形。
具体实施方式
(第1实施方式)
以下,参照图1以及图2说明有关本发明的时间常数自动调整电路的第1实施方式。图1是第1实施方式的时间常数自动调整电路1的电路构成图。时间常数自动调整电路1由下述电路构成:误差检测电路2,其在检测由IC工艺的偏差产生的RC误差的同时,输出对应该RC误差的控制信号;作为该时间常数可变电路所具有的时间常数可变的时间常数可变电路3;脉冲发生电路6,其将脉冲电压供给到误差检测电路2中。
在此,“所谓RC误差”是表示在半导体基板上由IC工艺形成电阻和电容器的情况下,从“实际形成电阻的电阻值与电容器的静电电容之积”中减去“该电阻值的设计值与该静电电容的设计值之积”的值,该RC误差除以“该电阻值的设计值与该静电电容的设计值之积”而得到的值通常最大是±20%左右的值。也就是说,如现有技术状况所述,电阻的阻值和电容器的静电电容之积具有最大±20%左右的制造误差。
(误差检测电路2的说明)
首先,对误差检测电路2的构成进行说明。在PNP晶体管Tr2的发射极以及PNP晶体管Tr3的发射极上共同供给电源电压Vcc的同时,连接PNP晶体管Tr2的基极和集电极以及PNP晶体管Tr3的基极,PNP晶体管Tr2和Tr3构成了电流反射镜电路。
将PNP晶体管Tr2的集电极连接在NPN晶体管Tr1的集电极上,将NPN晶体管Tr1的基极连接在运算放大器OP1的输出端子上,将NPN晶体管Tr1的发射极与运算放大器OP1的反相输入端子(—)和误差基准电阻R1的一端连接在一起。此外,误差基准电阻R1的另一端接地。此外,将在端子9上外加的预先给定的电压V1供给到运算放大器OP1的非反相相输入端子(+)上。
在将开关SW1的一端与PNP晶体管Tr3的集电极、误差基准电容器C1的一端以及比较器CMP1的非反相输入端子(+)连接在一起同时,另一端接地。此外在误差基准电容器C1的另一端接地的同时,在比较器CMP1的反相输入端子(—)上外加预先给定的基准电压Vref。
在D触发器5的D端子上供给比较器CMP1的输出电压,在时钟端子上供给来自脉冲发生电路6的脉冲电压(1个脉冲周期为时间T的两倍,占空比为50%),将从Q端子输出的电压作为从误差检测电路2输出的控制信号供给到时间常数可变电路3中。D触发器5是正边沿触发型,在供给到其时钟端子上的电压从低电位切换为高电位时,将输入到D端子上的电压锁存,并直接输出到Q端子上。
此外,将脉冲发生电路6所输出的脉冲电压作为切换开关SW1的闭合/打开的控制电压,也供给到开关SW1上,在开关SW1上所供给的该控制电压为高电位时开关SW1闭合,低电位时开关SW1打开(图1表示开关SW1打开的状态)。
接着对误差检测电路2的动作进行说明。分别将“误差基准电阻R1的电阻值的设计值”、“误差基准电容器C1的静电电容的设计值”作为Rref、Cref,分别将在半导体基板上由IC工艺所形成的“实际的误差基准电阻R1的电阻值”、“实际的误差基准电容器C1的静电电容值”作为Rreal、Creal进行说明。在这种情况下,RC误差变为“Rreal·Creal—Rref·Cref”。
由于供给到运算放大器OP1的非反相输入端子(+)上的电压为V1,所以根据运算放大器OP1和NPN晶体管Tr1的动作,流过误差基准电阻R1的电流变为V1/Rreal。此外,由于PNP晶体管Tr2和Tr3构成电流反射镜电路,所以从PNP晶体管Tr3的发射极流到集电极的电流也与流过误差基准电阻R1的电流相同,为V1/Rreal。
考虑开关SW1从闭合状态切换为打开的状态(即从脉冲发生电路6所输出的脉冲电压从高电位切换为低电位的状态)。在开关SW1为闭合状态时,加在误差基准电容器C1的两端间的电压为OV,从开关SW1从闭合状态切换为打开状态的瞬间开始,在误差基准电容器C1上流过V1/Rreal的电流。
因此,如果从开关SW1从闭合状态切换为打开状态开始,经过时间T后时(经过该时间T后时是从脉冲发生电路6输出的电压从低电位切换为高电位时),将在开关SW1闭合之前加在误差基准电容器C1的两端子间的电压作为Vc,那么下式1成立。
Vc=V1·T/(Rreal·Creal)…(式1)
在此,按照下式2成立那样,规定基准电压Vref、电压V1、时间T。
Vref=V1·T/(Rref·Cref)…(式2)
这样,在Rreal·Creal>Rref·Cref成立的情况下(即RC误差为正的情况),由于Vc比Vref小,所以在从脉冲发生电路6输出的脉冲电压从低电位切换为高电位时,比较器CMP1的输出为低电位。反过来,在Rreal·Creal<Rref·Cref成立的情况下(即RC误差为负的情况),由于Vc比Vref大,所以在从脉冲发生电路6输出的脉冲电压从低电位切换为高电位时,比较器CMP1的输出为高电位。
并且,从脉冲发生电路6输出的电压从低电位切换为高电位时,将比较器CMP1的输出电压锁存在D触发器5中,并作为误差检测电路2的控制信号供给到时间常数可变电路3中。
即通过比较器CMP1将在误差基准电容器的两端子间产生的电压Vc和预先给定的基准电压Vref进行比较,该电压Vc通过在给定的期间T内,流入在误差基准电容器C1中的与误差基准电阻R1的电阻值Rreal成反比例的电流V1/Real而生成,误差检测电路2将由IC工艺的偏差所生成的RC误差分类为正和负两级进行检测。并且,在RC误差为正时将低电位作为误差检测电路2的控制信号输出到时间常数可变电路3中,在负时将高电位作为误差检测电路2的控制信号输出到时间常数可变电路3中。
(时间常数可变电路3的说明)
接着对时间常数可变电路3的构成进行说明(参照图1)。将端子7与电阻R2以及电阻R3的一端连接在一起,将电阻R2的另一个端子介于开关SW4a,电阻R3的另一个端子介于开关SW4b分别连接在端子8上。开关SW4a和SW4b构成开关回路SW4。开关回路SW4由来自误差检测电路2的控制信号被控制,对应该控制信号从开关SW4a和开关SW4b中选择哪一方闭合。
具体地说,在该控制信号为高电位的情况下一方面开关SW4a打开,另一方面开关SW4b闭合。在该控制信号为低电位的情况下一方面开关SW4a闭合,另一方面开关SW4b打开(图3表示控制信号为低电位的情况的图)。
此外,端子8介于电容器C3接地。时间常数可变电路3,构成将端子7作为输入侧、将端子8作为输出侧的一阶低通滤波器(以下记作“LPF”),该时间常数对应来自误差检测电路2的控制信号(对应RC误差)可变(可设定两组时间常数)。
现今,将构成时间常数可变电路3的一阶LPF的“时间常数的目标值”(该LPF具有的时间常数理想值)作为“Rfil·Cfil”。假设将电阻R2的“电阻值的设计值”作为Rfil,将电容器C3的“静电电容的设计值”作为Cfil,由IC工艺在同一半导体基板上形成电阻R2以及电容器C3,在只有电阻R2以及电容器C3连接而构成一阶LPF的情况下,由于按照上述方式对时间常数产生最大约20%的误差,所以该一阶LPF的截止频率也产生最大约20%的误差。这种情况起因于在IC工艺中的电阻的电阻值、电容的静电电容的绝对误差大。
另一方面,在同一半导体基板上由IC工艺所形成的电阻的电阻值、电容器的静电电容的相对误差与上述绝对误差(最大约20%)相比非常小(例如3%左右)。也就是说,在1个半导体基板上所形成的多个电阻的电阻值的偏差方向(电阻值变大,或者变小)和偏差量大致相同,在1个半导体基板上所形成的多个电容器的静电电容的偏差方向(静电电容变大,或者变小)和偏差量大致相同。注意到这点,构成时间常数可变电路3。
即分别将电阻R2、电阻R3的“电阻值的设计值”作为0.9·Rfil、1.1·Rfil,电容器C3的“静电电容的设计值”作为Cfil。以下说明在按上述方式设定“电阻值的设计值”、“静电电容的设计值”的情况下,时间常数可变电路3的时间常数的最大误差。此外,将上述绝对误差作为20%(—20%~+20%),为了简单,将上述相对误差作为无(0%)进行研究。
此外,在连接电阻R2和电容器C3时,其时间常数的设计值(0.9·Rfil·Cfil)比时间常数的目标值(Rfil·Cfil)小;在连接电阻R3和电容器C3时,其时间常数的设计值(1.1·Rfil·Cfil)比时间常数的目标值(Rfil·Cfil)大。
在由误差检测电路2检测出的“RC误差”为正的情况下,由于Rreal·Creal>Rref·Cref成立,所以可知实际的电阻的电阻值和电容器的静电电容之积比其设计值大。即可知在同一半导体基板上由IC工艺所形成的电阻的电阻值和电容器的静电电容之积具有0%~+20%的制造误差。
在这种情况下,电阻R2和电容器C3构成一阶LPF(因为开关SW4a闭合,开关SW4b打开),由于其时间常数的设计值(制造误差为0%时的时间常数)为0.9·Rfil·Cfil,如果将加入0%~+20%的制造误差,将实际的时间常数作为τ,那么下式3成立(因为,将0.9乘以1.2倍为1.08)。
0.9·Rfil·Cfil<τ<1.08·Rfil·Cfil…(式3)
在由误差检测电路2所检测出的“RC误差”为负的情况下,由于Rreal·Creal<Rref·Cref成立,所以可知实际的电阻的电阻值和电容器的静电电容之积比其设计值小。即可知在同一半导体基板上由IC工艺所形成的电阻的电阻值和电容器的静电电容之积具有—20%~0%的制造误差。
在这种情况下,电阻R3和电容器C3构成一阶LPF(因为开关SW4a打开,开关SW4b闭合),由于其时间常数的设计值(制造误差为0%时的时间常数)为1.1·Rfil·Cfil,如果加入—20%~0%的制造误差,那么下式4成立(因为,将1.1乘以0.8倍为0.88)。
0.88·Rfil·Cfil<τ<1.1·Rfil·Cfil…(式4)
由式3以及式4可知,实际的时间常数τ相对作为“时间常数的目标值”的“Rfil·Cfil”收敛到0.88~1.1倍的范围内,将作为时间常数误差的最大20%减少到约10%(改善时间常数τ的精度)。
此外,在图1中,由IC工艺将误差基准电阻R1、电阻R2、电阻R3、误差基准电容器C1以及电容器C3形成在同一半导体基板上,也可以由IC工艺将构成时间常数自动调整电路1的其它元件(运算放大器OP1、比较器CMP1等)的每一个形成在形成误差基准电容器C1的半导体基板上,也可以不形成。
(误差检测电路2的变形)
采用图2说明将在图1中的误差检测电路2进行变形的误差检测电路12。关于与图1相同的部分付与相同的符号并省略说明。
在误差基准电阻R11的一端上供给电源电压Vcc,另一端连接在PNP晶体管Tr11的发射极和运算放大器OP11的反相输入端子(—)上。在运算放大器OP11的非反相输入端子(+)上连接端子19,外加电压(Vcc—V1),将运算放大器OP11的输出供给到PNP晶体管Tr11的基极上。将PNP晶体管Tr11的集电极与NPN晶体管Tr12的集电极和基极以及PNP晶体管Tr13的基极连接在一起,将NPN晶体管Tr12和Tr13的发射极双方接地。NPN晶体管Tr12和Tr13构成电流反射镜电路。
将NPN晶体管Tr13的集电极连接在开关SW11的一端、误差基准电容器C11的一端以及比较器CMP11的反相输入端子(—)上,在开关SW11的另一端、误差基准电容器C11的另一端上外加电源电压Vcc。在比较器CMP11的非反相输入端子(+)上外加从电源电压Vcc减去基准电压Vref的电压,将比较器CMP11的输出端子连接在D触发器5的D端子。
此外,在将从脉冲发生电路6所输出的电压供给到D触发器5的时钟端子上的同时,也作为切换开关SW11的闭合/打开的控制电压供给到开关SW11上,在被供给到开关SW11上的该控制电压为高电位时,开关SW11闭合,低电位时开关SW11打开(图2表示开关SW11打开的状态)。
如上所述,将加在构成误差检测电路12的误差基准电容器C11的两端子间的电压作为Vc,将“误差基准电阻R11的电阻值的设计值”、“误差基准电容器C11的静电电容的设计值”、“实际的误差基准电阻R11的电阻值”、“实际的误差基准电容器C11的静电电容”分别作为Rref、Cref、Rreal、Creal,误差检测电路12输出与在图1中的误差检测电路2的控制信号相同的控制信号。
由此,流过在图1以及图2中的误差检测电路(误差检测电路2或误差检测电路12)的误差基准电阻R1或R11的电流,由于可以由电压V1和误差基准电阻R1或R11的电阻值决定,所以误差基准电阻R1或R11的一端不一定必须接地,也不需要连接在电源电压上。
此外,由PNP晶体管TR2和TR3构成的电流反射镜电路并不限于图1中所示的电路构成,如果在开关SW1打开时流入误差基准电容器C1的电流和流过误差基准电阻R1的电流相同,那么任何一种构成都可以。同样,由NPN晶体管Tr12和Tr13构成的电路反射镜电路也不限于图2所示的电路构成,如果在开关SW11打开时流入误差基准电容器C11的电流和流过误差基准电阻R11的电流相同,那么任何一种构成都可以。此外,也可由场效应管代替NPN晶体管Tr1、PNP晶体管Tr11。
此外,由IC工艺将误差基准电阻R11、误差基准电容器C11与图1中的时间常数可变电路3的电阻R2、R3、电容器C3一起形成在同一半导体基板上,也可以由IC工艺将构成误差检测电路12以及时间常数可变电路3的其它元件(运算放大器OP11、比较器CMP11等)的每一个形成在形成误差基准电容器C11等的半导体基板上,也可以不形成。
(第2实施方式)
接着参照图3说明有关本发明的时间常数自动调整电路的第2实施方式。图3只表示第2实施方式的时间常数自动调整电路的电路构成中的时间常数可变电路23的部分。由于在第2实施方式中的误差检测电路(误差检测电路2或误差检测电路12)以及脉冲发生电路6采用与第1实施方式相同的电路,所以在图3中省略图示以及说明。以下的第2实施方式的说明以让误差检测电路2(参照图1)和时间常数可变电路23组合使用为前提而进行,当然也可以让误差检测电路12(参照图2)和时间常数可变电路23组合使用。
将端子27与电容器C22以及电容器C23的一端共同连接,将电容器C22的另一端介于开关SW24a,将电容器C23的另一端介于开关SW24b,分别连接在端子28上。开关SW24a和SW24b构成开关电路SW24。开关电路SW24由来自误差检测电路2的控制信号所控制,对应该控制信号从开关SW4a和开关SW4b中选择地哪一方闭合。
具体地说,在该控制信号为高电位的情况下,一方面开关SW24a打开,另一方面开关SW24b闭合。在该控制信号为低电位的情况下,一方面开关SW24a闭合,另一方面开关SW24b打开(图3表示控制信号为低电位的情况)。
此外,端子28介于电阻R23接地。时间常数可变电路23构成将端子27作为输入侧、将端子28作为输出侧的一阶高通滤波器(以下记做“HPF”),该时间常数对应来自误差检测电路2的控制信号(对应RC误差)可变。
现今,将构成时间常数可变电路23的一阶HPF的“时间常数的目标值”作为“Rfil·Cfil”。并且,分别将电容器C22、电容器C23的“静电电容的设计值”作为0.9·Cfil、1.1·Cfil,将电阻R23的“电阻值的设计值”作为Rfil。在将“静电电容的设计值”、“电阻值的设计值”进行上述设定的情况下,以下说明时间常数可变电路23的时间常数的最大误差。此外,为了简单,将上述绝对误差作为20%(—20%~+20%),上述相对误差作为无(0%)进行研究。
在由误差检测电路2所检测出的“RC误差”为正的情况下,由于Rreal·Creal>Rref·Cref成立,所以可知实际的电阻的电阻值和电容器的静电电容之积比其设计值大。即可知在同一半导体基板上由IC工艺所形成的电阻的电阻值和电容器的静电电容之积具有0%~+20%的制造误差。
在这种情况下,电容器C22和电阻R23构成一阶HPF(因为开关SW24a闭合,开关SW24b打开),由于其时间常数的设计值(制造误差为0%时的时间常数)为0.9·Rfil·Cfil,如果将加入0%~+20%的制造误差,实际的时间常数作为τ,那么上述式3成立(因为,将0.9乘以1.2倍为1.08)。
此外,在由误差检测电路2所检测出的“RC误差”为负的情况下,由于Rreal·Creal<Rref·Cref成立,所以可知实际的电阻的电阻值和电容器的静电电容之积比其设计值小。即可知在同一半导体基板上由IC工艺所形成的电阻的电阻值和电容器的静电电容之积具有一20%~0%的制造误差。
在这种情况下,电容器C23和电阻R23构成一阶HPF(因为开关SW24a打开,开关SW24b闭合),由于其时间常数的设计值(制造误差为0%时的时间常数)为1.1·Rfil·Cfil,所以如果加入—20%~0%的制造误差,那么上述式4成立(因为,将1.1乘以0.8倍为0.88)。
根据式3以及式4可知,实际的时间常数τ对于作为“时间常数的目标值”的“Rfil·Cfil”收敛到0.88~1.1倍的范围内,将作为时间常数误差的最大20%减少到约10%(改善时间常数τ的精度)。
此外,在第2实施方式中也与第1实施方式相同,由IC工艺将误差基准电阻R1、误差基准电容器C1、电阻R23、电容器C22以及C23形成在同一半导体基板上,也可以由IC工艺将构成在第2实施方式中的时间常数自动调整电路的其它元件(运算放大器0P1、比较器CMP1等)的每一个形成在误差基准电容器C1所形成的半导体基板上,也可以不形成。
(第3实施方式)
接着,参照图4说明有关本发明的时间常数自动调整电路的第3实施方式。图4表示第3实施方式的时间常数自动调整电路31的电路构成图。在图4中,与图1相同的部分付与相同的符号并省略其说明。
(误差检测电路32的说明)
图4的误差检测电路32与图1的误差检测电路2不同的部分在于,将比较器CMP2的非反相输入端子(+)连接在比较器CMP1的非反相输入端子(+)上,该比较器CMP2将基准电压Vref2供给到自身的反相输入端子(—)上,被供给到比较器CMP1的反相输入端子(—)上的电压是基准电压Vref1,代替在图1中的D触发器5设置锁存电路35,在锁存电路35上供给比较器CMP1以及CMP2的输出电压以及从脉冲发生电路6输出的脉冲电压,从锁存电路35中输出误差检测电路32的控制信号,该控制信号相当于从图1中的误差检测电路2输出的控制信号,其它部分与图1中的误差检测电路2相同。
锁存电路35,将在从脉冲发生电路6输出的脉冲电压从低电位切换为高电位时(在开关SW1闭合之前)的比较器CMP1、CMP2的输出直接锁存,将比较器CMP1的输出电压作为控制信号A,将比较器CMP2的输出电压作为控制信号B供给到下述的开关电路34中。该控制信号A和控制信号B构成误差检测电路32的“控制信号”。
首先,由于在误差基准电容器C1上流过V1/Rreal的电流的路径与在图1中的路径相同,所以上述式1成立。在此,按照下式5以及式6成立那样,设定基准电压Vrefl、Vref2、电压V1、时间T。
Vref1=V1·T/(Rref·Cref·0.93)…(式5)
Vref2=V1·T/(Rref·Cref·1.07)…(式6)
这样,
(1)在Vref2>Vc,即Rreal·Creal>Rref·Cref·1.07成立的情况下,由于从脉冲发生电路6输出的脉冲电压从低电位切换为高电位时的比较器CMP1、CMP2的输出双方均为低电位,所以根据锁存电路35的动作控制信号A、控制信号B双方均为低电位。
(2)在Vref2<Vc<Vrefl,即Real·Ceal·0.93<Rreal·Creal<Rref·Cref·1.07成立的情况下,由于从脉冲发生电路6输出的脉冲电压从低电位切换为高电位时的比较器CMP1、CMP2的输出分别为低电位、高电位,所以根据锁存电路35的动作,控制信号A、控制信号B分别为低电位、高电位。
(3)在Vc>Vrefl,即Rreal·Creal<Rref·Cref·0.93成立的情况下,由于从脉冲发生电路6输出的脉冲电压从低电位切换为高电位时的比较器CMP1、CMP2的输出双方均为高电位,所以根据锁存电路35的动作,控制信号A、控制信号B双方均为高电位。
由此,误差检测电路32将RC误差分类为3级检测,将对应该被分类的级别的控制信号输出到时间常数可变电路33中。
(时间常数可变电路33的说明)
接着,对在图4中的时间常数可变电路33的构成进行说明。将端子37与电阻R32、电阻R33以及电阻R34的一端共同连接,电阻R32的另一端介于开关SW34a、电阻R33的另一端介于开关SW34b、电阻R32的另一端介于开关SW34c分别连接在端子38上。开关SW34a和SW34b和SW34c构成开关电路SW34。开关电路SW34由来自误差检测电路32的控制信号所控制,对应该控制信号从开关SW34a、SW34b、SW34c中选择哪一个闭合。
具体地说:
(1)在上述控制信号A以及控制信号B的双方为低电位的情况下,开关SW34a、SW34b、SW34c分别为闭合、打开、打开。
(2)在上述控制信号A、控制信号B分别为低电位、高电位的情况下,开关SW34a、SW34b、SW34c分别为打开、闭合、打开。
(3)在上述控制信号A以及控制信号B的双方为高电位的情况下,开关SW34a、SW34b、SW34c分别为打开、打开、闭合。
此外,图4表示上述控制信号A以及控制信号B的双方为低电位的情况。
此外,端子38介于电容器C33接地。时间常数可变电路33构成将端子37作为输入侧、将端子38作为输出侧的一阶低通滤波器(LPF),该时间常数对应来自误差检测电路32的控制信号(对应RC误差)而该变(可设定3种时间常数)。
现今,将构成时间常数可变电路33的一阶LPF的“时间常数的目标值”作为“Rfil·Cfil”。并且,分别将电阻R32、R33、R34的“电阻值的设计值”作为0.87·Rfil、Rfil、1.15·Rfil,将电容器R33的“静电电容的设计值”作为Cfil。在将“静电电容的设计值”、“电阻值的设计值”进行上述设定的情况下,以下说明时间常数可变电路33的时间常数的最大误差。此外,为了简单,将上述绝对误差作为20%(—20%~+20%),将上述相对误差作为无(0%)进行研究。
(1)在上述控制信号A以及控制信号B的双方为低电位的情况下,由上述式6可知在半导体基板上由IC工艺所形成的电阻的电阻值和电容器的静电电容之积,具有+7%~+20%的制造误差。在这种情况下,电阻R32和电容器C33构成一阶LPF,由于其时间常数的设计值(制造误差为0%时的时间常数)为0.87·Rfil·Cfil,所以如果将增加+7%~+20%的制造误差,实际的时间常数作为τ,那么下式7成立(因为,将0.87乘以1.07倍为0.9309,将0.87乘以1.2倍为1.044)。
0.9309·Rfil·Cfil<τ<1.044·Rfil·Cfil…(式7)
(2)此外,在上述控制信号A、控制信号B分别为低电位、高电位的情况下,由上述式5以及式6可知在半导体基板上由IC工艺所形成的电阻的电阻值和电容器的静电电容之积具有—7%~+7%(由于0.93—1=—0.07)的制造误差。在这种情况下,电阻R33和电容器C33构成一阶LPF,由于其时间常数的设计值(制造误差为0%时的时间常数)为Rfil·Cfil,所以如果增加—7%~+7%的制造误差,那么下式8成立。
0.93·Rfil·Cfil<τ<1.07·Rfil·Cfil…(式8)
(3)此外,在上述控制信号A以及控制信号B的双方为高电位的情况下,由上述式5可知在半导体基板上由IC工艺所形成的电阻的电阻值和电容器的静电电容之积具有—20%~—7%(由于0.93—1=—0.07)的制造误差。在这种情况下,电阻R34和电容器C33构成一阶LPF,由于其时间常数的设计值(制造误差为0%时的时间常数)为1.15·Rfil·Cfil,所以如果增加—20%~—7%的制造误差,那么下式9成立(因为,将0.8乘以1.15倍为0.92,将0.93乘以1.15倍为1.0695)。
0.92·Rfil·Cfil<τ<1.0695·Rfil·Cfil…(式9)
根据式7、式8以及式9可知,实际的时间常数τ相对作为“时间常数的目标值”的“Rfil·Cfil”收敛到0.92~1.07倍的范围内,将作为时间常数误差的最大20%减少到8%,比第1实施方式进一步减小(进一步改善了时间常数τ的精度)。
此外,在图4中,由IC工艺将误差基准电阻R1、电阻R32、R33、R34、误差基准电容器C1以及电容器C33形成在同一半导体基板上,也可以由IC工艺将构成时间常数自动调整电路31的其它元件(运算放大器OP1、比较器CMP1等)的每一个形成在形成误差基准电容器C1的半导体基板上,也可以不形成。
此外,在图4中,通过将在误差基准电容器的两端子间产生的电压Vc与电压值不同的两个基准电压Vref1、Vref21的每一个进行比较,该电压Vc由在规定期间T内,将与误差基准电阻R1的电阻值Rreal成反比例的电流V1/Rreal,流入在误差基准电容器C1中(进行充电或者放电)而生成,表示比第1实施方式更减小时间常数的最大误差的例子,在进一步减小该误差的情况下,可以只增加必要数目的比较器和基准电压。
(第4实施方式)
接着参照图5以及图6说明有关本发明的时间常数自动调整电路的第4实施方式。图5表示第4实施方式的时间常数自动调整电路41的电路构成图。时间常数自动调整电路41由误差检测电路42、与图4中的电路相同的时间常数可变电路33以及脉冲发生电路46构成。图5中对与图1以及图4相同的部分付与相同的符号并省略说明。
在本实施方式中,误差检测电路42与图1中的误差检测电路2不同的部分在于:代替D触发器设置锁存电路45,锁存电路45在接收比较器CPM1的输出的同时,将作为来自误差检测电路42的控制信号的控制信号A以及控制信号B供给到时间常数可变电路33中,开关SW1和锁存电路45接收从脉冲发生电路46输出的脉冲电压而控制,其它部分相同。
图6将纵轴作为电压,横轴作为时间,分别表示从脉冲发生电路46输出的脉冲电压(图6中的折线80)和误差基准电容器C1的两端子之间产生的电压(图6中的折线81)的一例。在时刻tA、tC所述脉冲电压从高电位切换为低电位,在时刻tB、tD所述脉冲电压从低电位切换为高电位。时刻tA和tB之间的时间为T1,时刻tC和tD之间的时间为T2。如上所述,在脉冲电压为高电位的情况下,由于开关SW1闭合,所以在误差基准电容器C1的两端子间产生的电压为0V;在脉冲电压为低电位的情况下,在误差基准电容器C1的两端子间产生的电压增大。
将在时刻tB在误差基准电容器C1的两端子间产生的电压作为Vc1,将在时刻tD在误差基准电容器C1的两端子间产生的电压作为Vc2,以下的式10、式11成立。
Vc1=V1·T1/(Rreal·Creal)…(式10)
Vc2=V1·T2/(Rreal·Creal)…(式11)
在此,按照下式12以及13成立那样规定基准电压Vref、电压V1、时间T1、T2。
Vref=V1·T1/(Rref·Cref·0.93)…(式12)
Vref=V1·T2/(Rref·Cref·1.07)…(式13)
并且,锁存电路45将在时刻tB、tD比较器CMP1的输出锁存,直接分别作为控制信号A和控制信号B,输出到时间常数可变电路33中。控制信号A以及控制信号B构成控制开关SW34的开关动作的“控制信号”。
由此,
(1)在Vref>Vc2,即Rreal·Creal>Rref·Cref·1.07成立(根据式11、式13)的情况下,由于在时刻tB、tD比较器CMP1的输出双方为低电位,所以从锁存电路45输出的控制信号A、控制信号B双方均为低电位。
(2)在Vc1<Vref<Vc2,即Rreal·Creal·0.93<Rreal·Creal<Rref·Cref·1.07成立(根据式10~式13)的情况下,由于在时刻tB、tD比较器CMP1的输出分别为低电位、高电位,所以从锁存电路45输出的控制信号A、控制信号B分别为低电位、高电位。
(3)在Vc1>Vref,即Rreal·Creal<Rref·Cref·0.93成立(根据式10、式12)的情况下,由于在时刻tB、tD比较器CMP1的输出双方均为高电位,所以从锁存电路45输出的控制信号A、控制信号B双方均为高电位。
即通过比较器CMP1将在误差基准电容器C1的两端子间产生的电压(Vc1和Vc2)分别与预先设定的基准电压Vref进行比较,该在C1两端子间产生的电压通过在规定期间(T1和T2)内流入误差基准电容器C1中的(进行充电或者放电)与误差基准电阻R1的电阻值Rreal成反比例的电流V1/Rreal而生成,误差检测电路42将由IC工艺的偏差所产生的RC误差分类为3级进行检测。并且,输出对应分类级别的控制信号。
在本实施方式中,由于该控制信号A以及控制信号B与第3实施方式相同,此外在本实施方式中的时间常数可变电路33与第3实施方式相同,所以与第3实施方式相同,实际的时间常数τ相对作为“时间常数的目标值”的“Rfil·Cfil”收敛为0.92~1.07倍的范围内,如果将时间常数的误差从最大20%减小到8%,那么比第1实施方式进一步减小(进一步改善了时间常数τ的精度)。
此外,在图5中与图4相同,由IC工艺将误差基准电阻R1、电阻R32、R33、R34、误差基准电容器C1以及电容器C33形成在同一半导体基板上,也可以由IC工艺将构成时间常数自动调整电路41的其它元件(运算放大器OP1、比较器CMP1等)的每一个形成在形成误差基准电容器C1的半导体基板上,也可以不形成。
此外,在图5中,将与误差基准电阻R1的电阻值Rreal成反比的电流V1/Rreal,在规定的期间内流入误差基准电容器C1(充电或者放电),在误差基准电容器的两端子间生成各个电压Vc1、Vc2,将该电压Vc1、Vc2分别与基准电压Vref进行比较,由此表示了将时间常数的最大误差比第1实施方式减小的例子,在需要进一步减小该误差的情况下,可以让上述“给定的期间”的数目只增加必要的数目。
即,通过按照将在第1规定期间、…、以及第K规定期间,在误差基准电容器C1中流入(进行充电或者放电)电流V1/Rreal,而在误差基准电容器的两端子间产生的电压作为Vc1、…、Vck,分别与基准电压Vref进行比较而进行,上述K可以是3以上的自然数。
(变形例)
关于在时间常数可变电路3、23、33(以下总称为“时间常数可变电路”)中所包括的电阻的电阻值的设计值或电容器的静电电容的设计值的具体的数值(将电阻R2的电阻值的设计值作为0.9·Rfil等),或在“式5、式6、式12、式13”中的具体的数值(在式5中的0.93等),“按照时间常数可变电路的时间常数的预先设定的目标值(Rfil·Cfil)与实际设定的时间常数τ之间能产生的最大误差(例如在第1实施方式的情况下,由于1—0.88=0.12,所以为12%)比由IC工艺所能产生的RC误差的最大值(最大误差约20%小那样)”(换句话说,“按照改善时间常数τ的精度那样”)进行设定。因此,本发明的范围并不限定于这些具体的数值。
在此“由IC工艺所能产生的RC误差的最大值(最大误差)”是由形成电阻等的半导体基板以及IC工艺的性质等决定的。并且,RC误差的最大值并不是“约±20%”等,在假定为某一特定的值(例如—20%~+20%)时,按照实际的时间常数τ接近目标值(Rfil·Cfil)的方式,设定在时间常数可变电路中所包括的电阻(电阻R2等)的电阻值的设计值以及电容器(电容器C3等)的设计值。因此,也可以考虑RC误差的最大值为对应每个半导体基板或IC工艺的性质等而预先被设定的特定的值(例如—20%~+20%)。
然而,在“约±20%”的情况下,也可以在具有RC误差的最大值的某一程度值的基础之上,按照实际的时间常数τ接近目标值(Rfil·Cfil)的方式,设定在时间常数可变电路中所包括的电阻(电阻R2等)的电阻值的设计值以及电容器(电容器C3等)的设计值。
此外,上述的所有的实施方式也可以在不发生矛盾的前提下互相组合。在上述的实施方式中,虽然以一阶LPF和一阶HPF为例进行了说明,但本发明并不限定于此,也能够适用于包括n阶(n为自然数)的所有滤波器(LPF、HPF、带阻滤波器、带通滤波器、全通滤波器等)电路、延迟电路等、电阻和电容器的串联电路的所有电路中。
此外,上述的所有的实施方式,虽然为了说明的简略化,在时间常数可变电路中例举了包括一个一阶LPF或者一阶HPF的例子,如果具有在与形成误差基准电阻和误差基准电容器的半导体基板相同的基板上形成电阻和电容器的串联电路,那么通过进行上述所有的操作能够改善精度。
“关于RC误差”
在上述的所有的实施方式中,虽然将“RC误差”作为“Rreal·Creal—Rref·Cref”进行了说明,但是“RC误差”也可以是根据“Rreal·Creal—Rref·Cref”算出后的值的任意值。例如,也可以考虑将在“Rreal·Creal—Rref·Cref”上增加某些值后的值,或者与某些值相乘后的值作为“RC误差”。
“脉冲发生电路的单触发”
虽然对脉冲发生电路6输出“1脉冲的期间为时间T的2倍,占空比为50%”的脉冲进行了说明,也可以连续输出多个脉冲,也可以只输出特定数目的脉冲。
“本发明的其它的表现”
此外,有关本发明的时间常数自动调整电路也能够按照下述的方式进行记载。
具备:误差检测电路,其具有由IC工艺在同一半导体基板上形成的误差基准电阻以及误差基准电容器二者,在根据上述误差基准电阻的电阻值以及上述误差基准电容器的静电电容检测出由IC工艺的偏差产生的RC误差的同时,输出对应该RC误差的控制信号;和时间常数可变电路,其具有开关部,该开关部将两端连接在电阻部和电容部之间,电阻部由IC工艺在上述半导体基板上形成的一个以上的电阻构成,电容部由IC工艺在上述半导体基板上形成的由一个以上的电容器构成,通过根据上述控制信号连接构成上述电阻部的任一个电阻和构成上述电容部的任一个电容器,对应上述RC误差设定该时间常数可变电路的时间常数,上述电阻的数目和上述电容器的数目的至少一方为两个以上。
并且,所述误差检测电路通过将在所述误差基准电容器上产生的电压与预先设定的基准电压进行比较,该所述误差基准电容器上产生的电压通过在规定期间内,在所述误差基准电容器中流入与所述误差基准电阻的电阻值成反比例的电流而生成,将对应(相当)从所述误差基准电阻的电阻值和所述误差基准电容器的静电电容之积中减去所述误差基准电阻的电阻值的设计值和所述误差基准电容器的静电电容的设计值之积的值的所述RC误差,分类为n级(n为2以上的自然数)进行检测的同时,输出对应该被分类的级别的所述控制信号;所述时间常数可变电路,对应被分类为所述n级的所述RC误差,可设定n种所述时间常数,根据所述开关部的连接动作可构成下述的连接(按照所述开关部的连接动作能够进行那样,在规定构成所述电阻部的电阻的电阻值的设计值以及构成所述电容部的静电电容的设计值的同时,构成所述开关部):按照所述时间常数的设计值比所述时间常数的预先给定的目标值小那样构成所述电阻部的电阻、和构成所述电容部的电容器的连接,按照所述时间常数的设计值比所述时间常数的目标值大那样的所述电阻部的电阻和构成所述电容部的电容器的连接;所述开关部,一方面在接收对应所述RC误差为正的控制信号时,按照连接所述时间常数的设计值比所述时间常数的预先设定的目标值小的那样的所述电阻部的电阻和构成所述电容部的电容器;另一方面在接收对应所述RC误差为负的控制信号时,按照连接所述时间常数的设计值比所述时间常数的预先设定的目标值大的那样的所述电阻部的电阻和构成所述电容部的电容器,设定所述时间常数。
Claims (10)
1、一种时间常数自动调整电路,其特征在于,备有:
误差检测电路,具有在同一半导体基板上由IC工艺形成的误差基准电阻和误差基准电容器,将与所述误差基准电阻的电阻值成反比的电流,在规定的期间流入所述误差基准电容器,由此在所述误差基准电容器中产生电压,将该电压与预先设定的基准电压进行比较,由此将对应从所述误差基准电阻的电阻值和所述误差基准电容器的静电电容之积中减去所述误差基准电阻的电阻值的设计值和所述误差基准电容器的静电电容的设计值之积的值的RC误差分为n级并进行检测,该n为2以上的自然数,同时输出对应该分级的所述控制信号;和
时间常数可变电路,其具有:电阻部,其在所述半导体基板上由IC工艺形成的一个以上电阻构成;电容部,其在所述半导体基板上由IC工艺形成的一个以上电容器构成;及开关部,其连接在所述电阻部和所述电容部之间,基于所述控制信号,通过连接构成所述电阻部的任一个电阻和构成所述电容部的任一个电容器,设定对应于所述RC误差的该时间常数可变电路的时间常数,
其中,所述电阻的数目和所述电容器的数目中的至少一方为两个以上。
2、根据权利要求1所述的时间常数自动调整电路,其特征在于,
按照使所述时间常数的预定的目标值和所述被设定的时间常数之间所能产生的最大误差,比由所述IC工艺所能产生的RC误差的给定最大值小那样,设定构成所述电阻部的电阻的电阻值的设计值和构成所述电容部的电容器的静电电容的设计值,同时所述开关部,连接构成所述电阻部的电阻和构成所述电容部的电容器。
3、根据权利要求1所述的时间常数自动调整电路,其特征在于,
所述时间常数可变电路,对应被分为所述n级的所述RC误差,设定n种所述时间常数。
4、根据权利要求3所述的时间常数自动调整电路,其特征在于,
所述n为3以上的自然数,且所述基准电压由电压值不同的多个基准电压构成;
所述误差检测电路,通过将在所述误差基准电容器上所产生的所述电压与所述多个基准电压的每一个进行比较,输出所述控制信号。
5、根据权利要求1中所述的时间常数自动调整电路,其特征在于,
所述误差检测电路,将与所述误差基准电阻的电阻值成反比的电流,在第1规定期间至第k规定期间这些各规定期间中,流入所述误差基准电容器K,该K为2以上的自然数,由此在所述误差基准电容器中产生各个电压,将该电压与预先设定的基准电压进行比较,由此将所述RC误差分为K+1级,并进行检测,同时输出对应该分级的所述控制信号,
所述时间常数可变电路,对应被分为所述K+1级的所述RC误差,设定K+1种所述时间常数。
6、根据权利要求1所述的时间常数自动调整电路,其特征在于,
所述误差检测电路,在规定期间,将与所述误差基准电阻的电阻值成反比例的电流流入所述误差基准电容器,由此在所述误差基准电容器中产生电压,将该电压与预先设定的基准电压进行比较,由此将所述RC误差分为n级并检测,该n为2以上的自然数,同时输出对应该分级的所述控制信号,
所述时间常数可变电路,对应被分为所述n级的所述RC误差,设定n种所述时间常数,
所述开关部以下述方式设定所述时间常数:在接收到与所述RC误差为正数时的情况相对应的控制信号时,连接构成所述电阻部的电阻和构成所述电容部的电容器,该构成所述电阻部的电阻和构成所述电容部的电容器满足使所述时间常数的设计值比所述时间常数的预先设定的目标值小;另一方面,在接收到与所述RC误差为负数时的情况相对应的控制信号时,连接构成所述电阻部的电阻和构成所述电容部的电容器,该构成所述电阻部的电阻和构成所述电容部的电容器满足使所述时间常数的设计值比所述时间常数的预先设定的目标值大。
7、根据权利要求2所述的时间常数自动调整电路,其特征在于,
所述误差检测电路,将与所述误差基准电阻的电阻值成反比的电流,在规定的期间流入所述误差基准电容器,由此在所述误差基准电容器中产生电压,将该电压与预先设定的基准电压进行比较,由此将所述RC误差分为n级并进行检测,该n为2以上的自然数,同时输出对应该分级的所述控制信号,
所述时间常数可变电路,对应被分为所述n级的所述RC误差,设定n种所述时间常数。
8、根据权利要求7中所述的时间常数自动调整电路,其特征在于,
所述n为3以上的自然数,且所述基准电压由电压值不同的多个基准电压构成,
所述误差检测电路,将所述误差基准电容器中产生的所述电压与所述多个基准电压的每一个进行比较,由此输出所述控制信号。
9、根据权利要求2中所述的时间常数自动调整电路,其特征在于,
所述误差检测电路,将与所述误差基准电阻的电阻值成反比的电流,在第1规定期间至第k规定期间这些各规定期间中,流入所述误差基准电容器,该K为2以上的自然数,由此在所述误差基准电容器中产生各个电压,将该电压与预先设定的基准电压进行比较,由此将所述RC误差分为K+1级,并进行检测,同时输出对应该分级的所述控制信号,
所述时间常数可变电路,对应被分为所述K+1级的所述RC误差,设定K+1种所述时间常数。
10、根据权利要求2中所述的时间常数自动调整电路,其特征在于,
所述误差检测电路,在规定期间,将与所述误差基准电阻的电阻值成反比例的电流流入所述误差基准电容器,由此在所述误差基准电容器中产生电压,将该电压与预先设定的基准电压进行比较,由此将对应从所述误差基准电阻的电阻值和所述误差基准电容器的静电电容之积中减去所述误差基准电阻的电阻值的设计值和所述误差基准电容器的静电电容的设计值之积的值的所述RC误差分为n级并检测,该n为2以上的自然数,同时输出对应该分级的所述控制信号,
所述时间常数可变电路,对应被分为所述n级的所述RC误差,设定n种所述时间常数,
所述开关部以下述方式设定所述时间常数:在接收到与所述RC误差为正数时的情况相对应的控制信号时,连接构成所述电阻部的电阻和构成所述电容部的电容器,该构成所述电阻部的电阻和构成所述电容部的电容器满足使所述时间常数的设计值比所述时间常数的预先设定的目标值小;另一方面,在接收到与所述RC误差为负数时的情况相对应的控制信号时,连接构成所述电阻部的电阻和构成所述电容部的电容器,该构成所述电阻部的电阻和构成所述电容部的电容器满足使所述时间常数的设计值比所述时间常数的预先设定的目标值大。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004049235 | 2004-02-25 | ||
JP2004049235A JP2005244413A (ja) | 2004-02-25 | 2004-02-25 | 時定数自動調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1661914A CN1661914A (zh) | 2005-08-31 |
CN100511997C true CN100511997C (zh) | 2009-07-08 |
Family
ID=34858242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100083753A Expired - Fee Related CN100511997C (zh) | 2004-02-25 | 2005-02-22 | 时间常数自动调整电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7365588B2 (zh) |
JP (1) | JP2005244413A (zh) |
KR (1) | KR20060042204A (zh) |
CN (1) | CN100511997C (zh) |
TW (1) | TW200537802A (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7739626B2 (en) * | 2007-04-20 | 2010-06-15 | Iwatt Inc. | Method and apparatus for small die low power system-on-chip design with intelligent power supply chip |
CN101330284B (zh) * | 2007-06-19 | 2011-05-04 | 智原科技股份有限公司 | 时间常数校正装置及其相关方法 |
TWI397862B (zh) * | 2007-06-22 | 2013-06-01 | Mstar Semiconductor Inc | 指紋偵測器 |
JP5304328B2 (ja) * | 2009-03-03 | 2013-10-02 | オムロン株式会社 | 受光検出回路 |
JP2011188250A (ja) * | 2010-03-09 | 2011-09-22 | Renesas Electronics Corp | 時定数調整回路 |
JP5665571B2 (ja) * | 2011-01-28 | 2015-02-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびその動作方法 |
CN103427626A (zh) * | 2012-05-25 | 2013-12-04 | 鸿富锦精密工业(深圳)有限公司 | 调整电路及具有上述调整电路的电子设备 |
JP6145927B2 (ja) | 2012-06-01 | 2017-06-14 | パナソニックIpマネジメント株式会社 | 点灯装置および車両用前照灯 |
JP5944351B2 (ja) * | 2013-07-05 | 2016-07-05 | 株式会社東芝 | デルタシグマ変調器 |
KR102212597B1 (ko) | 2014-05-21 | 2021-02-04 | 주식회사 실리콘웍스 | 신호 제어 회로 및 스위칭 장치 |
US10419057B2 (en) * | 2015-09-22 | 2019-09-17 | Skyworks Solutions, Inc. | Modified current mirror circuit for reduction of switching time |
JP6626362B2 (ja) * | 2016-02-19 | 2019-12-25 | アズビル株式会社 | フィルタ時定数変更回路およびd/a変換回路 |
TWI665872B (zh) | 2018-04-24 | 2019-07-11 | 虹光精密工業股份有限公司 | 短脈衝產生電路 |
TWI730523B (zh) * | 2019-12-03 | 2021-06-11 | 智成電子股份有限公司 | 自我校正式系統單晶片 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0834403B2 (ja) | 1989-04-24 | 1996-03-29 | 日本電気株式会社 | アクティブフィルタ |
JP2808195B2 (ja) | 1991-04-18 | 1998-10-08 | 富士写真フイルム株式会社 | 時定数自動調整回路 |
JPH07321602A (ja) | 1994-05-20 | 1995-12-08 | Fuji Photo Film Co Ltd | 時定数自動調整回路 |
JP3335872B2 (ja) | 1997-05-20 | 2002-10-21 | 株式会社東芝 | 時定数調整回路 |
US5914633A (en) * | 1997-08-08 | 1999-06-22 | Lucent Technologies Inc. | Method and apparatus for tuning a continuous time filter |
US6842710B1 (en) * | 2002-08-22 | 2005-01-11 | Cypress Semiconductor Corporation | Calibration of integrated circuit time constants |
US6891414B1 (en) * | 2004-03-05 | 2005-05-10 | Rf Micro Devices, Inc. | Digital calibration for capacitor voltage non-linearity |
-
2004
- 2004-02-25 JP JP2004049235A patent/JP2005244413A/ja active Pending
-
2005
- 2005-02-22 CN CNB2005100083753A patent/CN100511997C/zh not_active Expired - Fee Related
- 2005-02-22 TW TW094105184A patent/TW200537802A/zh unknown
- 2005-02-24 US US11/063,971 patent/US7365588B2/en not_active Expired - Fee Related
- 2005-02-25 KR KR1020050015682A patent/KR20060042204A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US7365588B2 (en) | 2008-04-29 |
JP2005244413A (ja) | 2005-09-08 |
KR20060042204A (ko) | 2006-05-12 |
TW200537802A (en) | 2005-11-16 |
US20050184786A1 (en) | 2005-08-25 |
CN1661914A (zh) | 2005-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100511997C (zh) | 时间常数自动调整电路 | |
KR100471330B1 (ko) | 전압 제어 회로를 구비한 반도체 장치 | |
US7034627B1 (en) | Oscillator circuit with variable reference voltage and current | |
JP5309144B2 (ja) | プログラム可能なled駆動装置 | |
CN1359559A (zh) | 振荡电路 | |
CN102844984B (zh) | 具有精确可调阈值的高速差分比较器电路 | |
CN103309386A (zh) | 自校准稳定ldo调节器 | |
KR100626799B1 (ko) | 온-칩 ee-prom 프로그래밍 파형 생성 | |
EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
US11984849B2 (en) | Switchover schemes for transition of oscillator from internal-resistor to external-resistor mode | |
US8198947B2 (en) | Oscillator circuit and method for generating a clock signal | |
US7199653B2 (en) | Semiconductor device with operation mode set by external resistor | |
US6577166B2 (en) | Voltage level detector and voltage generator using the same | |
CN1983440A (zh) | 用于存储装置的输入电路及使用它的存储装置和存储系统 | |
US7215176B2 (en) | Analog value adjustment circuit, display driver circuit, and method of adjusting analog value | |
JP5501801B2 (ja) | ヒューズ制御回路、ヒューズ制御システム、照度センサ、近接センサ、携帯電話、デジタルスチルカメラ、および電源回路 | |
US6628147B2 (en) | Comparator having reduced sensitivity to offset voltage and timing errors | |
US7279962B2 (en) | Frequency tuning loop for active RC filters | |
EP0670499B1 (en) | Voltage to frequency converter | |
JPH10242812A (ja) | 半導体回路 | |
US20050035772A1 (en) | Method and device for determining the ratio between an RC time constant in an integrated circuit and a set value | |
US20020163373A1 (en) | Hysteresis comparing device with constant hysteresis width | |
JP7504050B2 (ja) | シャントレギュレータ | |
US7446597B2 (en) | Voltage-controlled current source and frequency scanner using the same | |
US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090708 Termination date: 20130222 |