JPH0834403B2 - アクティブフィルタ - Google Patents
アクティブフィルタInfo
- Publication number
- JPH0834403B2 JPH0834403B2 JP1105340A JP10534089A JPH0834403B2 JP H0834403 B2 JPH0834403 B2 JP H0834403B2 JP 1105340 A JP1105340 A JP 1105340A JP 10534089 A JP10534089 A JP 10534089A JP H0834403 B2 JPH0834403 B2 JP H0834403B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- resistance
- value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブフィルタに関し、特に抵抗器，
コンデンサ，演算増幅器等で構成されるモノリシックLS
I内蔵のRC型のアクティブフィルタに関する。
コンデンサ，演算増幅器等で構成されるモノリシックLS
I内蔵のRC型のアクティブフィルタに関する。
モノリシックLSI内部にRC型のアクティブフィルタを
内蔵させる場合の最大の問題点は、コンデンサや抵抗器
の素子値の誤差が、ディスクリートな素子に比べて20％
〜40％と、桁外れに大きいことである。これに対して、
同一チップ内での抵抗器，コンデンサの相対的な誤差
は、１％以下であり、絶対値の誤差に対して無視できる
値である。
内蔵させる場合の最大の問題点は、コンデンサや抵抗器
の素子値の誤差が、ディスクリートな素子に比べて20％
〜40％と、桁外れに大きいことである。これに対して、
同一チップ内での抵抗器，コンデンサの相対的な誤差
は、１％以下であり、絶対値の誤差に対して無視できる
値である。
従って、これらの抵抗器やコンデンサを使ってアクテ
ィブフィルタを構成すると、カットオフ周波数が、大き
くばらつくので、精度の要求されるフィルタの実現は非
常に困難である。例えば、素子値のばらつきを±30％と
すると、カットオフ周波数のばらつきは、−40％〜＋10
0％にも達する。
ィブフィルタを構成すると、カットオフ周波数が、大き
くばらつくので、精度の要求されるフィルタの実現は非
常に困難である。例えば、素子値のばらつきを±30％と
すると、カットオフ周波数のばらつきは、−40％〜＋10
0％にも達する。
以上のことから、モノリシックLSI内蔵するフィルタ
は、近年では、殆どスイッチトキャパシ型の回路で構成
される場合が多い。しかしながら、スイッチトキャパシ
タ型の回路は、サンプル値系で有するため、その前後
に、必ず、エイリアジング防止フィルタとスムージング
フィルタが必要である。これらのフィルタだけは、どう
しても、RC型のアクティブフィルタで構成せざるを得
ず、やはり、カットオフ周波数のばらつきが、設計上の
問題となっている。
は、近年では、殆どスイッチトキャパシ型の回路で構成
される場合が多い。しかしながら、スイッチトキャパシ
タ型の回路は、サンプル値系で有するため、その前後
に、必ず、エイリアジング防止フィルタとスムージング
フィルタが必要である。これらのフィルタだけは、どう
しても、RC型のアクティブフィルタで構成せざるを得
ず、やはり、カットオフ周波数のばらつきが、設計上の
問題となっている。
上述した従来のアクティブフィルタは、抵抗器やコン
デンサを備えた構成となっているので、モノリシックLS
Iに内蔵する場合には、これら抵抗器やコンデンサの素
子値のばらつきにより、カットオフ周波数の誤差が非常
に大きくなるという欠点がある。
デンサを備えた構成となっているので、モノリシックLS
Iに内蔵する場合には、これら抵抗器やコンデンサの素
子値のばらつきにより、カットオフ周波数の誤差が非常
に大きくなるという欠点がある。
本発明の目的は、カットオフ周波数の誤差を低減する
ことができるアクティブフィルタを提供することにあ
る。
ことができるアクティブフィルタを提供することにあ
る。
本発明のアクティブフィルタは、切換信号が第１のレ
ベルのとき入力信号を伝達し第２のレベルのときパルス
信号を伝達する切換回路と、抵抗制御信号の値に応じて
抵抗値を切換える抵抗回路を備え、前記切換回路の出力
信号に対して所定のフィルタ処理を行うフィルタ部と、
このフィルタ部の出力信号のレベルを基準電圧と比較し
この比較結果を判定信号として出力するレベル判定部
と、所定の振幅，パルス幅及び周期の前記パルス信号を
発生するパルス信号発生器と、前記切換信号が第２のレ
ベルのとき前記判定信号に応じて値を変更する前記抵抗
制御信号を出力し第１のレベルのとき前記抵抗制御信号
の値を保持する抵抗制御回路とを有している。
ベルのとき入力信号を伝達し第２のレベルのときパルス
信号を伝達する切換回路と、抵抗制御信号の値に応じて
抵抗値を切換える抵抗回路を備え、前記切換回路の出力
信号に対して所定のフィルタ処理を行うフィルタ部と、
このフィルタ部の出力信号のレベルを基準電圧と比較し
この比較結果を判定信号として出力するレベル判定部
と、所定の振幅，パルス幅及び周期の前記パルス信号を
発生するパルス信号発生器と、前記切換信号が第２のレ
ベルのとき前記判定信号に応じて値を変更する前記抵抗
制御信号を出力し第１のレベルのとき前記抵抗制御信号
の値を保持する抵抗制御回路とを有している。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第１の実施例を示すブロック図であ
る。
る。
この実施例は、切換信号VSが低レベルのとき入力信号
VIを伝達し高レベルのときパルス信号VPを伝達する切換
回路１と、抵抗制御信号VRCの値に応じて抵抗値を切換
える抵抗回路21、演算増幅器22、及びコンデンサC1を備
え、切換回路１の出力信号に対して所定のフィルタ処理
を行うフィルタ部２と、比較器31及びＤ−フリップフロ
ップ32を備え、このフィルタ部２の出力信号のレベルを
基準電圧VRと比較しこの比較結果を判定信号VJとして出
力するレベル判定部３と、所定の振幅，パルス幅及び周
期のパルス信号VPを発生するパルス信号発生器４と、AN
Dゲート51及びアップダウンカウンタ52を備え、切換信
号VSが高レベルのとき判定信号VJに応じて値を変更する
抵抗制御信号VRCを出力し低レベルのとき抵抗制御信号V
RCの値を保持する抵抗制御回路５とを有する構成となっ
ている。
VIを伝達し高レベルのときパルス信号VPを伝達する切換
回路１と、抵抗制御信号VRCの値に応じて抵抗値を切換
える抵抗回路21、演算増幅器22、及びコンデンサC1を備
え、切換回路１の出力信号に対して所定のフィルタ処理
を行うフィルタ部２と、比較器31及びＤ−フリップフロ
ップ32を備え、このフィルタ部２の出力信号のレベルを
基準電圧VRと比較しこの比較結果を判定信号VJとして出
力するレベル判定部３と、所定の振幅，パルス幅及び周
期のパルス信号VPを発生するパルス信号発生器４と、AN
Dゲート51及びアップダウンカウンタ52を備え、切換信
号VSが高レベルのとき判定信号VJに応じて値を変更する
抵抗制御信号VRCを出力し低レベルのとき抵抗制御信号V
RCの値を保持する抵抗制御回路５とを有する構成となっ
ている。
次に、この実施例の動作について説明する。
LSIの電源がオンになった直後や、スタンバイ状態で
フィルタとしての動作が不要な間は、外部からの切換信
号VSが高レベルとなり、フィルタ部２には、パルス信号
発生器４からのパルス信号VPが入力される。
フィルタとしての動作が不要な間は、外部からの切換信
号VSが高レベルとなり、フィルタ部２には、パルス信号
発生器４からのパルス信号VPが入力される。
レベル判定部３は、パルス信号VPの各パルスの立上が
りから一定時間経過後（この実施例ではパルスの立下
り）のフィルタ部２の出力波形を基準電圧VRと比較し、
大小の判定結果を判定信号VJとして出力する。
りから一定時間経過後（この実施例ではパルスの立下
り）のフィルタ部２の出力波形を基準電圧VRと比較し、
大小の判定結果を判定信号VJとして出力する。
第２図にフィルタ部２のパルス信号VPに対する応答特
性を示す。
性を示す。
パルス信号VPの立上りから一定時間後（Ｔ秒）のフィ
ルタ部２の出力信号VOの波高値Vtはフィルタ２の利得を
「１」として、 Vt＝Vr｛１−evp（−T/R・Ｃ）｝ …（１） 但し、Vr:パルス信号VPの波高値 R:抵抗回路21の抵抗値 C:コンデンサC1の容量値 で表される。
ルタ部２の出力信号VOの波高値Vtはフィルタ２の利得を
「１」として、 Vt＝Vr｛１−evp（−T/R・Ｃ）｝ …（１） 但し、Vr:パルス信号VPの波高値 R:抵抗回路21の抵抗値 C:コンデンサC1の容量値 で表される。
ここでカットオフ周波数をfcとすると、 fc＝1/R・Ｃ …（２） であるから、結局、 Vt＝Vr｛１−evp（−２π・fc・Ｔ）｝ …（３） となる。
即ち、Vtを測定すればfcの値がわかる。
逆に、基準のカットオフ周波数をfc′とし、（３）式
にこれを代入して求めた値をVt′とすると、 fc＞fc′ならば、Vt＞Vt′ fc＜fc′ならば、Vt＜Vt′ であることは明らかである。
にこれを代入して求めた値をVt′とすると、 fc＞fc′ならば、Vt＞Vt′ fc＜fc′ならば、Vt＜Vt′ であることは明らかである。
レベル判定部３はこの原理を利用して、カットオフ周
波数の大小判定を行なう。この実施例の場合、Vtが、基
準の電位Vt′より高いときに「１」、低いときに「０」
の判定結果が判定信号VJとして出力される。
波数の大小判定を行なう。この実施例の場合、Vtが、基
準の電位Vt′より高いときに「１」、低いときに「０」
の判定結果が判定信号VJとして出力される。
抵抗制御回路５は、この実施例の場合、アップダウン
カウンタ52で実現しており、フィルタ部２の出力信号VO
波高値Vtが高い場合（即ち、カットオフ周波数が高い場
合で判定信号VJが「１」）には、アップカウントし抵抗
回路21の抵抗値を上げ、低い場合（即ち、カットオフ周
波数が低い場合で、判定信号VJが「０」の場合）には、
ダウンカウントして抵抗値をさげるように働く。
カウンタ52で実現しており、フィルタ部２の出力信号VO
波高値Vtが高い場合（即ち、カットオフ周波数が高い場
合で判定信号VJが「１」）には、アップカウントし抵抗
回路21の抵抗値を上げ、低い場合（即ち、カットオフ周
波数が低い場合で、判定信号VJが「０」の場合）には、
ダウンカウントして抵抗値をさげるように働く。
カットオフ周波数fcは、抵抗回路21の抵抗値に反比例
するから、結局、カットオフ周波数fcが基準の周波数よ
り低い時は周波数を上げるように、また高いときは周波
数を下げるように働くことが分かる。
するから、結局、カットオフ周波数fcが基準の周波数よ
り低い時は周波数を上げるように、また高いときは周波
数を下げるように働くことが分かる。
抵抗回路21の具体的な回路を第３図に示す。
この回路では、抵抗器R0（抵抗値r0）に２進重み付け
された抵抗器R1（抵抗値ｒ）〜R6（抵抗値32r）が直列
に接続された形になっており、各抵抗器R1〜R6にアナロ
グスイッチS1〜S6が並列に接続されている。
された抵抗器R1（抵抗値ｒ）〜R6（抵抗値32r）が直列
に接続された形になっており、各抵抗器R1〜R6にアナロ
グスイッチS1〜S6が並列に接続されている。
抵抗制御回路５からの抵抗制御信号VRCでアナログス
イッチS1〜S6を駆動することにより入力端・出力端間の
抵抗値を変えることが出来る。
イッチS1〜S6を駆動することにより入力端・出力端間の
抵抗値を変えることが出来る。
ANDゲート51は、切換信号VSが高レベルの間だけカッ
トオフ周波数の調整が行われるように挿入され、通常動
作時はアップダウンカウンタ52は停止して直前の値を保
持している。
トオフ周波数の調整が行われるように挿入され、通常動
作時はアップダウンカウンタ52は停止して直前の値を保
持している。
第４図は本発明の第２の実施例を示すブロック図であ
る。
る。
この実施例は、フィルタ部2Aをサレン・キー型フィル
タとし、２つの抵抗回路21A,21Bによりカットオフ周波
数を調整するようにしたものである。
タとし、２つの抵抗回路21A,21Bによりカットオフ周波
数を調整するようにしたものである。
以上説明したように本発明は、切換信号によりフィル
タ部の抵抗回路の抵抗値を、このフィルタ部の出力信号
のレベルに応じて切換える構成とすることにより、自動
的にカットオフ周波数を所定の周波数にすることができ
るので、カットオフ周波数の誤差を低減することができ
る効果がある。
タ部の抵抗回路の抵抗値を、このフィルタ部の出力信号
のレベルに応じて切換える構成とすることにより、自動
的にカットオフ周波数を所定の周波数にすることができ
るので、カットオフ周波数の誤差を低減することができ
る効果がある。
第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図に示された実施例の動作を説明するための各
部信号の波形図、第３図は第１図に示された実施例の抵
抗回路の具体例を示す回路図、第４図は本発明の第２の
実施例を示すブロック図である。 １……切換回路、2,2A……フィルタ部、３……レベル判
定部、４……パルス信号発生器、５……抵抗制御回路、
21,21A,21B……抵抗回路、22……演算増幅器、31……比
較器、32……Ｄ−フリップフロップ、51……ANDゲー
ト、52……アップダウンカウンタ、C1,C2……コンデン
サ、R0,R1〜R6……抵抗器、S1〜S6……アナログスイッ
チ。
図は第１図に示された実施例の動作を説明するための各
部信号の波形図、第３図は第１図に示された実施例の抵
抗回路の具体例を示す回路図、第４図は本発明の第２の
実施例を示すブロック図である。 １……切換回路、2,2A……フィルタ部、３……レベル判
定部、４……パルス信号発生器、５……抵抗制御回路、
21,21A,21B……抵抗回路、22……演算増幅器、31……比
較器、32……Ｄ−フリップフロップ、51……ANDゲー
ト、52……アップダウンカウンタ、C1,C2……コンデン
サ、R0,R1〜R6……抵抗器、S1〜S6……アナログスイッ
チ。
Claims (1)
- 【請求項１】切換信号が第１のレベルのとき入力信号を
伝達し第２のレベルのときパルス信号を伝達する切換回
路と、抵抗制御信号の値に応じて抵抗値を切換える抵抗
回路を備え、前記切換回路の出力信号に対して所定のフ
ィルタ処理を行うフィルタ部と、このフィルタ部の出力
信号のレベルを基準電圧と比較しこの比較結果を判定信
号として出力するレベル判定部と、所定の振幅，パルス
幅及び周期の前記パルス信号を発生するパルス信号発生
器と、前記切換信号が第２のレベルのとき前記判定信号
に応じて値を変更する前記抵抗制御信号を出力し第１の
レベルのとき前記抵抗制御信号の値を保持する抵抗制御
回路とを有することを特徴とするアクティブフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1105340A JPH0834403B2 (ja) | 1989-04-24 | 1989-04-24 | アクティブフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1105340A JPH0834403B2 (ja) | 1989-04-24 | 1989-04-24 | アクティブフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02283115A JPH02283115A (ja) | 1990-11-20 |
| JPH0834403B2 true JPH0834403B2 (ja) | 1996-03-29 |
Family
ID=14405007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1105340A Expired - Fee Related JPH0834403B2 (ja) | 1989-04-24 | 1989-04-24 | アクティブフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834403B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074435A (ja) * | 2004-09-02 | 2006-03-16 | Fujitsu Ltd | カットオフ周波数の調整を可能にしたフィルタ回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04339407A (ja) * | 1991-05-16 | 1992-11-26 | Nippon Precision Circuits Kk | アクティブフィルタ |
| JP2005244413A (ja) | 2004-02-25 | 2005-09-08 | Rohm Co Ltd | 時定数自動調整回路 |
| US7190213B2 (en) * | 2005-03-25 | 2007-03-13 | Freescale Semiconductor, Inc. | Digital time constant tracking technique and apparatus |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61163712A (ja) * | 1985-01-11 | 1986-07-24 | Sanyo Electric Co Ltd | フイルタの自動調整装置 |
| JPS62117407A (ja) * | 1985-11-18 | 1987-05-28 | Sanyo Electric Co Ltd | アクティブフィルタの自動調整装置 |
-
1989
- 1989-04-24 JP JP1105340A patent/JPH0834403B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074435A (ja) * | 2004-09-02 | 2006-03-16 | Fujitsu Ltd | カットオフ周波数の調整を可能にしたフィルタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02283115A (ja) | 1990-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI381173B (zh) | 電容量測電路及其電容量測方法 | |
| JP3100482B2 (ja) | 連続時間フィルタのための同調回路および方法 | |
| JP2715770B2 (ja) | 時定数検出回路及び時定数調整回路 | |
| US4691171A (en) | Integrated RC filter with resistor trimming | |
| JPH0834403B2 (ja) | アクティブフィルタ | |
| JPH0429246B2 (ja) | ||
| JPH1070444A (ja) | デジタルノイズフィルター | |
| JP4870889B2 (ja) | 高度に構成可能な容量性トランスデューサインターフェイス回路 | |
| JPS63278406A (ja) | 集積回路用高精度増幅回路 | |
| US6737911B2 (en) | Filter | |
| JP2783543B2 (ja) | 位相差判別回路 | |
| JPS60249422A (ja) | 時限発生装置 | |
| CA2401482C (en) | Highly accurate digital to analog converter | |
| JP3036561B2 (ja) | Ａ／ｄ変換装置 | |
| JPH0415886B2 (ja) | ||
| JP2519545Y2 (ja) | 縦続積分型ａ／ｄ変換器 | |
| JPH02119314A (ja) | ゼロクロス電圧検出装置 | |
| JP3321966B2 (ja) | 時間比率検出回路 | |
| JPH0449537Y2 (ja) | ||
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPH1151975A (ja) | ロゴスキーコイル用積分回路 | |
| JPS62196919A (ja) | 比較器 | |
| JP2536018B2 (ja) | 周波数シンセサイザ回路 | |
| JP3051480U (ja) | トーン検出ユニット | |
| JPH08340236A (ja) | アナログフィルタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |