JPS63278406A - 集積回路用高精度増幅回路 - Google Patents
集積回路用高精度増幅回路Info
- Publication number
- JPS63278406A JPS63278406A JP63089171A JP8917188A JPS63278406A JP S63278406 A JPS63278406 A JP S63278406A JP 63089171 A JP63089171 A JP 63089171A JP 8917188 A JP8917188 A JP 8917188A JP S63278406 A JPS63278406 A JP S63278406A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- input
- negative
- positive
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 title description 5
- 238000003199 nucleic acid amplification method Methods 0.000 title description 5
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000010287 polarization Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路用の小型かつ低電力消費形の高精度増
幅回路に係る。
幅回路に係る。
集積回路装置には、信号を非常に精密に増幅することが
必要になるものが多い。この動作は同一の集積回路にお
いて数回繰返される場合があるため、増幅段階の大きさ
またはレイアウト面積およびその消散電力を大幅に小さ
くする必要が生じる。
必要になるものが多い。この動作は同一の集積回路にお
いて数回繰返される場合があるため、増幅段階の大きさ
またはレイアウト面積およびその消散電力を大幅に小さ
くする必要が生じる。
既知の増幅回路は入力抵抗と帰還抵抗を有する演算増幅
器を含んで成り、２つの抵抗の比から増幅値を求める形
式のものである。
器を含んで成り、２つの抵抗の比から増幅値を求める形
式のものである。
この方法は個別部品を用いて構成する場合には確かに非
常に有効であるが、集積回路において実施した場合はい
くつか重大な欠点を呈する。
常に有効であるが、集積回路において実施した場合はい
くつか重大な欠点を呈する。
すなわち抵抗経路を長くする必要があり、従ってレイア
ウトスペースも大きくする必要が生じる。またレイアウ
トスペースを制限すると高帰還電流を扱う能力が要求さ
れ、結果的に演算増幅器の構成が複雑化し電力消費量が
高くなる。
ウトスペースも大きくする必要が生じる。またレイアウ
トスペースを制限すると高帰還電流を扱う能力が要求さ
れ、結果的に演算増幅器の構成が複雑化し電力消費量が
高くなる。
もう１つの既知の方法として、集積回路の設計者によっ
て好んで使用される方法では、２つの抵抗の代わりに２
つのキャパシタンスを使用すると共に、周期的に開閉す
るリセットスイッチを帰還キャパシタンスと並列に接続
する。この場合スイッチが存在することによって演算増
幅器の負の入力に不可避的に存在する漏れ電流の集積を
回避する必要が生じる。また、漏れ１員失が無視し得る
程度である場合でも、集積回路の製造工程において入力
側に蓄積された負荷を点弧時に除去する必要がある。
て好んで使用される方法では、２つの抵抗の代わりに２
つのキャパシタンスを使用すると共に、周期的に開閉す
るリセットスイッチを帰還キャパシタンスと並列に接続
する。この場合スイッチが存在することによって演算増
幅器の負の入力に不可避的に存在する漏れ電流の集積を
回避する必要が生じる。また、漏れ１員失が無視し得る
程度である場合でも、集積回路の製造工程において入力
側に蓄積された負荷を点弧時に除去する必要がある。
この方法は構成の簡単さとレイアウトスペースの点から
見て有利であることは間違いない。
見て有利であることは間違いない。
しかし同時に、スイッチの周期的切換えによって不可避
的に入力信号の一部に損失が生じ、演算増幅器が出力に
おいて急激な電圧の増大を受けることになり、その結果
出力信号のスルーレートおよび修正時間の問題が生じる
。
的に入力信号の一部に損失が生じ、演算増幅器が出力に
おいて急激な電圧の増大を受けることになり、その結果
出力信号のスルーレートおよび修正時間の問題が生じる
。
このような既存の技術状況を鑑み、本発明の目的は占有
面積および電力消費の面で周知の抵抗による方法と比較
して有利でありかつ周知のキャパシタンスおよびスイッ
チによる方法に見られるような欠点を無くした集積回路
用高精度増幅回路を提供することである。
面積および電力消費の面で周知の抵抗による方法と比較
して有利でありかつ周知のキャパシタンスおよびスイッ
チによる方法に見られるような欠点を無くした集積回路
用高精度増幅回路を提供することである。
本発明によると、前記の目的を達成する増幅回路は正の
入力および負の入力と正の出力および負の出力を有する
演算増幅器を含んで成る増幅回路であって、該増幅回路
が前記負の入力と直列に配設されている第１キャパシタ
ンスおよび前記正の入力と直列に接続されている第２キ
ャパシタンスと、前記正の出力と前記負の入力とを結ぶ
帰還線に配設されている第３キャパシタンスおよび前記
負の出力と前記正の入力とを結ぶ帰還線に配設されてい
る第４キャパシタンスと、第１リード線を前記負の出力
に接続されている第５キャパシタンスおよび第１リード
線を前記正の出力に接続されている第６キャパシタンス
と、第１リード線を前記正の出力に接続されている第７
キャパシタンスおよび第１リード線を前記負の出力に接
続されている第８キャパシタンスと、前記第５および第
６キャパシタンスの第２リード線を交互に分極電圧に接
続しかつ前記演算増幅器の前記負の入力と前記正の入力
にそれぞれ交互に接続すると同時に、前記第７および第
８キャパシタンスの第２リード線を交互に前記分極電圧
に接続しかつ前記演算増幅器の前記負の入力と前記正の
入力にそれぞれ交互に接続するように構成された周期切
換え手段とを含んで成ることを特徴とする。
入力および負の入力と正の出力および負の出力を有する
演算増幅器を含んで成る増幅回路であって、該増幅回路
が前記負の入力と直列に配設されている第１キャパシタ
ンスおよび前記正の入力と直列に接続されている第２キ
ャパシタンスと、前記正の出力と前記負の入力とを結ぶ
帰還線に配設されている第３キャパシタンスおよび前記
負の出力と前記正の入力とを結ぶ帰還線に配設されてい
る第４キャパシタンスと、第１リード線を前記負の出力
に接続されている第５キャパシタンスおよび第１リード
線を前記正の出力に接続されている第６キャパシタンス
と、第１リード線を前記正の出力に接続されている第７
キャパシタンスおよび第１リード線を前記負の出力に接
続されている第８キャパシタンスと、前記第５および第
６キャパシタンスの第２リード線を交互に分極電圧に接
続しかつ前記演算増幅器の前記負の入力と前記正の入力
にそれぞれ交互に接続すると同時に、前記第７および第
８キャパシタンスの第２リード線を交互に前記分極電圧
に接続しかつ前記演算増幅器の前記負の入力と前記正の
入力にそれぞれ交互に接続するように構成された周期切
換え手段とを含んで成ることを特徴とする。
本発明による増幅回路をさらに明確に示すため、その具
体的な実施態様を添付図面に示す。
体的な実施態様を添付図面に示す。
図面に示すように、演算増幅器ＯＰは第１キャパシタン
スＣ１を直列に接続した負の入力（−）と、第２キャパ
シタンスＣ２を直列に接続した正の入力（＋）と、正の
出力（＋）と負の出力（−）とを有している。
スＣ１を直列に接続した負の入力（−）と、第２キャパ
シタンスＣ２を直列に接続した正の入力（＋）と、正の
出力（＋）と負の出力（−）とを有している。
第３キャパシタンスＣ３が演算増幅器ＯＰの正の出力と
負の入力を結ぶ帰還線に配設される一方、第４キャパシ
タンスＣ４が前記演算増幅器の負の出力と正の入力を結
ぶ帰還線に配設される。
負の入力を結ぶ帰還線に配設される一方、第４キャパシ
タンスＣ４が前記演算増幅器の負の出力と正の入力を結
ぶ帰還線に配設される。
第５キャパシタンスＣ５の第１ Ｕ−ド線が演算増幅器
ＯＰの負の出力に接続されており、第２キャパシタンス
Ｃ６の第１リード線が前記演算増幅器の正の出力に接続
されている。
ＯＰの負の出力に接続されており、第２キャパシタンス
Ｃ６の第１リード線が前記演算増幅器の正の出力に接続
されている。
第７キャパシタンスＣ７の第１リード線が演算増幅器の
正の出力に接続されており、第８キャパシタンスＣ８の
第１リード線が前記演算増幅器の負の出力に接続されて
いる。
正の出力に接続されており、第８キャパシタンスＣ８の
第１リード線が前記演算増幅器の負の出力に接続されて
いる。
キャパシタンスＣ１と０２の値が等しく、他のキャパシ
タンスＣ３とＣ４およびＣ５〜Ｃ８についても同様であ
る。
タンスＣ３とＣ４およびＣ５〜Ｃ８についても同様であ
る。
クロック周波数で周期的に作動される二位置形スイッチ
Ｓ１、Ｓ２がキャパシタンスＣ５と０６の第２リード線
を交互に分極電圧■ｂ１に接続すると共に演算増幅器Ｏ
Ｐの負の入力と正の入力にそれぞれ交互に接続する。。
Ｓ１、Ｓ２がキャパシタンスＣ５と０６の第２リード線
を交互に分極電圧■ｂ１に接続すると共に演算増幅器Ｏ
Ｐの負の入力と正の入力にそれぞれ交互に接続する。。
またスイッチＳＬ、Ｓ２がキャパシタンスＣ７と０８の
第２リード線を分極電圧Ｖｂｌに交互に接続すると共に
、演算増幅器ＯＰの負の入力と正の入力にそれぞれ交互
に接続する。
第２リード線を分極電圧Ｖｂｌに交互に接続すると共に
、演算増幅器ＯＰの負の入力と正の入力にそれぞれ交互
に接続する。
スイッチが添付図面で実線で示したような動作位置にあ
る時、キャパシタンスＣ１，Ｃ２を介して演算増幅器Ｏ
Ｐの２人力に印加される入力信号がキャパシタンスＣＩ
と０２の共通値とキャパシタンスＣ３と０４の共通値と
の比に等しい数値で増幅され、それぞれの出力＋Ｖｕと
−Ｖｕに出現する。キャパシタンスＣ５と０６がそれぞ
れ−Ｖｕと＋Ｖｕに荷電され、キャパシタンスＣ７と０
８がそれぞれ＋Ｖｕと−Ｖｕに荷電される。
る時、キャパシタンスＣ１，Ｃ２を介して演算増幅器Ｏ
Ｐの２人力に印加される入力信号がキャパシタンスＣＩ
と０２の共通値とキャパシタンスＣ３と０４の共通値と
の比に等しい数値で増幅され、それぞれの出力＋Ｖｕと
−Ｖｕに出現する。キャパシタンスＣ５と０６がそれぞ
れ−Ｖｕと＋Ｖｕに荷電され、キャパシタンスＣ７と０
８がそれぞれ＋Ｖｕと−Ｖｕに荷電される。
スイッチが図面で点線で示したような動作値ＩＳ２にな
ると、キャパシタンスＣ７，Ｃ８がキャパシタンスＣ３
，Ｃ４に並列接続されるのと同時にキャパシタンスＣ５
，Ｃ６のリード線が演算増幅器ＯＰの負の入力と正の入
力にそれぞれ接続される。こうしてキャパシタンスＣ５
゜Ｃ６とキャパシタンスＣ７，ＣＢが平衡するため、演
算増幅器へのフィードバックにキャパシタンスＣ３，Ｃ
４が残ったままとなる。従って利得はキャパシタンスＣ
１，Ｃ２とキャパシタンスＣ３，Ｃ４の比に等しくなる
。すなわち利 −得に変化はない。
ると、キャパシタンスＣ７，Ｃ８がキャパシタンスＣ３
，Ｃ４に並列接続されるのと同時にキャパシタンスＣ５
，Ｃ６のリード線が演算増幅器ＯＰの負の入力と正の入
力にそれぞれ接続される。こうしてキャパシタンスＣ５
゜Ｃ６とキャパシタンスＣ７，ＣＢが平衡するため、演
算増幅器へのフィードバックにキャパシタンスＣ３，Ｃ
４が残ったままとなる。従って利得はキャパシタンスＣ
１，Ｃ２とキャパシタンスＣ３，Ｃ４の比に等しくなる
。すなわち利 −得に変化はない。
動作相Ｓ２において、キャパシタンス０５〜Ｃ８も演算
増幅器ＯＰの入力への連続電圧をＶｂｌの値に固定する
。すなわち該入力は連続的に数値Ｖｂｌになる。
増幅器ＯＰの入力への連続電圧をＶｂｌの値に固定する
。すなわち該入力は連続的に数値Ｖｂｌになる。
本発明の提案する構成によると、その−例として添付図
面に示したように、上で述べたような欠点を伴なうおそ
れのあるリセットスイッチの使用を避けることができる
。実際、本発明によると漏れ電流として損失される電荷
をキャパシタンス０５〜Ｃ８と関連する電荷で補償でき
る。キャパシタンス０５〜Ｃ８のリード線が周期的にＶ
ｂｌに切換えられるためである。
面に示したように、上で述べたような欠点を伴なうおそ
れのあるリセットスイッチの使用を避けることができる
。実際、本発明によると漏れ電流として損失される電荷
をキャパシタンス０５〜Ｃ８と関連する電荷で補償でき
る。キャパシタンス０５〜Ｃ８のリード線が周期的にＶ
ｂｌに切換えられるためである。
本発明の構成のもう１つの利点は、演算増幅器の構造が
簡単であり、かつ電力の消散を大幅に低減することにあ
る。これらの利点は何れも負荷が純粋に容量性のもので
あり抵抗性でないという事実から来るものである。
簡単であり、かつ電力の消散を大幅に低減することにあ
る。これらの利点は何れも負荷が純粋に容量性のもので
あり抵抗性でないという事実から来るものである。
同じ理由により、比較的小さい値のキャパシタンスを選
択することが可能であり、その結果レイアウト面積を相
当縮小することができる。
択することが可能であり、その結果レイアウト面積を相
当縮小することができる。
最後に、増幅はキャパシタンス比によって行なわれるが
、最新の集積回路技術ではこのキャパシタンス比を０．
１％程度の精度にできるという事実から、本発明の増幅
回路の精度が保証される。
、最新の集積回路技術ではこのキャパシタンス比を０．
１％程度の精度にできるという事実から、本発明の増幅
回路の精度が保証される。
添付図面は本発明による増幅回路の回路図である。
ＯＰ・・・演算増幅器、０１〜Ｃ８・・・キャパシタン
ス、３１．３２・・・スイッチ、ｖｂｌ・・・分極電圧
。
ス、３１．３２・・・スイッチ、ｖｂｌ・・・分極電圧
。
Claims (1)
- 【特許請求の範囲】 １、正の入力および負の入力と正の出力および負の出力
を有する演算増幅器（ＯＰ）を含む増幅回路であって、
上記負の入力と直列に配設されている第１キャパシタン
ス（Ｃ１）および上記正の入力に直列に配設されている
第２キャパシタンス（Ｃ２）と、上記正の出力と上記負
の入力とを結ぶ帰還線に配設されている第３キャパシタ
ンス（Ｃ３）、上記負の出力と上記正の入力とを結ぶ帰
還線に配設されている第４キャパシタンス（Ｃ４）と、
第１リード線を上記負の出力に接続されている第５キャ
パシタンス（Ｃ５）および第１リード線を上記正の出力
に接続されている第６キャパシタンス（Ｃ６）と、第１
リード線を上記正の出力に接続されている第７キャパシ
タンス（Ｃ７）および第１リード線を上記負の出力に接
続されている第８キャパシタンス（Ｃ８）と、上記第５
および第６キャパシタンス（Ｃ５、Ｃ６）の第２リード
線を交互に分極電圧（Ｖｂ１）に接続しかつ上記演算増
幅器（ＯＰ）の上記負の入力と上記正の入力にそれぞれ
交互に接続すると同時に、上記第７および第８キャパシ
タンス（Ｃ７、Ｃ８）の第２リード線を交互に上記分極
電圧（Ｖｂ１）に接続しかつ上記演算増幅器（ＯＰ）の
上記負の入力と上記正の入力にそれぞれ交互に接続する
ように構成された周期切換え手段（Ｓ１、Ｓ２）とを含
んで成ることを特徴とする集積回路用高精度増幅回路。 ２、前記第１および第２キャパシタンス（Ｃ１、Ｃ２）
の数値が等しいことを特徴とする請求項１記載の集積回
路用高精度増幅回路。 ３、前記第３および第４キャパシタンス（Ｃ３、Ｃ４）
の数値が等しいことを特徴とする請求項１記載の集積回
路用高精度増幅回路。 ４、前記第５、第６、第７および第８キャパシタンス（
Ｃ５〜Ｃ８）の数値が等しいことを特徴とする請求項１
記載の集積回路用高精度増幅回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT20110A/87 | 1987-04-14 | ||
| IT8720110A IT1203893B (it) | 1987-04-14 | 1987-04-14 | Circuito di amplificazione ad elevata precisione con piccolo ingombro e basso consumo di potenza per circuiti integrati. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63278406A true JPS63278406A (ja) | 1988-11-16 |
| JPH06103807B2 JPH06103807B2 (ja) | 1994-12-14 |
Family
ID=11163878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63089171A Expired - Lifetime JPH06103807B2 (ja) | 1987-04-14 | 1988-04-13 | 集積回路用高精度増幅回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4849707A (ja) |
| EP (1) | EP0293020B1 (ja) |
| JP (1) | JPH06103807B2 (ja) |
| DE (1) | DE3871614T2 (ja) |
| IT (1) | IT1203893B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1227615B (it) * | 1988-12-22 | 1991-04-22 | Sgs Thomson Microelectronics | Filtro completamente differenziale a condensatori commutati utilizzante amplificatori operazionali cmos senza retroazione di modo comune |
| JPH03130967A (ja) * | 1989-03-31 | 1991-06-04 | Sharp Corp | 磁気再生ヘッドアンプ |
| JP3424549B2 (ja) * | 1998-04-10 | 2003-07-07 | 横河電機株式会社 | スイッチトキャパシタ回路 |
| EP1274171A1 (en) | 2001-07-05 | 2003-01-08 | Telefonaktiebolaget L M Ericsson (Publ) | Differential line receiver |
| ITRM20010458A1 (it) * | 2001-07-27 | 2003-01-27 | St Microelectronics Srl | Circuito amplificatore differenziale con regolazione di tensione di modo comune d'uscita. |
| US6661283B1 (en) | 2002-10-03 | 2003-12-09 | National Semiconductor Corporation | Wide gain range and fine gain step programmable gain amplifier with single stage switched capacitor circuit |
| US8841962B1 (en) | 2013-04-26 | 2014-09-23 | Linear Technology Corporation | Leakage compensation for switched capacitor integrators |
| EP2779444B1 (en) * | 2013-03-13 | 2017-12-27 | Linear Technology Corporation | Leakage Compensation For Switched Capacitor Integrators |
| US9197242B2 (en) * | 2013-12-05 | 2015-11-24 | Murata Manufacturing Co., Ltd. | Delta-sigma analog-to-digital converter |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2262884B1 (ja) * | 1974-03-01 | 1978-01-06 | Commissariat Energie Atomique | |
| US4574250A (en) * | 1981-10-13 | 1986-03-04 | Intel Corporation | Switched capacitor filter utilizing a differential input and output circuit and method |
| US4429282A (en) * | 1982-02-08 | 1984-01-31 | Bell Telephone Laboratories, Incorporated | Offset-nulled sample-and-hold amplifier |
| IT1213243B (it) * | 1984-11-12 | 1989-12-14 | Ates Componenti Elettron | Circuito buffer a struttura differenziale per la misurazione di cariche capacitive. |
| US4641105A (en) * | 1985-10-07 | 1987-02-03 | Burr-Brown Corporation | Apparatus and method for noise reduction in a linear amplifier |
| US4697152A (en) * | 1986-04-11 | 1987-09-29 | Motorola, Inc. | Fully differential switched capacitor amplifier having autozeroed common-mode feedback |
-
1987
- 1987-04-14 IT IT8720110A patent/IT1203893B/it active
-
1988
- 1988-03-25 DE DE8888200563T patent/DE3871614T2/de not_active Expired - Lifetime
- 1988-03-25 EP EP88200563A patent/EP0293020B1/en not_active Expired
- 1988-03-30 US US07/175,321 patent/US4849707A/en not_active Expired - Lifetime
- 1988-04-13 JP JP63089171A patent/JPH06103807B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| IT1203893B (it) | 1989-02-23 |
| DE3871614T2 (de) | 1993-01-21 |
| US4849707A (en) | 1989-07-18 |
| IT8720110A0 (it) | 1987-04-14 |
| JPH06103807B2 (ja) | 1994-12-14 |
| EP0293020B1 (en) | 1992-06-03 |
| DE3871614D1 (de) | 1992-07-09 |
| EP0293020A1 (en) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3079368B2 (ja) | スイッチトキャパシタ増幅回路 | |
| JPS63278406A (ja) | 集積回路用高精度増幅回路 | |
| JP2795656B2 (ja) | ローパスフィルタ | |
| US6809580B2 (en) | Switched capacitor filter circuit and method of fabricating the same | |
| JPH01258188A (ja) | 加算器 | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| JP2000101392A (ja) | 多入力バッファアンプおよびこれを用いた回路 | |
| JPS6382117A (ja) | スイツチトキヤパシタ型フイルタ回路 | |
| JPH03185915A (ja) | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 | |
| JPH0640617B2 (ja) | スイツチト・キヤパシタ・フイルタ | |
| JP2024027354A (ja) | 増幅回路 | |
| JP3301989B2 (ja) | アクティブフィルタ回路 | |
| JP2778090B2 (ja) | 容量結合回路 | |
| JPH02174415A (ja) | 低域フィルタ | |
| JPH03195109A (ja) | 差動増幅回路 | |
| JPH1079642A (ja) | フィルタ回路 | |
| JPH01255313A (ja) | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 | |
| JPH0832410A (ja) | スイッチドキャパシタ回路 | |
| JPS6314495Y2 (ja) | ||
| JPH0192999A (ja) | サンプルホールド回路 | |
| JPS63217829A (ja) | スイツチトキヤパシタ回路 | |
| JPH0150127B2 (ja) | ||
| JPH051509B2 (ja) | ||
| JPH0520925B2 (ja) | ||
| JPH08288793A (ja) | ミラー容量回路およびこれを用いた周波数選択回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 14 |