JPS6382117A - スイツチトキヤパシタ型フイルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイッチ、キャパシタおよびオペアンプで構成
されるスイッチトキャパシタ型フィルタに関する。

〔従来の技術〕

従来、この種のスイッチト・キャパシタ型フィルタ回路
は、リーグ７０ツク屋かバイカッド型が一般に用いられ
ており、等価抵抗を用いた几Ｃアクティブフィルタの構
成は第３図のような回路が一般的でおった。この回路は
、２次ＬＰＰ（ｏ−バスフィルタ）の−例で、ｌＯがオ
ペアンプｍ　）ｔＩＡ−ｋＬＢがこのオペアンプ１０の
利得設定用抵抗、Ｃ１゜Ｃ２は固定コンデンサ％　ＣＲ
Ｉ　１ｃＲ２はスイッチＳ□、Ｓ２で切替えられるコン
デンサを示している。

この従来回路の等価抵抗Ｒｉは次式で表わされるＯ Ｒｉ”４ｃＲ，／ｆ８（１＝１．２）　　・・−・（１
）ただし、ｆｓはスイッチ８１．８２を開閉するクロッ
ク周波数でｂる。

〔発明が解決しようとする問題点〕

上述した従来のリーグブロック型およびバイカッド型ス
イッチトキャバシタフィルタ回路は、フィルタの１次当
り１個のオペアンプｌＯを必要とするのでフィルタを構
成するオペアンプ数が増えて回路電流が多くなるという
欠点かめる。また、第３図に示す等価抵抗を用いたＲＣ
アクティブフィルタ構成は、等価抵抗を構成する回路が
浮遊容量に有感な回路でるるため、その動作が不安定と
なることがめった。

本発明の目的は、これらの欠点を除き、回路電流を減少
させると共にｍ央な動作のできるスイッチトキャパシタ
型フィルタ回路を提供することにある。

〔問題点を解決するための手段〕 本発明の構成は、第１．第２のキャパシタ回路が直列接
続され、この直列接続回路の一端が入力端子となり、そ
の他端が演算増幅器の正入力と接続されると共に、一端
が接地された第３のキャパシタ回路と接続され、前記第
１．第２のキャパシタ回路間の接続点と前記演算増幅器
の出力端との間に第４のキャパシタ回路が接続されて構
成され、前記第１．第２のキャパシタ回路るるいは前記
第３、第４のキャパシタ回路のいずれか一方がスイッチ
を含む２端子回路ブロックからなり、他方が固定キャパ
シタからなるスイッチトキャパシタ型フィルタ回路にお
いて、前記各２端子回路ブロックは、キャパシタと複数
のスイッチとｔ″接続た回路の並列回路からなると共に
、それぞれ端子および接地の間に接続された２個ずつの
前記スイッチが各キャパシタの両極に接続されて構成さ
れ、これらスイッチの駆動を前記端子お工び接地の間お
よび前記並列接続の間でそれぞれ互に逆のタイミングで
行うスイッチ駆動手段を備えることを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）　、　（ｂ）は本発明の一実施例の回路図
およびスイッチ８１ｓＳ２の駆動タイミング図である。

本実施例は、３段のＬＰＦの場合を示し、抵抗Ｒｈ、Ｒ
Ｂｔ−もつオペアンプ１０と、入カキャパシｌｃｘ、Ｉ
Ｗｒ還キャパシタＣ２，入力段キャパシタＣ３と、第１
〜第３の２端子回路ブロック１１〜１３とから構成され
る。２端子回路ブロック１１〜１３は２個の並列キャパ
シタＣＲｔ　””　ＣＲ３ｔ”スイッチＳ１．Ｓ２で交
互に切替えて動作される。

これら第１．第２．第３の各ブロック１１　、１２゜１
３は次式の等価抵抗とみなされる。

ただしｓｆｓはスイッチ８１．８２を開閉するクロック
周波数である。

従って、第１次は一般的な３次のＲＣアクティブフィル
タと等価となり、その伝達関数Ｔ　（８１は次式のよう
になる。

・・・・・・・・・（３） ただし、Ｋ＝１＋ＲＢ／ＲＡ　　　　・・・・・・・・
・（４）この式は３次ＬＰＦの伝達関数となっている。

これら１２１　、　＋３１式から解るように、フィルタ
特性はキャパシタの容量比Ｌｉ／ＣＲｉとクロック周波
数ｆｓで決定される。また、第３ブロツク１３とキャパ
シタＣ３とを削除すると、２次ＬＰＦが得られる。

第２図は本発明の第２の実施例の回路図である。

本実施例は、第１図に対して、コンデンサＣ１〜Ｃ３と
、２端子回路ブロック１１−１３とが入れ替った場合を
示している。

この回路は、３次０ＨＰＦを構成している。この回路も
、第３ブロツクとキャパ７りＣ３を削除すると、２次Ｈ
ＰＦが得られる。

今、（２）式と従来の（１）式とを比較するとクロック
周波数ｆ８を同一にすれば、ＣＲＩ＝２ｃ凡ｉ／、とな
る。すなわち、次式が導かれる。

Ｃｉ／Ｃルｉ＝”（Ｃｉ／Ｃ副′）　　・・・・・・・
・・（５）等価抵抗の近似はクロック周波数に対して低
い周波数域で有効でめフ、クロック周波数ｆｓに近づく
と誤差が大きくなる。また、ｆｉｌ　、　＋２１式より
クロック周波数１８が高くなると、等価抵抗Ｒｉおよび
Ｒｉ　Ｏ値は小さくなる。すなわち、一般にＣｉ＞ＣＲ
Ｉ　と考えて良い。

このと＠（５）式により、本実施ではキャパシタの容量
比を半分にすることが出来る。このことは逆に考えると
、等測的にりｃＺツク周ｌＪＬ数１８を半分にした場合
の特性でらり、本笑施例では、従来回路のクロック周波
数を半分にした時と同一のキャパシタ比で同一のフィル
タ特性が得られることを示している。

一般に、リーグフロック形お工ひバイオ９ド形スイッチ
トキャパシタ回路においては、オペアンプのセットリン
グタイムが問題となり、クロック周波数ｆｓにおいて十
分短かいセットリングタイムを要求され、すなわちオペ
アンプのスリニーレートを高くする必要がるる。

一方、ＲＣアクティブフィルタでは、オペアンプは波形
整形される信号周波数に対するスリューレートが確保さ
れれば十分でろり、クロック周波数帯域でのスリニーレ
ートは必要とならない。例えは、クロック周波数帯域で
オペアンプのスリューレートが低けれは、フィルタ出力
でのクロック成分がそれだけ減少するので等測的にポス
トフィルタの特性が得られることになる。

一般に、同一プロセスにおいて、スリューレートは電流
に比例するから、高スリューレートのオペアンプの回路
電流は多くなる。

通常のスイッチトキャパシタ回路では、フィルタのカッ
トオフ周波数ｆｃとクロック周波数の関係は、ｆ　ｓ／
　ｆ　ｃ　＞　５０程度を必要とされるので、同一りｃ
ｌ−／り周波数で考えると、ＲＣアクティブフィルタに
必要とされるオペアンプのスリューレートはリーグフロ
ック形あるいはパイヵヅド形スイッチトキャパシタフイ
ルタに必要とされるオペアンプのスリューレートに対し
て１桁程度低くてよく、すなわちオペアンプの回路電流
を１桁程度減らすことが出来る。

〔発明の効果〕

以上説明したように、本発明は、九〇アクティブフィル
タの構成の抵抗の代りに、キャパシタの両極にはそれぞ
れ端子および接地間に２つのスイッチが接続された回路
がそれぞれスイッチを駆動するりｏ、りが逆となるよう
に並列接続されて成る等価抵抗ブロックを置きかえるこ
とにょシ、キャパシタの比を半分に出来るため、回路電
流を大幅に減らすことができるという効果がおる。

【図面の簡単な説明】

第１図（ａ）　、　（ｂ）は本発明の第１の実施例を示
す回路図およびそのスイッチＳ１．８２の駆動タイミン
グ図、第２図は本発明の第２の実施例を示す回路図、第
３図は従来のフィルタ回路の一例を示す回路図でるる。 １０・・・・・・オペアンプ、１１，１２．１３・・・
・・・第１４シ 〜第３２端子回路ブロック図、Ｃ１−Ｃ５・・・・・・
キャパシタ（固定）、ＣＩ（，１〜ＣＲ３・・・・・・
スイッチング用中ヤバシタ、８人、ＲＢ・・・・・・抵
抗、Ｓｌ、Ｓ２・・・・・・スイッチ。

Claims (1)

【特許請求の範囲】
1. 第１、第２のキャパシタ回路が直列接続され、この直列
   接続回路の一端が入力端子となり、その他端が演算増幅
   器の正入力と接続されると共に、一端が接地された第３
   のキャパシタ回路と接続され、前記第１、第２のキャパ
   シタ回路間の接続点と前記演算増幅器の出力端との間に
   第４のキャパシタ回路が接続されて構成され、前記第１
   、第２のキャパシタ回路あるいは前記第３、第４のキャ
   パシタ回路のいずれか一方がスイッチを含む２端子回路
   ブロックからなり、他方が固定キャパシタからなるスイ
   ッチトキャパシタ型フィルタ回路において、前記各２端
   子回路ブロックは、キャパシタと複数のスイッチとを接
   続した回路の並列回路からなると共に、それぞれ端子お
   よび接地の間に接続された２個ずつの前記スイッチが各
   キャパシタの両極に接続されて構成され、これらスイッ
   チの駆動を前記端子および接地の間および前記並列接続
   の間でそれぞれ互に逆のタイミングで行うスイッチ駆動
   手段を備えることを特徴とするスイッチトキャパシタ型
   フィルタ回路。