JPS61154213A - 逆相一次ハイパスフイルタ回路 - Google Patents
逆相一次ハイパスフイルタ回路Info
- Publication number
- JPS61154213A JPS61154213A JP28162984A JP28162984A JPS61154213A JP S61154213 A JPS61154213 A JP S61154213A JP 28162984 A JP28162984 A JP 28162984A JP 28162984 A JP28162984 A JP 28162984A JP S61154213 A JPS61154213 A JP S61154213A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- amplifier
- operational amplifier
- capacitor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スイッチトキャパシタを用いたバイパスフィ
ルタ回路に関する。本発明のフィルタ回路は通信機回路
その他覚子回路のバイパスフィルタとして利用される。
ルタ回路に関する。本発明のフィルタ回路は通信機回路
その他覚子回路のバイパスフィルタとして利用される。
スイソチトキャバシタと演算増幅器を用いた従来例逆相
一次ハイパスフィルタの構成を第３図に示す。この回路
によって実現される遮断周波数ｆｃはクロック周波数を
ｆｓ％コンデンサＣＩ、Ｃ２の容量を「Ｃ１」および「
Ｃ２」とするとｆｃ ”ｆｓ Ｃ，／２πｃ２ である。
一次ハイパスフィルタの構成を第３図に示す。この回路
によって実現される遮断周波数ｆｃはクロック周波数を
ｆｓ％コンデンサＣＩ、Ｃ２の容量を「Ｃ１」および「
Ｃ２」とするとｆｃ ”ｆｓ Ｃ，／２πｃ２ である。
このような従来例回路では、コンデンサＣ１およびＣ２
との容量比は Ｃ＋／Ｃ２＝２πｆＣ／ｆｓ となり、クロック周波数ｆ５とフィルタの遮断周波数ｆ
ｃの比を大きくとらなければならない場合にはコンデン
サＣ１およびＣ２の容量比も大きくなり、このために、
この回路のＬＳＩ化に際してチップ占有面積が大きく、
消費電力が大きくなる欠点があった。
との容量比は Ｃ＋／Ｃ２＝２πｆＣ／ｆｓ となり、クロック周波数ｆ５とフィルタの遮断周波数ｆ
ｃの比を大きくとらなければならない場合にはコンデン
サＣ１およびＣ２の容量比も大きくなり、このために、
この回路のＬＳＩ化に際してチップ占有面積が大きく、
消費電力が大きくなる欠点があった。
本発明は、このような欠点を解決するもので、クロック
周波数ｆｓとフィルタの遮断周波数ｆｃＯ比が大きい場
合でも、回路に用いられるコンデンサの容量比を小さく
することが可能な逆相一次ハイパスフィルタ回路を提供
することを目的とする。
周波数ｆｓとフィルタの遮断周波数ｆｃＯ比が大きい場
合でも、回路に用いられるコンデンサの容量比を小さく
することが可能な逆相一次ハイパスフィルタ回路を提供
することを目的とする。
本発明は、演算増幅器と、この演算増幅器の帰還径路に
挿入された第一のスイッチトキャパシタとを含む逆相一
次ハイパスフィルタ回路で、前述の問題点を解決するた
めの手段として、スイッチトキャパシタと同一のクロッ
ク周波数で開閉される第二のスイノチトキャパシタを含
む逆相増幅回路が偶数段縦続接続されて上記帰還径路の
上記第一のスイッチトキャパシタと縦続に挿入されたこ
とを特徴とする。
挿入された第一のスイッチトキャパシタとを含む逆相一
次ハイパスフィルタ回路で、前述の問題点を解決するた
めの手段として、スイッチトキャパシタと同一のクロッ
ク周波数で開閉される第二のスイノチトキャパシタを含
む逆相増幅回路が偶数段縦続接続されて上記帰還径路の
上記第一のスイッチトキャパシタと縦続に挿入されたこ
とを特徴とする。
本発明の逆相一次ハイパスフィルタの遮断周波数は、帰
還径路に「−に、」および「−に２」の増幅率の上記逆
相増幅器を挿入することにより、挿入前に比べて（Ｋｌ
・Ｋ２）倍になる。
還径路に「−に、」および「−に２」の増幅率の上記逆
相増幅器を挿入することにより、挿入前に比べて（Ｋｌ
・Ｋ２）倍になる。
以下、本発明の実施例方式を図面に基づいて説明する。
第１図はこの実施例回路の構成を示す回路接続図であり
、第２図は第１図に示される逆相増幅器Ａ１の構成を示
す回路接続図である。
、第２図は第１図に示される逆相増幅器Ａ１の構成を示
す回路接続図である。
まず、この実施例回路の構成を第１図および第２図に基
づいて説明する。この実施例回路は、入力端子］と、出
力端子２と、演算増幅器ＯＰ ＋ と、コンデンサＣ８
，Ｃ１およびＣ２と、スイッチＳ１およびＳ２と、逆相
増幅器Ａ１およびＡ２とを備え、逆相増幅器Ａ１は、そ
れぞれ入力端子１１と、出力端子１２と、演算増幅器ｏ
ｐ、、と、コンデンサＣ１０％ＣＩ＋およびＣＩ２と、
スイッチＳ１１、ＳＩ２およびＳＩ３とを備える。
づいて説明する。この実施例回路は、入力端子］と、出
力端子２と、演算増幅器ＯＰ ＋ と、コンデンサＣ８
，Ｃ１およびＣ２と、スイッチＳ１およびＳ２と、逆相
増幅器Ａ１およびＡ２とを備え、逆相増幅器Ａ１は、そ
れぞれ入力端子１１と、出力端子１２と、演算増幅器ｏ
ｐ、、と、コンデンサＣ１０％ＣＩ＋およびＣＩ２と、
スイッチＳ１１、ＳＩ２およびＳＩ３とを備える。
逆相増幅器Ａ、の構成要素は逆相増幅器Ａ１と同一種類
の構成要素であり、コンデンサＣ１゜およびＣ１１の容
量比が異なる。逆相増幅器ＡＩの増幅率Ｋｌは逆相増幅
器Ａ２の増幅率に２と異なる値である。
の構成要素であり、コンデンサＣ１゜およびＣ１１の容
量比が異なる。逆相増幅器ＡＩの増幅率Ｋｌは逆相増幅
器Ａ２の増幅率に２と異なる値である。
入力端子１はコンデンサＣ０を介して演算増幅器ＯＰ、
の反転入力端子に接続され、演算増幅器ｏｐ、の出力端
子と演算増幅器ｏｐ、の反転入力端子はコンデンサＣ３
を介して接続される。スイッチＳ１の共通端子とスイッ
チＳ２の共通端子はコンデンサＣ２を介して接続される
。演算増幅器ＯＰ、の出力は逆相増幅器Ａ２の入力に接
続され、逆相増幅器Ａ２の出力は逆相増幅器Ａ、の入力
に接続され、逆相増幅器ＡＩの出力はスイッチＳ。
の反転入力端子に接続され、演算増幅器ｏｐ、の出力端
子と演算増幅器ｏｐ、の反転入力端子はコンデンサＣ３
を介して接続される。スイッチＳ１の共通端子とスイッ
チＳ２の共通端子はコンデンサＣ２を介して接続される
。演算増幅器ＯＰ、の出力は逆相増幅器Ａ２の入力に接
続され、逆相増幅器Ａ２の出力は逆相増幅器Ａ、の入力
に接続され、逆相増幅器ＡＩの出力はスイッチＳ。
の一方の被切換端子に接続される。スイッチＳ２の一方
の被切換端子と演算増幅器ＯＰＩの反転入力端子とが接
続され、演算増幅器ＯＰｌの出力と出力端子２とが接続
される。スイッチＳ１の他方の被切換端子、スイッチＳ
２の他方の被切換端子および演算増幅器ＯＰＩの非反転
入力端子は共通電位に接続される。
の被切換端子と演算増幅器ＯＰＩの反転入力端子とが接
続され、演算増幅器ＯＰｌの出力と出力端子２とが接続
される。スイッチＳ１の他方の被切換端子、スイッチＳ
２の他方の被切換端子および演算増幅器ＯＰＩの非反転
入力端子は共通電位に接続される。
ここで、逆相増幅器Ａ、では、スイッチ３１１の共通端
子とスイッチＳ１□の共通端子との間にコンデンサＣＩ
ｏが挿入される。スイッチ３１３の共通端子と共通電位
との間にコンデンサＣ３Ｉが挿入され、スイッチＳ１３
の一方の被切換端子と他方の被切換端子との間にコンデ
ンサＣＩ２が接続される。入力端子１１とスイッチ３１
１の一方の被切換端子は接続され、スイッチＳｌ＋の他
方の被切換端子は共通電位に接続される。スイッチＳＩ
□の一方の被切換端子は演算増幅器０ＰＩＩの反転入力
端子１１およびスイッチＳＩ３の一方の被切換端子に接
続され、スイッチ３１２の他方の被切換端子は共通電位
に接続される。演算増幅器ＯＰ ＋ ＋の非反転入力は
共通電位に接続され、演算増幅器ＯＰ１．の出力はスイ
ッチＳＩ３の一方の被切換端子および出力端子１２に接
続される。また、逆相増幅器Ａ２を構成する要素間の接
続は前述の逆相増幅器Ａ１を構成する要素間の接続に準
する。
子とスイッチＳ１□の共通端子との間にコンデンサＣＩ
ｏが挿入される。スイッチ３１３の共通端子と共通電位
との間にコンデンサＣ３Ｉが挿入され、スイッチＳ１３
の一方の被切換端子と他方の被切換端子との間にコンデ
ンサＣＩ２が接続される。入力端子１１とスイッチ３１
１の一方の被切換端子は接続され、スイッチＳｌ＋の他
方の被切換端子は共通電位に接続される。スイッチＳＩ
□の一方の被切換端子は演算増幅器０ＰＩＩの反転入力
端子１１およびスイッチＳＩ３の一方の被切換端子に接
続され、スイッチ３１２の他方の被切換端子は共通電位
に接続される。演算増幅器ＯＰ ＋ ＋の非反転入力は
共通電位に接続され、演算増幅器ＯＰ１．の出力はスイ
ッチＳＩ３の一方の被切換端子および出力端子１２に接
続される。また、逆相増幅器Ａ２を構成する要素間の接
続は前述の逆相増幅器Ａ１を構成する要素間の接続に準
する。
次にこの実施例回路の特性を説明する。この実施例回路
で、スイッチＳ＋ 、Ｓ２ 、Ｓｌ＋、３１２および３
１３がクロック周波数「ｆＳ」で開閉されるときは、入
力端子１から出力端子２への伝達関数は Ｃｏ ＳＣ＋ ＣＩ ＳＣ＋ ＋に、 Ｋ２ ｆ ｓ
Ｃまただし、ｃｏ ％ Ｃ＋ Ｃｚ はコンデン・
す’Ｃｏ。
で、スイッチＳ＋ 、Ｓ２ 、Ｓｌ＋、３１２および３
１３がクロック周波数「ｆＳ」で開閉されるときは、入
力端子１から出力端子２への伝達関数は Ｃｏ ＳＣ＋ ＣＩ ＳＣ＋ ＋に、 Ｋ２ ｆ ｓ
Ｃまただし、ｃｏ ％ Ｃ＋ Ｃｚ はコンデン・
す’Ｃｏ。
Ｃ８およびＣ２の容量、
Ｋｌ、Ｋ２は逆相増幅器ＡＩおよ
びＡ２の増幅率、
ｆＳはスイッチＳ＋ 、Ｓ２ 、Ｓｚ、Ｓ１２およびＳ
１３の開閉にかかわる クロック周波数、 Ｓは演算子 であり、遮断周波数ｆＣが ｆ ｃ ”’に＋ Ｋ２ ｆ ｓ Ｃ２／ ２πＣ１の
バイパス特性をこの回路に与えることができる。
１３の開閉にかかわる クロック周波数、 Ｓは演算子 であり、遮断周波数ｆＣが ｆ ｃ ”’に＋ Ｋ２ ｆ ｓ Ｃ２／ ２πＣ１の
バイパス特性をこの回路に与えることができる。
したがって、たとえば「１０″３」の位の数値の遮断周
波数が要求されても「Ｋ、」、「Ｋ２」および「ｃ２／
ｃ＋ Ｊの各々をｒｌｏ−’Ｊの位の数値にすることに
より対処することができる。
波数が要求されても「Ｋ、」、「Ｋ２」および「ｃ２／
ｃ＋ Ｊの各々をｒｌｏ−’Ｊの位の数値にすることに
より対処することができる。
なお、逆相増幅器ＡＩでは、コンデンサＣ１とコンデン
サＣＩ２の容量が等しい場合に、その増幅率は、コンデ
ンサＣ１ｏの容量をｒｃ＋。」とし、コンデンサＣＩ
１の容量を「Ｃ１１」とすればＩ ＣＩＯ／ｃｚＪで
ある。
サＣＩ２の容量が等しい場合に、その増幅率は、コンデ
ンサＣ１ｏの容量をｒｃ＋。」とし、コンデンサＣＩ
１の容量を「Ｃ１１」とすればＩ ＣＩＯ／ｃｚＪで
ある。
本発明は、以上説明したように、遮断周波数が容量比ｃ
２／ｃ、と独立に設定可能のパラメタである増幅率に、
およびに２の積により支配される値になり、遮断周波数
を設定する際に増幅率に１およびに２を適当に設定する
ことにより、容量比Ｃ２／ Ｃ１の値を小さくすること
ができるので、逆相一次ハイパスフィルタ回路のＬＳＩ
化に際しチップ占有面積を縮小し、また消費電力を低減
する効果がある。
２／ｃ、と独立に設定可能のパラメタである増幅率に、
およびに２の積により支配される値になり、遮断周波数
を設定する際に増幅率に１およびに２を適当に設定する
ことにより、容量比Ｃ２／ Ｃ１の値を小さくすること
ができるので、逆相一次ハイパスフィルタ回路のＬＳＩ
化に際しチップ占有面積を縮小し、また消費電力を低減
する効果がある。
第１図は本発明実施例回路の構成を示す回路接続図。
第２図は第１図に示される逆相増幅器Ａ１の構成を示す
回路接続図。 第３図は従来例回路の構成を示す回路接続図。 １．１１・・・入力端子、２．１２・・・出力端子、Ａ
１、Ａ２・・・逆相増幅器。
回路接続図。 第３図は従来例回路の構成を示す回路接続図。 １．１１・・・入力端子、２．１２・・・出力端子、Ａ
１、Ａ２・・・逆相増幅器。
Claims (1)
- （１）演算増幅器と、 この演算増幅器の帰還径路に挿入された第一のスイッチ
トキャパシタと を含む逆相一次ハイパスフィルタ回路において、上記ス
イッチトキャパシタと同一のクロック周波数で開閉され
る第二のスイッチトキャパシタを含む逆相増幅回路が偶
数段縦続接続されて上記帰還径路の上記第一のスイッチ
トキャパシタと縦続に挿入された ことを特徴とする逆相一次ハイパスフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28162984A JPS61154213A (ja) | 1984-12-26 | 1984-12-26 | 逆相一次ハイパスフイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28162984A JPS61154213A (ja) | 1984-12-26 | 1984-12-26 | 逆相一次ハイパスフイルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61154213A true JPS61154213A (ja) | 1986-07-12 |
Family
ID=17641774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28162984A Pending JPS61154213A (ja) | 1984-12-26 | 1984-12-26 | 逆相一次ハイパスフイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61154213A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220984A (ja) * | 1989-02-21 | 1990-09-04 | Yamaha Motor Co Ltd | 自動二輪車の方向指示器配置構造 |
| WO2006129712A1 (ja) * | 2005-06-01 | 2006-12-07 | Citizen Holdings Co., Ltd. | 物理量センサ |
| WO2007094448A1 (ja) * | 2006-02-17 | 2007-08-23 | Citizen Holdings Co., Ltd. | 物理量センサ |
-
1984
- 1984-12-26 JP JP28162984A patent/JPS61154213A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220984A (ja) * | 1989-02-21 | 1990-09-04 | Yamaha Motor Co Ltd | 自動二輪車の方向指示器配置構造 |
| WO2006129712A1 (ja) * | 2005-06-01 | 2006-12-07 | Citizen Holdings Co., Ltd. | 物理量センサ |
| US7788977B2 (en) | 2005-06-01 | 2010-09-07 | Citizen Holdings Co., Ltd. | Physical quantity sensor |
| JP5495356B2 (ja) * | 2005-06-01 | 2014-05-21 | シチズンホールディングス株式会社 | 物理量センサ |
| WO2007094448A1 (ja) * | 2006-02-17 | 2007-08-23 | Citizen Holdings Co., Ltd. | 物理量センサ |
| JPWO2007094448A1 (ja) * | 2006-02-17 | 2009-07-09 | シチズンホールディングス株式会社 | 物理量センサ |
| JP4671305B2 (ja) * | 2006-02-17 | 2011-04-13 | シチズンホールディングス株式会社 | 物理量センサ |
| US8127603B2 (en) | 2006-02-17 | 2012-03-06 | Citizen Holdings Co., Ltd. | Physical quantity sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894620A (en) | Switched-capacitor circuit with large time constant | |
| JPH0793553B2 (ja) | スイッチド・キャパシタ・フィルタ | |
| US5168461A (en) | Switched capacitor differentiators and switched capacitor differentiator-based filters | |
| US3886469A (en) | Filter networks | |
| US4329599A (en) | Switched-capacitor cosine filter | |
| Antoniou | Bandpass transformation and realization using frequency-dependent negative-resistance elements | |
| JPS61154213A (ja) | 逆相一次ハイパスフイルタ回路 | |
| WO1981001778A1 (en) | Low sensitivity switched-capacitor ladder filter using monolithic mos chip | |
| Hosticka et al. | Practical design of switched-capacitor networks for integrated circuit implementation | |
| JPH0119653B2 (ja) | ||
| CN109450402A (zh) | 十四阶开关电容带通滤波器 | |
| Quinn et al. | A 10.7-MHz CMOS SC radio IF filter using orthogonal hardware modulation | |
| JPH0322727B2 (ja) | ||
| Dumawipata et al. | Cascadable current-mode multifunction filter with two inputs and three outputs using CDTAs | |
| JP2000077976A (ja) | アクティブ電子フィルタ回路 | |
| Tangsrirat et al. | Cascadable multiple-input single-output current-mode universal filter based on current differencing buffered amplifiers | |
| Raheem et al. | Design and Simulation of a Second-Order Universal Switched-Capacitor Filter as a 10-Pin Dual-In-Line Package Integrated Circuit | |
| Ono | A new switched-capacitor inductance simulation circuit using unity gain buffers | |
| Singh et al. | DV-EXCCCII based resistor-less current-mode universal biquadratic filter | |
| JPS6382117A (ja) | スイツチトキヤパシタ型フイルタ回路 | |
| US3881158A (en) | Multipurpose active filter network | |
| JPH01303913A (ja) | スイッチドキャパシタフィルタ回路 | |
| Dumawipata et al. | Current-mode universal filter with four inputs and one output using CDTAs | |
| Tanjaroen et al. | TISO cascadable current-mode multifunction filter employing current differencing transconductance amplifiers | |
| JPH01318310A (ja) | 整合回路 |