JP5495356B2 - 物理量センサ - Google Patents

Description

本発明は、物理量センサに関し、特に物理量センサの出力レベル変換回路の構成に関する。

現在では、さまざまな種類の物理量センサが利用されている。その中で特に、振動ジャイロに代表される角速度センサのセンサ出力の補正については多くの提案がなされている。

特許文献１に示した従来技術においては、物理量センサの検出感度が、物理量センサの動作する電源電圧の変化に対して比例して変化させるための手法が提案されている。この手法は例えばレシオメトリックとして知られている。図１４、図１５はレシオメトリックの概略構成を説明するための図である。レシオメトリックでは、センサ１１０およびＡ／Ｄ変換器１２０は共通の電源電圧Ｖrefの供給を受ける。図１５（ａ）〜（ｄ）と図１５（ｄ）〜（ｆ）は、センサ１１０あるいはＡ／Ｄ変換器１２０のいずれか一方のみについて電源電圧Ｖrefに対応させた場合を示している。

図１５（ａ）〜（ｃ）は、センサ１１０のみが電源電圧Ｖrefに対応する例であり、センサ１１０の出力（図１５（ａ））は電源電圧Ｖrefの変動（ここでは低下）によって低下する。このセンサ１１０の出力をＡ／Ｄ変換器１２０で信号出力を行う場合、Ａ／Ｄ変換器１２０は電源電圧Ｖrefの変動に対応していないため、Ａ／Ｄ変換後のディジタル値に相違が生じることになる（図１５（ｂ）、（ｃ））。

また、図１５（ｄ）〜（ｆ）は、Ａ／Ｄ変換器１２０のみが電源電圧Ｖrefに対応する例であり、センサ１１０の出力（図１５（ｄ））は電源電圧Ｖrefの変動に依存しない。このセンサ１１０の出力をＡ／Ｄ変換器１２０で信号出力を行う場合、Ａ／Ｄ変換器１２０は電源電圧Ｖrefの変動に対応しているため、Ａ／Ｄ変換後のディジタル値に相違が生じることになる（図１５（ｅ）、（ｆ））。

これに対して、図１５（ｇ）〜（ｉ）は、センサ１１０およびＡ／Ｄ変換器１２０が共に電源電圧Ｖrefに対応する例であり、センサ１１０の出力（図１５（ｄ））は電源電圧Ｖrefの変動（ここでは低下）によって低下する。このセンサ１１０の出力をＡ／Ｄ変換器１２０で信号出力を行う場合、Ａ／Ｄ変換器１２０も電源電圧Ｖrefの変動に対応しているため、Ａ／Ｄ変換後のディジタル値に相違は生じないことになる（図１５（ｈ）、（ｉ））。

図１６に示す従来の物理量センサにおいては、検波回路２によって検波したセンサ素子１の出力信号を、さらに増幅回路６によって増幅出力する構成となっている。

増幅回路６としては、ＭＯＳ素子７を入力抵抗とし、抵抗素子８を帰還抵抗とした、オペアンプ４による反転増幅回路を用いている。このＭＯＳ素子７のゲート電圧を、物理量センサの電源電圧に応じて変化する電圧でバイアスすることで、物理量センサの検出感度が調整可能になっており、特に電源電圧の変化に対して物理量センサの検出感度が比例して変化するようになっている。
特開２００４−５３３９６号公報（第４〜６頁、第１図）

しかしながら、ＭＯＳ素子７による抵抗成分には一般的に非線形性があり、入力電圧が極めて小さい場合でしか線形抵抗素子として動作しないことが知られている。したがって、この増幅回路６への入力信号の振幅が大きい場合には、すなわちセンサ素子１からの出力信号が大きい信号範囲と小さい信号範囲とでは、増幅回路６の増幅率が異なってしまい、物理量センサの検出感度のリニアリティ（直線性）が得られないため、その結果、レシオメトリック特性が良好とならないという問題があった。

また、センサ素子の特性や、物理量センサに求められる出力特性によっては、電源電圧と検出感度との間に直線性の他に、所望の関係が求められる場合がある。しかしながら、上記したＭＯＳ素子７を用いた増幅回路では、増幅率はＭＯＳ素子の特性に依存するため、所望の感度特性を得ることができない。

本発明は上記の問題点を改善し、物理量センサの検出感度の良好なレシオメトリック特性を得ることを目的とする。

また、従来技術に比べ、高いリニアリティを有し検出感度が高精度な物理量センサを提供することを目的とする。

また、物理量センサにおいて、所望の特性の検出感度を得ることを目的とする。

本発明の物理量センサは、電源電圧に基づいてパルス変調信号を生成し、このパルス変調信号によって増幅回路の増幅率を可変とするものであり、パルス変調信号を用いることによって、高いリニアリティを有し、高精度の検出感度を得ることができる。また、パルス変調信号を用いることによって、所望の特性の検出感度を得ることができる。

パルス変調は、パルスの幅を変調するパルス幅変調、あるいはパルスの周期を変調するパルス周期変調とすることができる。パルス幅変調は、パルスが出力される時間幅とパルスが出力されない時間幅の比率のデユーティー比で表すこともできる。

パルス変調の変調量を定めるパルス幅あるいはパルス周期と電源電圧との関係は任意に定めることができるため、電源電圧と増幅回路で得られる出力信号との間の関係は、このパルス変調に変調関係に基づいて、直線性の関係に限らず所定の関数関係で任意に定めることができる。

また、増幅回路は、スイッチの開閉制御によって増幅率を変えることができる構成を備え、このスイッチの開閉制御をパルス変調信号によって行うことで、パルス変調により増幅率を変えることができる。

したがって、電源電圧と増幅回路で得られる出力信号との間の関係は、このパルス変調に変調関係に基づいて任意に定めることができ、電源電圧と感度特性との関係を直線性良く設定する他、所定の関係に設定することができる。

本発明の物理量センサは、外部から印加された物理量を電気信号に変換して検出信号を出力するセンサ回路と、このセンサ回路からの検出信号を所定の信号に調整する調整回路とを備える。

さらに、本発明の調整回路は、この調整回路を駆動する電源電圧に基づいてパルス変調信号を生成するパルス生成回路と、センサ回路からの検出信号を、パルス変調信号により増幅率を可変として増幅する増幅回路を有し、増幅回路から出力される出力信号の検出感度を電源電圧に応じて可変とする。また、電源電圧に対するパルス幅やパルス周波数は、線形関数に限らず所定の関数で定めることができる。所定関数を線形関数とする場合には、パルス生成回路は電源電圧に比例したパルス幅又はパルス周波数のパルス変調信号を生成する。

パルス生成回路は、電源電圧に基づくパルス変調によって、所定の関数で定められたパルス幅又はパルス周波数に変調してパルス変調信号を生成する。パルス変調は、増幅しようとする検出信号の振幅に依存することなく行うことができるため、高いリニアリティで高精度の検出感度を得ることができる他、所望の特性の検出感度を得ることができる。

また、増幅回路の一構成は、入力抵抗回路と帰還抵抗回路の抵抗値比によって増幅率が定まる反転増幅器で構成することができる。この反転増幅器において、入力抵抗回路と帰還抵抗回路の少なくとも一方の抵抗回路は、パルス変調信号によって抵抗値を可変とする可変抵抗回路であり、増幅回路は前記可変抵抗回路の抵抗値をパルス変調信号により可変とすることによって増幅率を可変とする。

この可変抵抗回路は、スイッチトキャパシタ回路で構成することができる。スイッチトキャパシタ回路は、コンデンサに対するスイッチの切り替えをパルス変調信号で行うことにより等価抵抗を可変とする。

また、可変抵抗回路は、抵抗とスイッチとで構成することができる。このスイッチをパルス変調信号で断続することにより等価抵抗を可変とする。

また、さらに、可変抵抗回路は、２つのスイッチをコンデンサを挟んで接続し、この２つのスイッチを切り替えることによってコンデンサに対する充放電を行い、スイッチの切り替えをパルス変調信号のパルス幅やデューティー比に基づいて行うことにより等価抵抗を可変とする。

また、他の構成の増幅回路は、２つの電圧−電流変換回路をスイッチを挟んで接続するゲイン調整回路とすることができる。このゲイン調整回路は、パルス変調信号によるスイッチを開閉する。スイッチの開閉状態をパルス変調信号に基づいて変えることによって、ゲイン調整回路の伝達関数が変化する。ゲイン調整回路の増幅率は、ゲイン調整回路の伝達関数に依存するため、パルス変調信号によって伝達関数を可変とすることで増幅率を可変とする。

パルス変調信号を生成するパルス生成回路は、例えば、振幅が一定の三角波を所定のしきい値と比較し、このしきい値に対する大あるいは小の期間でパルスを生成する構成とすることができ、このしきい値として電源電圧を用いることができる。

また、本発明の物理量センサは、上記目的を達成するために、以下のような構造を採用することができる。

外部から印加された物理量を電気信号に変換するセンサ素子と、このセンサ素子の出力信号を増幅および検波する検波回路と、電源を印加することにより検波回路からの出力信号を所定の信号に調整する調整回路とを有する物理量センサにおいて、前記調整回路は、コンデンサの接続状態を切り替えることで電荷の移動を行うスイッチトキャパシタ回路を備えた増幅回路とクロック信号を発生するクロック生成回路とを有する。クロック生成回路を電源電圧に応じて制御し、このクロック生成回路で生成されるクロック信号により増幅器から出力される出力信号の検出感度を、電源電圧に応じて可変とする。

この構成により、調整回路に備えた増幅回路からの出力をリニアリティ特性の高いセンサ出力にできるので、その結果、センサ検出感度が高精度な物理量センサを実現できる。

また、調整回路は、クロック信号を発生するクロック生成回路を備え、スイッチトキャパシタ回路は、クロック信号によってコンデンサの接続状態を切り換える。この構成により、スイッチトキャパシタ回路の切り換えを行う為のクロック信号を生成するクロック生成回路を専用に設け、スイッチトキャパシタ回路を高精度に駆動することができる。ここで、クロック信号は、所定のパルス幅や所定のデューティー比、又は所定のパルス周波数を持つ周期信号であり、本発明の物理量センサでは、このパルス幅やデューティー比、あるいは周波数を電源電圧に応じて可変とするものである。

また、クロック生成回路を電源の電圧に応じて制御する。クロック生成回路で生成されるクロック信号によって増幅回路を制御することにより、増幅回路から出力される出力信号を電源の電圧に比例させる。この構成により、物理量センサの検出感度が電源の電圧に比例する、いわゆるレシオメトリック特性を実現できる。

また、クロック生成回路は、発振信号を出力する発振回路と、この発振回路の出力信号を所定の分周比に調整し出力する制御回路とを備えた構成とする。この構成により、クロック信号の平均周波数を高精度に調整することが可能となり、これによりセンサ素子の製造誤差に起因する物理量センサの検出感度誤差を容易に調整できる。

また、クロック生成回路は発振回路を有する。この発振回路は、電源の電圧入力に応じて出力信号の周波数が変化する電圧制御発振回路で構成する。この構成により、物理量センサの検出感度が電源の電圧に比例する、いわゆるレシオメトリック出力を、温度特性も含め容易にかつ高い精度で実現することが可能となる。

また、クロック生成回路はコンデンサを備えた発振回路を有する。この発振回路のコンデンサは、増幅回路に設けたコンデンサと同一構造である。この構成により、容量比を一定にできるので、増幅回路の増幅率の高精度化が実現できる。

また、クロック生成回路は抵抗素子を備えた発振回路を有する。発振回路の抵抗素子は、増幅回路に設けた抵抗素子と同一構造とすることができる。この構成により、抵抗比を一定にできるので、増幅回路の増幅率の高精度化が実現できる。

本発明の物理量センサは、外部から印加された物理量を電気信号に変換するセンサ素子と、このセンサ素子を駆動する駆動回路と、前記センサ素子の出力信号を増幅および検波する検波回路と、電源を印加することにより前記検波回路からの出力信号を所定の信号に調整する調整回路とを有する物理量センサである。駆動回路は、センサ素子の駆動条件の基準となる一定電圧を出力する定電圧回路を有する。また、調整回路は、コンデンサの接続状態を切り替えることで電荷の移動を行うスイッチトキャパシタ回路を備えた増幅回路と、クロック信号を発生するクロック生成回路とを有する。クロック生成回路を電源の電圧に応じて制御し、クロック生成回路で生成されるクロック信号によって増幅回路から出力される出力信号の検出感度を電源の電圧に応じて可変とする。

この構成により、駆動回路がセンサ素子を電源電圧の変化に依存せず安定に駆動することができ、更に、増幅回路からの出力をリニアリティ特性の高いセンサ出力にできると共に電源電圧に比例するレシオメトリック特性を実現できる。その結果、センサ検出感度が高精度な物理量センサを提供できる。本発明の物理量センサは、外部から印加された物理量を電気信号に変換するセンサ素子と、該センサ素子の出力信号を増幅および検波する検波手段と、該検波手段の出力信号を所定の信号に調整し出力する調整手段とからなる物理量センサであって、前記調整手段は、発振回路を備えたクロック生成手段と、前記クロック生成手段のクロック信号によって増幅動作を行う増幅手段とを備え、前記検波手段の出力をレベル変換して出力することを特徴とする。

本発明によれば、調整回路に備えた増幅回路からの出力をリニアリティ特性の高いセンサ出力とすることができるので、センサ検出感度が高精度な物理量センサを提供することが可能となる。

本発明の物理量センサの全体構成を示すブロック図である。 パルス生成回路によるパルス変調信号の一例を示す図である。 電源の電源電圧Ｖrefと増幅回路の出力との間の関係を説明するための図である。 本発明の物理量センサの一実施形態の全体構成を示すブロック図である。 本発明の物理量センサの他の実施形態の全体構成を示すブロック図である。 本発明の物理量センサの増幅回路の構成を示す回路図である。 本発明の物理量センサのクロック生成回路の構成を示す回路図である。 本発明の物理量センサの増幅回路の別の構成を示す回路図である。 本発明の物理量センサの増幅回路の別の構成を示す回路図である。 ２つのスイッチ機構の構成例を示す図である。 増幅率可変回路の概略構成を示す図である。 パルス変調回路の構成例を説明する構成図である。 パルス変調回路の構成例を説明する信号図である。 レシオメトリックの概略構成を説明するための図である。 レシオメトリックの概略構成を説明するための図である。 従来の物理量センサを説明するための図である。

符号の説明

１０ センサ素子
１１ 駆動部
１２ 検出部
２０ 検波回路
３０ パルス生成回路
３０Ａ クロック生成回路
３０ａ 三角波生成器
３０ｂ 比較器
３０ｃ 抵抗器
４０ 発振回路
４１、４２、４３ インバータ
４４ 発振容量
４５ 定電圧回路
４６ バイアス電圧生成回路
４７ 基準抵抗
４８ 比較器
４９ 電流制御素子
５０ 制御回路
６０，６０Ａ，６０Ｂ 増幅回路
６０ａ 増幅率可変回路
６１ スイッチトキャパシタ回路
６１ａ スイッチ
６１ｂ コンデンサ
６２ 可変抵抗器
６２ａ スイッチ
６２ｂ、６２ｂ 抵抗
６３ 伝達ゲート
６３ａ スイッチ
６３ｂ、６３ｃ ＴＯＣ
６３ｄ コンデンサ
６４、６５、６６ スイッチ
６７ フィルタコンデンサ
６８ 帰還抵抗
６９ オペアンプ
７０ 中点電圧生成回路
８０ 駆動回路
１００ 調整回路
１１０ センサ回路
１２０ Ａ／Ｄ変換回路
２００ 電源
Ｓ１ センサ素子出力
Ｓ２ 検波出力
Ｓ３ クロック信号
Ｓ４ 発振出力
Ｓ５ ディジタル入力
Ｓ６ センサ出力
Ｖｄｄ 電源電圧
Ｖｍ 中点電圧
Ｖｒ バイアス電圧
Ｖｒｅｇ 定電圧
Ｖｒｅｆ 電源電圧

［物理量センサの概略構成の説明：図１〜図３］
以下図面１〜図３を用いて本発明の物理量センサとその周辺構成を説明する。図１は本発明の物理量センサの全体構成を示すブロック図である。

図１において、物理量センサ１は、物理量に応じた信号を出力するセンサ回路１１０と、センサ回路１１０の出力信号に対して増幅等の信号処理を施す調整回路１００とを備える。この物理量センサ１には、電源２００とＡ／Ｄ変換器１２０が接続されている。Ａ／Ｄ変換回路１２０は、調整回路１００で処理したアナログ信号を受けてディジタル信号に変換する。センサ回路１１０と調整回路１００とＡ／Ｄ変換回路１２０とは、電源２００から電源電圧Ｖrefの供給を受け、Ａ／Ｄ変換回路１２０は電源電圧Ｖrefに基づいてＡ／Ｄ変換を行う。

調整回路１００は、パルス生成回路３０と増幅回路６０を備え、電源２００により駆動される。増幅回路６０は増幅率可変回路６０ａを備える。パルス生成回路３０は、電源電圧に応じてパルス幅やパルス周波数を変調したパルス変調信号を生成する。なお、パルス幅はパルスのオンとオフの時間幅の比率であるデューティー比により定めることができる。増幅率可変回路６０ａは、パルス生成回路３０で生成したパルス変調信号に基づいて増幅回路６０の増幅率を可変とする。なお、図１に示す実施形態では、センサ回路１１０と調整回路１００とが同一の電源で駆動する例を示しているが、本発明はこれに限らずそれぞれ別々の電源によって駆動してもよい。

図２は、パルス生成回路３０によるパルス変調信号の一例を示している。図２（ａ）は、電源電圧Ｖrefの電圧値に応じてパルス幅を変調するＰＷＭ（pulse width modulation）の例であり、電源電圧Ｖrefの電圧値に応じたデューティー比（例えば、Ｔon／Ｔ）が設定される。なお、Ｔ＝Ｔon＋Ｔoffとしている。

また、図２（ｂ）は、電源電圧Ｖrefの電圧値に応じてパルス周波数を変調するＰＦＭ（pulse frequency modulation）の例であり、例えば、電源電圧Ｖrefの電圧値に応じて、所定周期間隔Ｔの間に発生するパルスの個数が設定される。

上記した構成によれば、電源電圧Ｖrefに基づいてパルス幅やパルス周波数を変調したパルス変調信号を生成し、生成したパルス変調信号に基づいて増幅率を可変とすることによって、センサ出力を電源電圧Ｖrefに基づいて増幅することができる。このように、本発明の調整回路１００は、電源電圧Ｖrefの変動に応じた増幅率の変更を行うことによって、センサ回路１１０のセンサ出力に対して、電源電圧に比例するレシオメトリック特性を持たせることができる。

なお、ここで、調整回路１００における電源２００の電源電圧Ｖrefと増幅回路６０の出力との間の関係は、直線性を持たせる他に、任意の特性とすることができる。この電源電圧Ｖrefと出力との間の関係は、パルス生成回路３０によるパルス変調特性で定めることができ、電源電圧Ｖrefとパルス幅やパルス周波数との対向関係を、変換関数や変換テーブルの形態で予めＲＯＭ等の記録媒体に記憶させておくことができる。パルス生成回路３０は、変換関数に入力した電源電圧Ｖrefの値を入力することで取得する他、変換テーブルを用いて電源電圧Ｖrefの値に対応するパルス変調信号を得ることができる。

図３（ａ）は、電源の電源電圧Ｖrefと増幅回路の出力との間に直線性を持たせる例であり、ある入力電圧Ｖinにおいて、電源の準電圧Ｖrefの変動に対して、増幅回路は直線性を有して出力する。図３（ｂ），（ｃ）は、電源の電源電圧Ｖrefと増幅回路の出力との間に所定の関数関係を持たせる例であり、ある入力電圧Ｖinにおいて、電源の準電圧Ｖrefの変動に対して、増幅回路は所定の関数関係を有して出力する。

なお、この電源の電源電圧Ｖrefと増幅回路の出力との間の関係は増幅回路６０の特性にも依存するため、パルス生成回路３０は、この増幅回路６０の特性を考慮して、所望の特性が得られるように所定の関数関係を設定する。例えば、電源の電源電圧Ｖrefと増幅回路の出力との間に直線性を持たせる場合に、増幅回路６０が非直線性を有しているときには、パルス生成回路３０はこの非直線性を相殺するようなパルス変調を行う。

［物理量センサの一実施形態の説明：図４〜図６］
次に、図４面〜図６を用いて本発明の物理量センサの一実施形態を説明する。図４は本発明の物理量センサの一実施形態の全体構成を示すブロック図である。

［全体の構成説明：図４］
まず、図４を用いて本発明の物理量センサの実施形態の全体構成について説明する。なお、ここでは、前記図１で示した構成図において、センサ回路１１０と調整回路１００について示している。

図４において、１０はセンサ素子であり、駆動部１１と検出部１２とを有する。符号２０は検出部１１からのセンサ素子出力Ｓ１を増幅及び検波する検波回路である。また、駆動部１１は駆動回路８０によって駆動される。ここで、センサ回路１１０は、これらのセンサ素子１０、検波回路２０、駆動回路８０によって構成することができるが、検波回路２０や駆動回路８０はセンサ回路１１０と別構成とすることもできる。例えば、検波回路２０は調整回路１００内に組み込む構成としてもよく、また、駆動回路８０は中点電圧生成回路７０等とともに、電圧に関連する回路構成に組み込んでも良い。

また、符号、１００は調整回路であり、増幅回路６０とクロック生成回路３０Ａとを備えている。クロック生成回路３０Ａは、発振回路４０を備え、図１で示したパルス生成回路３０を構成する。なお、符号はクロック生成手段６０は増幅手段、１００は調整手段、８０は、センサ素子１０の駆動部１１を駆動するための駆動回路であり、符号７０は、検波回路２０や増幅回路６０が動作するための電圧源であり、例えば、電源電圧の１／２の電圧値を出力する。

さらに、図４において、符号Ｓ１はセンサ素子の検出部１２の出力、符号Ｓ２は検波回路２０の検波出力、符号Ｓ３はクロック生成回路３０Ａのクロック信号、符号Ｓ４は発振回路４０の発振出力、符号Ｓ６は物理量センサから出力されるセンサ出力である。この物理量センサの回路部分、すなわち検波回路２０と調整回路１００と駆動回路８０とは、外部から印加する電圧Ｖｄｄ（例えば５．０Ｖ）で動作する。Ｖｄｄは物理量センサの電源電圧である。

センサ素子１０は、例えば、回転角速度を検知するジャイロ振動子とすることができ、このジャイロ振動子の場合には、音叉形状に形成した圧電材料の表面に金属電極を配して構成することができる。センサ素子１０は駆動回路８０によって発振駆動され、このセンサ素子１０が振動中に回転角速度を受けると、微弱な交流信号がセンサ素子出力Ｓ１として現れる。

駆動回路８０には、センサ素子１０の駆動条件を一定化する機能、例えば電源電圧の変動の影響を受けない高精度の定電流源（図示せず）から得る電流値と、センサ素子１０の励振電流の実効値とが等しくなるように発振制御する機能を有するものを用いる。あるいは、駆動回路８０に、電源電圧の変動の影響を受けず一定の電圧を出力する定電圧回路を用い，この一定電圧を基準にセンサ素子１０の励振電流を安定化するような構成でもよい。

検波回路２０は、センサ素子１０から得られたセンサ素子出力Ｓ１を検波および増幅し、直流化した信号を出力する回路である。検波回路２０から検波出力Ｓ２が出力される。センサ素子１０及び検波回路２０の構成は、一般に知られている回路であるので説明は省略する。

調整回路１００は、検波回路２０によって検波および増幅された検波出力Ｓ２を所定のレベル、すなわち物理量センサの検出感度を調整して外部へ物理量センサ出力Ｓ６として出力する信号レベル変換回路である。調整回路１００は、クロック生成回路３０Ａと増幅回路６０とで構成する。なお、クロック生成回路３０Ａは、図１中のパルス生成回路３０に対応する回路であり、電源回路から印加される電圧に応じたクロック信号を生成して出力する。増幅回路６０は、コンデンサの接続状態を切り替えることで電荷の移動を行う、いわゆるスイッチトキャパシタ回路６１（図６）を入力段に備えた増幅回路である。このスイッチトキャパシタ回路６１は、図１中の増幅率可変回路６０ａに対応する回路であり、パルス変調信号に相当するクロック信号に基づいて増幅率を可変とする。

ここで、クロック生成回路３０Ａは発振回路４０を備える。この発振回路４０は、出力周波数が印加電圧（例えば、電源電圧Ｖref）に比例して変化する形式の電圧制御発振回路（ＶＣＯ）によって構成することができる。これによって、クロック生成回路３０Ａからは、印加電圧に比例した周波数を持つクロック信号Ｓ３が出力される。

また、クロック生成回路３０Ａは、発振回路４０に加えて制御回路５０を備え、発振回路４０の発振した発振出力を分周して、単位時間当たりの出力パルス数を可変とすることができる。図５は構成例について示している。図５に示す構成は、クロック生成回路３０Ａが発振回路４０に加えて制御回路５０を備え、この制御回路５０に対して外部から制御信号（Ｓ５）が入力する以外は図４に示す構成と同様であるため、その他の構成については説明を省略する。

制御回路５０は、発振出力Ｓ４を分周し、クロック信号Ｓ３として出力する論理回路である。制御回路５０の分周比は、予め用意した有理数比のうちからディジタル入力Ｓ５によって選択的に設定可能な構成とする。制御回路５０は、単位時間内の出力パルス数を切り替え可能であるレートマルチプライヤ回路で容易に実現できるため、詳細な説明は省略する。発振回路４０および増幅回路６０の構成については後述する。

中点電圧生成回路７０は物理量センサに印加する電源電圧の１／２の電圧値を出力する電圧源である。中点電圧生成回路７０は、検波回路２０や増幅回路６０が動作するための中点電圧Ｖｍを供給する。例えば、電源電圧Ｖｄｄが５．０Ｖの場合は、中点電圧生成回路７０は中点電圧Ｖｍとして２．５Ｖを生成して出力する。

［増幅回路６０の構成説明：図６］
次に、図６を用いて増幅回路６０の構成例について説明する。図６に示す増幅回路６０は、増幅率を可変とする回路構成としてスイッチトキャパシタ回路を備える例である。増幅回路６０は、オペアンプ６９を有する反転増幅回路の構成であり、オペアンプ６９の出力端と入力端（反転入力端子）との間に、帰還抵抗６８とフィルタコンデンサ６７の並列接続を接続し、オペアンプ６９の同入力端（反転入力端子）に入力抵抗としてスイッチトキャパシタ回路６１を接続する。ここで、スイッチトキャパシタ回路６１は、２接点を備えたスイッチ６１ａとコンデンサ６１ｂによって構成される。

スイッチ６１ａはＭＯＳ素子による伝達ゲート（トランスミッションゲート）で構成できる。特に、スイッチ６１ａの接点状態はクロック信号Ｓ３に応じて切り替わるよう構成する。つまり、クロック信号Ｓ３に応じてコンデンサ６１ｂの接続状態が切り換わる。さらに、コンデンサ６１ｂや帰還抵抗６８も同様に半導体プロセスで製造可能であり、スイッチ６１ａと同一の半導体チップ上に構成する。

コンデンサ６１ｂの一端は中点電圧Ｖｍに接続し他端をスイッチ６１ａの固定接点へ接続する。スイッチ６１ａの一方の接点は増幅回路６０の入力端子であり、検波出力Ｓ２が接続する。スイッチ６１ａの他方の接点はオペアンプ６９の反転入力端子に接続する。帰還抵抗６８およびフィルタコンデンサ６７は共にオペアンプ６９の反転入力端子と出力端子との間に接続する。オペアンプ６９の非反転入力端子は中点電圧Ｖｍに接続する。

スイッチトキャパシタ回路６１は、スイッチ６１ａ及びコンデンサ６１ｂで構成する。スイッチ６１ａの接点が検波出力Ｓ２側へ導通する状態では、コンデンサ６１ｂが検波出力Ｓ２の電圧を蓄える。次にスイッチ６１ａがオペアンプ６９側へ導通する状態となるとコンデンサ６１ｂの蓄えた電荷はオペアンプ６９によって帰還抵抗６８およびフィルタコンデンサ６７へ放電される。

このように、クロック生成回路３０Ａで生成したクロック信号Ｓ３に応じて、スイッチ６１ａを検波出力Ｓ２側とオペアンプ６９側とに切り換えることで、コンデンサ６１ｂの接続状態を切り換えることになる。この構成において、スイッチトキャパシタ回路６１の切り換えを行う為のクロック信号Ｓ３を生成するために、クロック生成回路３０Ａを専用に設けることにより、スイッチトキャパシタ回路６１を高精度に駆動することができる。

スイッチ６１ａが上記の切り替え動作を高速に行うことで、スイッチトキャパシタ回路６１は、抵抗値が次式のＲｅ、すなわち
Ｒｅ＝１／（ｆ・Ｃｓ）
で表現できる抵抗素子と等価の動作をする。なお、ここで、ｆはスイッチ６１ａの平均切り替え周波数、Ｃｓはコンデンサ６１ｂの容量である。

スイッチトキャパシタ回路６１は抵抗素子と等価であることから、増幅回路６０は、反転増幅回路を応用した１次のローパスフィルタ（不完全積分回路）として動作する。増幅回路６０の増幅率は、帰還抵抗と入力抵抗の比で定まる。したがって、上記した構成において、入力抵抗をスイッチトキャパシタ回路で構成し、このスイッチトキャパシタ回路の等価抵抗をクロック信号Ｓ３の周波数によって変えることによって、増幅回路の増幅率を可変とすることができる。したがって、クロック信号の周波数を電源電圧に応じて変えることにより、増幅回路の増幅率を電源電圧に応じて可変とすることができる。

尚、スイッチトキャパシタ回路６１を用いた増幅回路６０は、コンデンサ６１ｂに、容量の電圧依存性のないコンデンサを用いることで、高いリニアリティを得ることができる。半導体チップ上でこのような特性のコンデンサを実現するには、例えば一般的な２層ポリシリコンプロセスにより、電極をポリシリコン化したコンデンサ６１ｂを構成すればよい。

また、上記した例では、オペアンプ６９の入力抵抗をスイッチトキャパシタ回路６１による等価抵抗で構成する例を示しているが、オペアンプ６９の帰還抵抗３８についても同様にスイッチトキャパシタ回路による等価抵抗で構成してもよい。

増幅回路６０の増幅率は、上記したように帰還抵抗と入力抵抗の比で定まるため、帰還抵抗をスイッチトキャパシタ回路で構成し、このスイッチトキャパシタ回路の等価抵抗をクロック信号Ｓ３の周波数によって変えることによって、増幅回路の増幅率を可変とすることができる。なお、この構成については図示していない。したがって、クロック信号の周波数を電源電圧に応じて変えることにより、増幅回路の増幅率を電源電圧に応じて可変とすることができる。

なお、帰還抵抗と入力抵抗の何れか一方をスイッチトキャパシタ回路で構成する他、両抵抗をスイッチトキャパシタ回路で構成としてもよい。

［発振回路４０の構成説明：図７］
次に、図７を用いて、電圧制御発振回路の例である発振回路４０の構成について簡単に説明する。発振回路４０はインバータ４１〜４３と、発振容量４４と、定電圧源である定電圧回路４５と、バイアス電圧生成回路４６とで構成する。バイアス電圧生成回路４６は、基準抵抗４７と、比較器４８と、電流制御素子４９とで構成する。

定電圧回路４５は物理量センサの電源電圧Ｖｄｄの印加により、所定の一定電圧（例えば２．０Ｖ）を出力する電圧レギュレータである。インバータ４１〜４３は、定電圧回路４５の出力である定電圧Ｖｒｅｇによって動作する論理反転回路である。インバータ４１はインバータ４３へ直列に接続し、さらにインバータ４３の出力を発振容量４４を介してインバータ４１の入力端子に接続した環状構成とする。インバータ４２は入出力端子を共にインバータ４１の入力端子へ接続する。

特に、インバータ４２は出力特性を制御可能とするインバータである。すなわち、インバータ４２は、出力端子へ出入り（シンク、ソース）する電流値を制御可能な構成である。インバータ４２の電流制御は、バイアス電圧生成回路４６がバイアス電圧Ｖｒを入力することで行う。インバータ４３の出力は発振回路４０の発振出力Ｓ４である。詳細は後述するが、本構成により物理量センサの電源電圧Ｖｄｄに応じて発振出力Ｓ４の発振周波数が変化する。

バイアス電圧生成回路４６は、基準抵抗４７を電流制御素子４９を介して物理量センサの電源電圧間（Ｖｄｄ−接地間）に接続し、さらに基準抵抗４７上の適当な分圧点の電圧と中点電圧Ｖｍが等しくなるよう電流制御素子４９を制御する比較器４８を接続することで構成する。比較器４８の出力はバイアス電圧Ｖｒとしてインバータ４２の電流制御信号入力へ接続し、さらに、バイアス電圧Ｖｒは電流制御素子４９の電流制御信号入力にも接続する。

物理量センサの電源電圧Ｖｄｄが変化すると、中点電圧Ｖｍも変化するため、電流制御素子４９は比較器４８によって電流制御がなされ、電流制御素子４９には電源電圧Ｖｄｄに比例した電流が流れる。この制御情報はバイアス電圧Ｖｒによってインバータ４２に伝達し、インバータ４２の出力端子に出入りする電流値も物理量センサの電源電圧Ｖｄｄに比例した値に設定される。

インバータ４２に設定した電流値は発振容量４４の充放電電流に相当するため、これにより発振回路４０は、発振容量４４の容量値と、インバータ４２に設定した電流値によって発振時定数、すなわち発振周波数が決定する。したがって、この構成により、発振回路４０は物理量センサへ印加する電源電圧値に対して発振出力Ｓ４の周波数が比例し、電圧制御発振回路として動作する。

発振出力Ｓ４を発生するための時定数は、発振容量４４の容量値と、発振容量４４の充放電電流値を決める基準抵抗４７の抵抗値とによって表すことができ、発振出力Ｓ４の周波数ｆｏは
ｆｏ∝ｆ
∝１／（Ｒ・Ｃ）
となる。なお、Ｒは基準抵抗４７の抵抗値であり、Ｃは発振容量４４の容量値であり、記号∝は左辺が右辺に比例することを意味する。

なお、発振容量４４には、前述の増幅回路６０におけるコンデンサ６１ｂと同一構造のものを用い、容量比が一定となるように同一半導体チップ上に構成する。同じく基準抵抗４７についても増幅回路６０の帰還抵抗６８と同一構造のものを用い、一定の抵抗比に構成する。詳細は後述するが、これにより増幅回路６０の増幅率の高精度化が実現可能となる。

［物理量センサの動作説明：図４〜図７］
次に、本発明の物理量センサの動作について説明する。

物理量センサに電源電圧Ｖｄｄを印加すると、駆動回路８０はセンサ素子１０の振動部１１を所定の電流値で交流駆動を開始する。駆動回路８０の駆動電流は電源電圧変動の影響を受けないので振動部１１は常に安定した発振状態となる。
この状態で物理量センサに回転角速度を印加すると、回転角速度に応じた振幅をもつ交流信号がセンサ素子出力Ｓ１に現れる。このセンサ素子出力Ｓ１を検波回路２０が検波し、所定の直流信号へと変換する。

クロック生成回路３０Ａに備えた発振回路４０は、前述したとおりに所定の周波数ｆｏで発振する。この発振周波数ｆｏの発振出力はクロック信号として出力される。また、制御回路５０がディジタル入力Ｓ５で指定された分周比で発振出力Ｓ４を分周し、この分周された信号をクロック信号Ｓ３として出力することもできる。ここでは単純化のため発振出力Ｓ４を２分周（周波数が０．５倍）するものとする。

クロック信号Ｓ３によって増幅回路６０は所定の増幅率を有するローパスフィルタとして動作し、検波出力Ｓ２を増幅した角速度信号をセンサ出力Ｓ６から出力する。センサ素子１０の駆動条件は常に一定であるため、検波出力Ｓ２の信号は電源電圧Ｖｄｄの影響を受けず、ある回転角速度の印加に対して信号のレベルは一定となる。しかしながら、前述の通り、増幅回路６０の増幅率はクロック信号Ｓ３の周波数によって変化する。

クロック信号Ｓ３の元の信号は発振回路４０の発振出力Ｓ４であり、発振回路４０は物理量センサの電源電圧に対して発振周波数が比例して変化するのは前述したとおりである。したがって、クロック信号Ｓ３の周波数が電源電圧Ｖｄｄに比例するようにクロック生成回路３０Ａを制御することにより、クロック信号Ｓ３により増幅回路６０から出力されるセンサ出力Ｓ６は電源電圧Ｖｄｄに比例することができる。

例えば、物理量センサの電源電圧が増加すると、上記構成によって、物理量センサの検出感度は電源電圧の変化に比例して増加する。この結果、増幅回路６０から出力されるセンサ出力Ｓ６の出力信号が増加する。すなわち物理量センサは、検出感度がレシオメトリック特性となるようにレベル変換動作する。

例として、物理量センサに同じ回転角速度を与えた場合であっても、電源電圧Ｖｄｄを５％増加させた場合は、センサ出力Ｓ６は５％信号レベルが増加する。また、上記とは逆に物理量センサの電源電圧Ｖｄｄを減少させた場合は、センサ出力Ｓ６の出力レベルが電源電圧Ｖｄｄの減少分に比例して低下する。

なお、上記の説明では制御回路５０の分周比は２分周に固定としたが、制御回路５０の分周比はディジタル入力Ｓ５によって選択することができる。増幅回路６０のスイッチトキャパシタ回路６１は、平均的な切り替え周波数によって増幅率を変えることができる。

その為、ディジタル入力Ｓ５によって分周比に適切な値を選ぶことによって、センサ素子１０の製造誤差に起因する物理量センサの検出感度誤差を調整することが可能である。制御回路５０は論理回路であり、分周比は極めて精密に設定できるため、物理量センサにおける検出感度の微調整のための高精度なアナログ回路は不要である。

ところで、本発明の物理量センサにおいて、増幅回路６０の増幅率は、発振出力Ｓ４の周波数とコンデンサ６１ｂの容量値と、帰還抵抗６８の抵抗値とで決定するが、増幅回路６０はオペアンプ６９を用いた反転増幅回路であることから、この直流増幅率Ｋは
Ｋ＝−帰還抵抗値／入力抵抗値
＝−Ｒｆ／Ｒｅ
∝ Ｒｆ／（１／（Ｃｓ・ｆｏ））
∝ （Ｒｆ／Ｒ）・（Ｃｓ／Ｃ）
と表すことができる。

なお、Ｒｆは帰還抵抗６８の抵抗値であり、Ｒｅはスイッチトキャパシタ回路６１の等価抵抗値である。また、Ｃｓはコンデンサ６１ｂの容量であり、ｆｏは発振出力Ｓ４の周波数であり、Ｒは基準抵抗４７の抵抗値であり、Ｃは発振容量４４の容量値である。

すなわち増幅回路６０の増幅率は、コンデンサ６１ｂの容量Ｃｓと発振容量４４の容量Ｃとの容量比（Ｃｓ／Ｃ）と、帰還抵抗６８の抵抗値Ｒｆと基準抵抗４７の抵抗値Ｒとの抵抗比（Ｒｆ／Ｒ）に依存することが分かる。半導体製造プロセスにおいては、ロット間やチップ間における製造誤差があっても、同一チップ内の相対的な誤差は極めて小さいことが知られている（１％未満）。

本発明に用いるコンデンサや抵抗素子には、サイズは異なるが同一チップ上に構成した同一構造のものを用いている。そのため、コンデンサ６１ｂの容量Ｃｓと発振容量４４の容量Ｃ、および帰還抵抗６８の抵抗値Ｒｆと基準抵抗４７の抵抗値Ｒとのそれぞれの相対的な誤差は極めて小さいと予想される。上記で表される増幅率の式において、容量Ｃｓと容量Ｃ、および抵抗値Ｒｆと抵抗値Ｒは、それぞれ分子および分母に現れて、その誤差は互いに相殺されるため、本発明の増幅回路６０においては、仮にコンデンサや抵抗の絶対値誤差が生じても、増幅率の値は高精度に維持される。

例えば、製造誤差から抵抗素子のシート抵抗が高めに形成されたチップでは、基準抵抗４７の抵抗値が高くなることで発振出力Ｓ４の周波数は低くなる。この結果、スイッチトキャパシタ回路６１の等価抵抗値は大きくなるが、これと同じ割合で帰還抵抗６８の抵抗値も高く形成されているので、これらの増幅回路６０への影響は相殺し、増幅回路６０の増幅率は一定の値となる。

これは、抵抗素子のシート抵抗が低めの場合や、コンデンサのシート容量の製造誤差がある場合についても増幅回路６０の増幅率が一定であることは明らかである。さらに、この特性は物理量センサの周囲温度変化による抵抗素子やコンデンサの値の変化が生じた場合でも同様である。

このように、本発明では発振回路４０に設けた発振容量４４と増幅回路６０に設けたスイッチトキャパシタ回路６１のコンデンサ６１ｂとを同一チップ上に構成した同一構造のものを用い、また、発振回路４０に設けた基準抵抗４７と増幅回路６０に設けた帰還抵抗６８とを同一チップ上に構成した同一構造のものを用いたことで、コンデンサや抵抗素子の絶対値誤差が生じても、増幅率の値は高精度に維持される。

従来技術の特許文献１の場合には、増幅回路６の増幅率を決定するもう一方の回路要素（抵抗素子８）として、半導体チップ上に構成可能なポリシリコン抵抗や、外付けの抵抗素子を用いることが考えられる。

しかしながら、これらの素子は前述のＭＯＳ素子７とは電気的特性に相関がないため、増幅回路の増幅率の絶対値誤差が大きいばかりでなく、周囲温度の変化によって増幅回路６の増幅率が大きく変化してしまうという問題が発生するが、上述したように、本発明では、このような従来技術の問題は解消できる。

なお、上記の発振回路４０には電圧制御発振回路を用いることとしたが、これに限定されない。物理量センサの出力レベルを電源電圧Ｖｄｄに対して変化させない場合は、発振回路４０にはより単純な構成のものを用いてもよい。例えば、上記の実施形態中の発振回路４０におけるインバータ４２を使用せず、インバータ４１の入出力端子間に抵抗素子を接続することで構成できる、一般的なＣＲ発振回路を用いることも可能である。

この場合、発振回路４０の発振周波数は電源電圧Ｖｄｄによらず一定であるが、上記で付加した抵抗素子を基準抵抗４７と同一構造にすることで、増幅回路６０の増幅率に与える半導体の製造誤差や温度特性を相殺でき、増幅回路６０の増幅率の安定化が可能となる。

［増幅回路の別の構成例の説明：図８，９］
以下、図８，図９を用いて増幅回路の別の構成例について説明する。

図８に示す増幅回路の構成例は、上記したオペアンプを用いた反転増幅回路の可変抵抗として、スイッチトキャパシタ回路に代えて、スイッチの開閉による可変抵抗器を用いる構成である。図８において、反転増幅回路６０Ａを構成するオペアンプ６９の反転入力端子に接続する入力抵抗として、可変抵抗器６２を接続する。なお、オペアンプ６９の出力端子と反転入力端子との間には、帰還抵抗６８とコンデンサ６７とが並列に接続され、オペアンプ６９の出力端子からセンサ出力Ｓ６が出力される。

可変抵抗器６２は、抵抗６２ｂとスイッチ６２ａとの直列接続回路と抵抗６２ｃとの並列接続で構成され、オペアンプ６９の反転入力端子に入力抵抗として接続する。スイッチ６２ａは、伝達ゲート（トランスミッションゲート）で構成され、パルス生成回路３０からのパルス変調信号によって開閉制御が行われる。スイッチ６２ａは、パルス変調信号によって開閉制御することによって等価抵抗を形成し、その等価抵抗値はパルス変調信号のデューティー比の平均値で定めることができる。

この可変抵抗器６２の抵抗値を可変とすることで、前記した構成例と同様にして、増幅回路の増幅率を可変とすることができ、パルス変調信号を電源電圧の変化に応じて変えることによって、センサ検出出力をレシオメトリック特性としたり、高いリニアリティ特性を得ることができる。

図９に示す増幅回路の構成例は、電圧−電流変換回路（ＯＴＡ：operational transconductance amplifier）を用いたフィルタ機能付きのゲイン調整回路であり、２つの電圧−電流変換回路をスイッチを挟んで接続することで構成する。増幅回路６０Ｂのゲイン調整回路６３は、電圧−電流変換回路６３ｂと６３ｃをスイッチ６３ａおよびコンデンサ６３ｄを挟んで接続して構成され、スイッチ６３ａをパルス生成回路３０からのパルス変調信号によって開閉制御する。開閉制御されたＯＮ／ＯＦＦのデューティー比をｄとする。電圧−電流変換回路６３ｂの正端子は検波出力Ｓ２を入力し、負端子との電圧差に変換係数ｇｍ１を乗じた大きさの電流に変換する。スイッチ６３ａは、この電流をパルス変調信号のパルス周波数あるいはデューティー比に応じてコンデンサ６３ｄに充電する。電圧−電流変換回路６３ｂは、このコンデンサ６３ｄに蓄積された電圧を変換係数-ｇｍ２を乗じた大きさの電流に変換して出力する。

この増幅回路６０Ｂの伝達関数は、（ｇｍ１／ｇｍ２）・（１／（１＋ｓ（Ｃ／ｇｍ２）））・ｄで表される。なお、ここでｄはスイッチ６３ａのオンオフのパルスデューティー比によって定めるため、パルス生成回路３０からのパルス変調信号を電源電圧に応じて変えることによって、増幅回路６０Ｂの増幅率を可変とすることができる。なお、スイッチ６３ａは伝達ゲート（トランスミッションゲート）で構成することができる。

［スイッチ機構の説明：図１０，図１１］
上記した増幅回路の各構成例では、増幅率可変回路を１つのスイッチによって構成し、このスイッチをパルス生成回路３０からのパルス変調信号で切り替えることによって増幅率を可変としている。このスイッチ構成は、１つのスイッチに限らず、２つのスイッチで構成することもできる。図１０（ａ）は図６の６１ａで示した１つのスイッチ機構の構成例である。図１０（ａ）はスイッチ６４を２つの伝達ゲート（トランスミッションゲート）で構成する。２つの伝達ゲート（トランスミッションゲート）は、切り替え信号ＳＷによって交互にオンオフすることで、コンデンサ６１ｂへの充放電を行い、この信号切り替えを周波数によって調整することで、等価抵抗を形成する。

図１０（ｂ）は、１つのスイッチ機構の別の構成例である。図１０（ｂ）はスイッチ６５を２つのフォトＭＯＳで構成する。２つのフォトＭＯＳ６５は、切り替え信号ＳＷによって交互に発光ダイオードを発光制御することで、コンデンサ６１ｂへの充放電を行い、この信号切り替えを周波数によって調整することで、等価抵抗を形成する。

また、スイッチ機構としては、前記した伝達ゲート（トランスミッションゲート）やフォトＭＯＳの他に、図１０（ｃ）に示すような電磁リレー６６を用いてもよい。電磁リレー６６は、切り替え信号ＳＷによって電磁コイルを駆動することで、スイッチのオンオフ制御を行う。

図１１は、増幅率可変回路の異なる例を示している。図１１（ａ）は１つのスイッチ機構による構成を示し、前記図６に示すスイッチトキャパシタ回路６１の構成、および図１０（ａ），（ｂ）に相当する。この構成では、入力端子（ｉｎ）と出力端子（ｏｕｔ）との間を、コンデンサを介して１つのスイッチ機構で切り替え、この切り替えを周波数によって調整することで、等価抵抗を形成する。

これに対して、図１１（ｂ）は、２つのスイッチ機構による構成を示している。この構成では、入力端子（ｉｎ）と出力端子（ｏｕｔ）との間にコンデンサを備える２つのスイッチ機構を設け、この２つスイッチ機構の切り替えを周波数によって調整することで、等価抵抗を形成する。なお、図１１（ｂ）は、図１０（ａ）または図１０（ｂ）で示したスイッチ機構を２つ設ければ実現できる。

［パルス変調回路の構成例の説明：図１２，図１３］
パルス生成回路３０において、パルス幅（デューティー比）を可変とするパルス変調回路の構成例について図１２，図１３を用いて説明する。図１２において、パルス生成回路３０は、三角波生成器３０ａと、比較器３０ｂと、抵抗器３０ｃを備える。この抵抗器３０ｃは、電源電圧を分圧出力するものであり、抵抗値とその分圧比とを任意に設定できる。比較器３０ｂは、三角波生成器３０ａから発生した一定振幅値の三角波信号を抵抗器３０ｃで設定した電圧値とを比較し、パルス信号を生成する。したがって、比較器３０ｂは電源電圧に応じて変化しない一定振幅値の三角波信号と、電源電圧に応じて変化するしきい値電圧とを比較する。

図１３（ａ）は、パルス信号を作り出す一例であり、三角波生成器３０ａが発生する三角波信号Ｖａと、抵抗器３０ｃで形成するしきい値電圧Ｖｂ，Ｖｃ，Ｖｄを示している。比較器３０ｂは、三角波信号Ｖａとしきい値電圧Ｖｂ，Ｖｃ，Ｖｄとを比較し、大小に応じてパルス信号を形成する。図１３（ｂ）は、三角波信号Ｖａとしきい値電圧Ｖｂとの比較によって得られるパルス信号であり、しきい値電圧Ｖｂが三角波信号Ｖａの振幅の１／２である場合には、デューティー比が０．５ のパルス信号が得られる。図１３（ｃ）は、三角波信号Ｖａとしきい値電圧Ｖｃとの比較によって得られるパルス信号であり、しきい値電圧Ｖｃが三角波信号Ｖａの振幅の１／２より大である場合には、得られるパルス信号のデューティー比は、０．５より小さな値となる。また、図１３（ｄ）は、三角波信号Ｖａとしきい値電圧Ｖｄとの比較によって得られるパルス信号であり、しきい値電圧Ｖｄが三角波信号Ｖａの振幅の１／２より小である場合には、得られるパルス信号のデューティー比は、０．５より大きな値となる。

したがって、抵抗器３０ｃで形成するしきい値電圧を電源電圧と連動して定めることによって、電源電圧に応じたパルス変調信号を形成することができる。

以上、本発明の実施形態による物理量センサについて説明した。本発明によれば、従来は難しかったセンサ検出出力の高いリニアリティ特性とレシオメトリック特性とを同時に持たせることが可能となる。その上さらに、製造誤差や温度変化の影響も受けにくく、検出感度を高精度に調整可能な物理量センサを得ることができる。

本発明は、振動ジャイロを代表とする角速度センサや磁気センサ、加速度センサなどの幅広い種類の物理量センサの出力信号レベル調整に適用することが可能である。

Claims (11)

1. 外部から印加された物理量を電気信号に変換して検出信号を出力するセンサ回路と、
   前記センサ回路からの検出信号を所定の信号に調整する調整回路と、を有する物理量センサにおいて、
   前記調整回路は、
   この調整回路を駆動する電源電圧に基づいてパルス変調信号を生成するパルス生成回路と、
   センサ回路からの検出信号を、パルス変調信号により増幅率を可変として増幅する増幅回路とを有し、
   前記パルス生成回路は、
   電源電圧に依存しない一定電圧を生成し、
   電源電圧を前記生成した電源電圧に依存しない一定電圧と比較することによって、電源電圧に基づいてパルス周波数またはパルス幅を変調してパルス変調信号を生成し、
   前記増幅回路は、入力抵抗回路と帰還抵抗回路の抵抗値比によって増幅率が定まる増幅器であり、
   前記入力抵抗回路は、前記パルス生成回路で生成したパルス変調信号によって抵抗値を可変とする可変抵抗回路であり、当該入力抵抗回路の抵抗値を前記パルス変調信号により電源電圧に反比例するように可変とすることによって、前記増幅回路の増幅率を電源電圧に比例して変動させ、前記増幅回路から出力される出力信号の検出感度を前記電源電圧に応じて可変とすることを特徴とする、物理量センサ。
2. 前記パルス生成回路は、電源電圧に基づいてパルス周波数を変調し、電源電圧に比例したパルス周波数のパルス変調信号を生成することを特徴とする、請求項１に記載の物理量センサ。
3. 前記可変抵抗回路は、スイッチトキャパシタ回路で構成され、当該スイッチトキャパシタ回路のコンデンサに対するスイッチの切り替えを前記パルス変調信号で行うことにより等価抵抗を電源電圧に反比例して可変とすることを特徴とする、請求項２に記載の物理量センサ。
4. 前記可変抵抗回路は、切り替え信号によって交互にオンオフする２つの伝達ゲートからなるスイッチをコンデンサを挟んで接続して構成され、当該２つのスイッチの切り替えを前記パルス変調信号で行ってコンデンサを充放電することにより等価抵抗を電源電圧に反比例して可変とすることを特徴とする、請求項２に記載の物理量センサ。
5. 前記パルス生成回路は、発振回路を有するクロック生成回路で構成され、
   前記発振回路は電源電圧に比例した周波数を出力する電圧制御発振回路であり、
   前記クロック生成回路は、前記電圧制御発振回路により電源電圧に基づいてパルス周波数を変調し、電源電圧に比例したパルス周波数のクロック信号をパルス変調信号として生成することを特徴とする、請求項２に記載の物理量センサ。
6. 前記電圧制御発振回路は、インバータと、前記インバータの出力端と接続する発振容量と、電源電圧に依存しない一定電圧を生成する定電圧回路と、 前記インバータの出力端にバイアス電圧を印加するバイアス電圧生成回路とを備え、
   前記バイアス電圧生成回路は、
   電源電圧を前記一定電圧と比較して、電源電圧に比例したバイアス電圧を生成し、
   前記バイアス電圧により前記インバータの出力端に、電源電圧に比例した電流値を設定し、
   前記発振容量の容量値と前記インバータに設定した電流値によって、電源電圧に比例した周波数を出力することを特徴とする請求項５に記載の物理量センサ。
7. 前記パルス生成回路はコンデンサを備えた発振回路を有し、この発振回路の前記コンデンサは、前記増幅回路に設けたコンデンサと同一構造であることを特徴とする請求項１に記載の物理量センサ。
8. 前記パルス生成回路は抵抗素子を備えた発振回路を有し、前記発振回路の前記抵抗素子は、前記増幅回路に設けた抵抗素子と同一構造であることを特徴とする請求項１に記載の物理量センサ。
9. 前記パルス生成回路は、電源電圧に基づいてパルス幅を変調し、電源電圧に比例したパルス幅のパルス変調信号を生成することを特徴とする、請求項１に記載の物理量センサ。
10. 前記可変抵抗回路は、抵抗とスイッチとの直列接続を含む構成であり、前記スイッチを前記パルス変調信号で断続することにより等価抵抗を前記パルス変調信号のパルス幅によって定め、電源電圧に反比例して可変とすることを特徴とする、請求項９に記載の物理量センサ。
11. 前記パルス生成回路は、振幅が一定の三角波を所定のしきい値と比較し、当該しきい値に対する大あるいは小の期間でパルスを生成する回路であり、当該しきい値として電源電圧を用いることを特徴とする、請求項９に記載の物理量センサ。

Images