JPH01318310A - 整合回路 - Google Patents
整合回路Info
- Publication number
- JPH01318310A JPH01318310A JP14998688A JP14998688A JPH01318310A JP H01318310 A JPH01318310 A JP H01318310A JP 14998688 A JP14998688 A JP 14998688A JP 14998688 A JP14998688 A JP 14998688A JP H01318310 A JPH01318310 A JP H01318310A
- Authority
- JP
- Japan
- Prior art keywords
- matching
- control
- variable
- control signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、インダクタやコンデンサ等の整合素子を用
いて入出力インピーダンスを整合する整合回路に関する
ものである。
いて入出力インピーダンスを整合する整合回路に関する
ものである。
第７図は従来の整合回路を使用した増幅器の一例を示す
図である。図において、１は入力端子、２は増幅素子、
３は出力端子、１４ａ〜１４ｄは整合回路を構成する整
合素子である。 第８図は整合素子１４ａ−１４ｄに使われるインダクタ
の一例を示す図であり、第８回において、６はインダク
タの一種である角形スパイラルコイル、７は角形スパイ
ラルコイル６の入出力端子である。 第９図は整合素子１４８〜１４ｄに使われるコンデンサ
の一例を示す図であり、第９図において、１０はコンデ
ンサ、７はコンデンサ１０の入出力端子である。 次に動作について説明する。第７図において、入力端子
１から入力される入力電力の１°ンピーダンスと増幅素
子２の入力インピータンスとは、整合素子１４ａ及び１
４ｂから成る整合回路により整合される。同様に、増幅
素子２の出力インピーダンスと出力端子３から出力され
る出力電力のインピーダンスとは、整合素子１４ｃおよ
び１４ｄから成る整合回路によって整合される。ここで
、整合素子１４８〜１４ｄには、第８図に示す固定イン
ダクタたる角形スパイラルコイル６や第９図に示す固定
コンデンサたるコンデンサ１０が用いられる。
図である。図において、１は入力端子、２は増幅素子、
３は出力端子、１４ａ〜１４ｄは整合回路を構成する整
合素子である。 第８図は整合素子１４ａ−１４ｄに使われるインダクタ
の一例を示す図であり、第８回において、６はインダク
タの一種である角形スパイラルコイル、７は角形スパイ
ラルコイル６の入出力端子である。 第９図は整合素子１４８〜１４ｄに使われるコンデンサ
の一例を示す図であり、第９図において、１０はコンデ
ンサ、７はコンデンサ１０の入出力端子である。 次に動作について説明する。第７図において、入力端子
１から入力される入力電力の１°ンピーダンスと増幅素
子２の入力インピータンスとは、整合素子１４ａ及び１
４ｂから成る整合回路により整合される。同様に、増幅
素子２の出力インピーダンスと出力端子３から出力され
る出力電力のインピーダンスとは、整合素子１４ｃおよ
び１４ｄから成る整合回路によって整合される。ここで
、整合素子１４８〜１４ｄには、第８図に示す固定イン
ダクタたる角形スパイラルコイル６や第９図に示す固定
コンデンサたるコンデンサ１０が用いられる。
従来の整合回路は、以−Ｆのように固定インダクタや固
定コンデンサ等の取り得る値が固定した整合素子によっ
て構成されているので、整合可能な周波数値は固定され
てしまうという課題があった。 この発明は上記のような課題を解消するためになされた
もので、整合周波数帯域を変化させることが可能な整合
回路を得ることを目的とする。
定コンデンサ等の取り得る値が固定した整合素子によっ
て構成されているので、整合可能な周波数値は固定され
てしまうという課題があった。 この発明は上記のような課題を解消するためになされた
もので、整合周波数帯域を変化させることが可能な整合
回路を得ることを目的とする。
この発明に係る整合回路は、整合手段に該整合手段のリ
アクタンスを変化させるスイッチ手段と、該スイッチ手
段を制御する制御手段とを設けたものである。
アクタンスを変化させるスイッチ手段と、該スイッチ手
段を制御する制御手段とを設けたものである。
この発明における整合回路は、制御手段によって整合手
段のリアクタンスが制御され、整合手段による整合周波
数帯域幅が変化する。
段のリアクタンスが制御され、整合手段による整合周波
数帯域幅が変化する。
以下、この発明の一実施例を回について説明する。第１
図において、１は入力端子、２は増幅素子、３は出力端
子、４ａ〜４ｄば可変整合素子（整合手段）、５ａは可
変整合素子４ａ及び４ｂの制御回路、５ｂは可変整合素
子４ｃ及び４ｄの制御回路である。 第２図は可変整合素子４ａ〜４ｄの一実施例を示す図で
ある。第２図において、６は角形スパイラルインダクタ
、７は角形スパイラルインダクタ６の入出力端子、８は
制御信号入力端子、９はスイッチ手段であり、この実施
例ではエフ・イー・ティー（Ｆ −Ｅ −Ｔ）が用いら
れている。 次に動作について説明する。第１図において、入力端子
ｌから入力される入力電力のインピーダンスと増幅素子
２の入力インピーダンスとは、可変整合素子４ａ及び４
ｂと制御回路５ａとから成る整合回路により整合され
る。同様に、増幅素子２の出力インピーダンスと出力端
子３から出力される出力電力のインピーダンスとは、可
変整合素子４ｃ及び４ｄと制御回路５ｂとから成る整合
回路によって整合される。ここで、可変整合素子４ａ〜
４ｄの値は、制御回路５ａ及び５ｂの制御信号により制
御される。 第２図において、制御回路５ａ、５ｂからの制御信号は
、制御信号入力端子８に入力される。エフ・イー・ティ
ー（Ｆ−Ｅ−Ｔ）９は、この制御信号によってオン（Ｏ
Ｎ）状態とオフ（ＯＦＦ）状態とに切り換えられる。オ
ン（ＯＮ）状態ではエフ・イー・ティー（Ｆ −Ｅ・Ｔ
）９のソースとドレインとの管が短絡状態となるため、
入出力端子７，７間の線路長が短くなり、インダクタン
スが減少する。 なお、上記実施例では、可変整合素子４ａ〜４ｄとして
、角形スパイラルインダクタ６にエフ・イー・ティー（
Ｆ −Ｅ・Ｔ）９によるスイッチング回路を設けたもの
を示したが、第３図に示す如くスイッチング素子として
トランジスタ１１を使用してもよい。更に、角形スパイ
ラルインダクタ６を使用する代わりに第４図に示すスパ
イラルインダクタ１２や第５図に示すポンインダクタ１
３を使用してもよい。 また、上記実施例ではインダクタにスイッチ回路を設け
てインダクタンスを可変としたが、第６図に示す如く、
キャパシタンスを可変にしても好ましい。
図において、１は入力端子、２は増幅素子、３は出力端
子、４ａ〜４ｄば可変整合素子（整合手段）、５ａは可
変整合素子４ａ及び４ｂの制御回路、５ｂは可変整合素
子４ｃ及び４ｄの制御回路である。 第２図は可変整合素子４ａ〜４ｄの一実施例を示す図で
ある。第２図において、６は角形スパイラルインダクタ
、７は角形スパイラルインダクタ６の入出力端子、８は
制御信号入力端子、９はスイッチ手段であり、この実施
例ではエフ・イー・ティー（Ｆ −Ｅ −Ｔ）が用いら
れている。 次に動作について説明する。第１図において、入力端子
ｌから入力される入力電力のインピーダンスと増幅素子
２の入力インピーダンスとは、可変整合素子４ａ及び４
ｂと制御回路５ａとから成る整合回路により整合され
る。同様に、増幅素子２の出力インピーダンスと出力端
子３から出力される出力電力のインピーダンスとは、可
変整合素子４ｃ及び４ｄと制御回路５ｂとから成る整合
回路によって整合される。ここで、可変整合素子４ａ〜
４ｄの値は、制御回路５ａ及び５ｂの制御信号により制
御される。 第２図において、制御回路５ａ、５ｂからの制御信号は
、制御信号入力端子８に入力される。エフ・イー・ティ
ー（Ｆ−Ｅ−Ｔ）９は、この制御信号によってオン（Ｏ
Ｎ）状態とオフ（ＯＦＦ）状態とに切り換えられる。オ
ン（ＯＮ）状態ではエフ・イー・ティー（Ｆ −Ｅ・Ｔ
）９のソースとドレインとの管が短絡状態となるため、
入出力端子７，７間の線路長が短くなり、インダクタン
スが減少する。 なお、上記実施例では、可変整合素子４ａ〜４ｄとして
、角形スパイラルインダクタ６にエフ・イー・ティー（
Ｆ −Ｅ・Ｔ）９によるスイッチング回路を設けたもの
を示したが、第３図に示す如くスイッチング素子として
トランジスタ１１を使用してもよい。更に、角形スパイ
ラルインダクタ６を使用する代わりに第４図に示すスパ
イラルインダクタ１２や第５図に示すポンインダクタ１
３を使用してもよい。 また、上記実施例ではインダクタにスイッチ回路を設け
てインダクタンスを可変としたが、第６図に示す如く、
キャパシタンスを可変にしても好ましい。
以上のように、この発明によれば整合回路を、可変整合
素子と、可変整合素子を制御する制御回路とから構成し
たので、整合周波数帯域を可変にできるという効果があ
る。
素子と、可変整合素子を制御する制御回路とから構成し
たので、整合周波数帯域を可変にできるという効果があ
る。
第１図はこの発明の一実施例による整合回路を示す図、
第２図は上記整合回路を構成する可変整合素子を示す財
、第３図乃至第６図はこの発明に係る他の実施例を示す
可変整合素子を示す図、第７図は従来の整合回路を示す
図、第８図及び第９図は従来の整合素子を示す図である
。 ４ａ〜４ｄは整合手段（整合素子）、９はスイッチ手段
（エフ・イー・ティー（Ｆ−Ｅ−Ｔ））、５ａ、５ｂは
制御手段（制御回路）。 ６一 なお、図中、同一符号は同一、又は相当部分を示す。
第２図は上記整合回路を構成する可変整合素子を示す財
、第３図乃至第６図はこの発明に係る他の実施例を示す
可変整合素子を示す図、第７図は従来の整合回路を示す
図、第８図及び第９図は従来の整合素子を示す図である
。 ４ａ〜４ｄは整合手段（整合素子）、９はスイッチ手段
（エフ・イー・ティー（Ｆ−Ｅ−Ｔ））、５ａ、５ｂは
制御手段（制御回路）。 ６一 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 整合手段によって入出力インピーダンスを整合する整合
回路において、前記整合手段に設けられ、該整合手段の
リアクタンスを変化させるスイッチ手段と、前記整合手
段に設けられ、該スイッチ手段を制御する制御手段とを
備え、上記整合手段による整合周波数帯域幅を変更可能
としたことを特徴とする整合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14998688A JPH01318310A (ja) | 1988-06-20 | 1988-06-20 | 整合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14998688A JPH01318310A (ja) | 1988-06-20 | 1988-06-20 | 整合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01318310A true JPH01318310A (ja) | 1989-12-22 |
Family
ID=15486970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14998688A Pending JPH01318310A (ja) | 1988-06-20 | 1988-06-20 | 整合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01318310A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5281932A (en) * | 1991-04-04 | 1994-01-25 | Ael Defense Corp. | Multilayer magnetically coupled suspended stripline for impedance matching |
| US5343172A (en) * | 1991-12-24 | 1994-08-30 | Nippondenso Co., Ltd. | Variable reactance circuit for microwave or millimeter wave band and variable matching circuit using variable reactance circuit |
| EP1058384A2 (en) * | 1999-06-03 | 2000-12-06 | The Whitaker Corporation | Circuit for dual band tuning |
| DE102005058875A1 (de) * | 2005-12-09 | 2007-06-28 | Infineon Technologies Ag | Anpassnetzwerk |
-
1988
- 1988-06-20 JP JP14998688A patent/JPH01318310A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5281932A (en) * | 1991-04-04 | 1994-01-25 | Ael Defense Corp. | Multilayer magnetically coupled suspended stripline for impedance matching |
| US5343172A (en) * | 1991-12-24 | 1994-08-30 | Nippondenso Co., Ltd. | Variable reactance circuit for microwave or millimeter wave band and variable matching circuit using variable reactance circuit |
| EP1058384A2 (en) * | 1999-06-03 | 2000-12-06 | The Whitaker Corporation | Circuit for dual band tuning |
| EP1058384A3 (en) * | 1999-06-03 | 2002-10-30 | The Whitaker Corporation | Circuit for dual band tuning |
| DE102005058875A1 (de) * | 2005-12-09 | 2007-06-28 | Infineon Technologies Ag | Anpassnetzwerk |
| US7831219B2 (en) | 2005-12-09 | 2010-11-09 | Infineon Technologies Ag | Matching network |
| DE102005058875B4 (de) * | 2005-12-09 | 2016-02-25 | Infineon Technologies Ag | Anpassnetzwerk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11127040A (ja) | 複数周波数帯域高効率線形電力増幅器 | |
| JPH01318310A (ja) | 整合回路 | |
| JPH06232657A (ja) | 高周波増幅器 | |
| JPH10294636A (ja) | インピーダンス整合回路 | |
| US5099155A (en) | Active element filter network | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 | |
| JPS6150333U (ja) | ||
| JPS62109410A (ja) | マイクロ波増幅器用バイアス回路 | |
| JP2008263286A (ja) | 周波数可変増幅器 | |
| JPH053418A (ja) | 移相器 | |
| JPH05226934A (ja) | 広帯域電圧制御発振器 | |
| JPH0457135B2 (ja) | ||
| JPS63157502A (ja) | 伝送回路 | |
| JPS6236339Y2 (ja) | ||
| JPS602665Y2 (ja) | 能動２端子インピーダンス回路 | |
| JPS639146Y2 (ja) | ||
| JPH01264404A (ja) | 半導体装置 | |
| JPS6031303Y2 (ja) | 同調回路 | |
| JPH0230937Y2 (ja) | ||
| KR0164564B1 (ko) | 신호 지연 회로 | |
| JPS6313369B2 (ja) | ||
| JPS58106909A (ja) | フイルタ回路 | |
| JPH0438101U (ja) | ||
| JPH04119116U (ja) | 広帯域発振装置 | |
| Havill et al. | Multistage Amplifiers |