JP3301989B2 - アクティブフィルタ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路で
構成される高Ｑ値のアクティブフィルタに関するもので
ある。

【０００２】

【従来の技術】従来から一般的に使用されているアクテ
ィブフィルタのうち、帯域阻止フィルタ（以下、ＴＲＡ
Ｐという）の回路例を図７に示し、帯域通過フィルタ
（以下、ＢＰＦという）の回路例を図８に示す。図７の
ＴＲＡＰの伝達関数Ｈ１は、第１及び第２差動増幅器の
コンダクタンスｇｍ₁及びｇｍ₂の逆数をＲ₁及びＲ₂とす
れば、式（数１）で表される。同様に、図８のＢＰＦの
伝達関数Ｈ２は式（数２）で表される。

【０００３】

【数１】Ｈ１＝（ｓ²＋１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂）／（ｓ²＋ｓ
／Ｃ₂Ｒ₂＋１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂）

【０００４】

【数２】Ｈ２＝（ｓ／Ｃ₂Ｒ₂）／（ｓ²＋ｓ／Ｃ₂Ｒ₂＋
１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂） また、ＴＲＡＰ及びＢＰＦのＱ値をＱ１及びＱ２とする
と、これらの値は式（数３）及び（数４）で表される。

【０００５】

【数３】 Ｑ１＝（Ｃ₂Ｒ₂／Ｃ₁Ｒ₁）^1/2

【０００６】

【数４】 Ｑ２＝（Ｃ₂Ｒ₂／Ｃ₁Ｒ₁）^1/2 したがって、ＴＲＡＰ及びＢＰＦにおいてＱを調整する
には、Ｃ₁，Ｒ₁，Ｃ₂，Ｒ₂の少なくとも１つの値を調整
すればよい。

【０００７】ＴＲＡＰ及びＢＰＦのＱの可変範囲に余裕
を与える方法として、図９及び図１０に示すように、第
２の差動増幅器の反転入力に減衰器（ＡＴＴ）を挿入す
ることによりＱを大きくすることができる。減衰器（Ａ
ＴＴ）の減衰比を１／αとすると、図９及び図１０に示
すＴＲＡＰ及びＢＰＦの伝達関数Ｈ３及びＨ４は式（数
５）及び（数６）で表される。

【０００８】

【数５】Ｈ３＝（ｓ²＋１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂）／（ｓ²＋ｓ
／αＣ₂Ｒ₂＋１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂）

【０００９】

【数６】Ｈ４＝（ｓ／Ｃ₂Ｒ₂）／（ｓ²＋ｓ／αＣ₂Ｒ₂
＋１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂） 式（数５）及び（数６）の分母の第２項は一般型として
Ｑを示す項であり第３項はω0を示す項である。したが
って、つぎの２つの式（数７）が成り立つ。

【００１０】

【数７】ω0／Ｑ＝１／αＣ₂Ｒ₂ ω0²＝１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂ 式（数７）より、Ｑは式（数８）で表される。

【００１１】

【数８】Ｑ＝α（Ｃ₂Ｒ₂／Ｃ₁Ｒ₁）^1/2 式（数８）からわかるように、αを大きくする（すなわ
ち減衰量を大きくする）ことによりＱが大きくなる。ま
た、αは平方根演算の外にあるので、コンデンサ又は抵
抗の値を調整するよりも容易に高Ｑ値を得ることができ
る。

【００１２】

【発明が解決しようとする課題】最近は、多様なフィル
タをＩＣに内蔵することが多くなってきている。その中
には急峻な特性を必要とするものが多くあり、この場合
は高Ｑ値が必須となる。Ｑを高く（大きく）するには、
前述の式（数３）及び（数４）において、Ｒ₂又はＣ₂を
大きくするか、Ｒ₁又はＣ₁を小さくすればよい。Ｑ＝２
〜３程度であれば、抵抗又はコンデンサの比を変えて実
現できるが、実用上問題なく使用できる抵抗、コンデン
サの値、特に下限値が制約を受けるため、実現可能なＱ
の上限値が制約を受ける。

【００１３】また、アクテイブフィルタを構成する差動
増幅器を可変コンダクタンス型にして自動調整を行う場
合は、フィルタ全体の可変コンダクタンス部すなわちｇ
ｍ₁、ｇｍ₂に相当する部分は、フィルタ全体のｇｍ可変
バランスを良くするために同じ値に統一しておく必要が
ある。したがって、Ｒ₁、Ｒ₂をＱの調整に使用すること
がができず、Ｃ₁、Ｃ₂のみでＱを調整することになるの
で、実現できるＱの上限値が更に低下する。コンデンサ
の事実上使用できる最大値と精度上問題なく使用できる
最小値から得られるＱは高くても３〜４程度である。

【００１４】このような状況下で高いＱを得るために、
図９及び図１０に示した回路構成を利用することができ
る。図９のＴＲＡＰ及び図１０のＢＰＦのＱは、式（数
８）で示したように、Ｒ₁、Ｒ₂、Ｃ₁、Ｃ₂の値を変える
ことの他に、ＡＴＴの減衰比１／αを変えることによっ
ても調整することができ、これによってよりかなり高い
Ｑを実現することができる。

【００１５】しかしながら、次のような問題がある。ア
クティブフィルタが構成されるアナログ集積回路のほと
んどは単一電源であり、０Ｖの接地電位に対し、正また
は負の単一電源電圧で使用される場合が多い。図７〜１
０のアクティブフィルタを構成するコンダクタンス部の
差動増幅器の代表的な回路例を図１１に示す。図１１か
らも分かるように単一電源で回路を構成する場合、回路
素子は動作点となるＤＣバイアスが与えられて動作する
ように構成されている。図９及び図１０の回路で使用さ
れるＡＴＴについても同様に、図１２のような対接地型
の動作点を０Ｖにできる簡単な分圧回路は使用できな
い。図１３に破線で囲んだ回路のように、動作点となる
ＤＣバイアスが与えられて動作する構成のＡＴＴを用い
る必要がある。Ｑ１のエミッタが図１２の入力に相当
し、Ｑ２のエミッタが図１２の接地点に相当する。

【００１６】図１３のトランジスタＱ１，Ｑ２の代わり
に図１４（ａ）に示すようなオペアンプを用いたバッフ
ァ回路、又は、図１４（ｂ）〜（ｅ）に示すようなトラ
ンジスタを用いたバッファ回路が使用される場合もあ
る。また、特定のＱ値の場合は、図１５に示すように対
接地型の分圧回路を利用してＡＴＴを構成する事ができ
るが、入出力のＤＣバイアスの調整が困難になり、ＤＣ
調整用の回路素子が別途必要となる。前述のように、Ｑ
を変化させるとＤＣ出力レベルも変動するのでＱを変え
ることが難しく、特定のＱ値でしか使用することができ
ない。このため、この構成はほとんど使用されず、図１
３に示した構成が主に使用される。

【００１７】図１３において、Ｑを変えるためにはＲａ
及びＲｂの比を変化させ、ＡＴＴとしての減衰量を変化
させる。図１３のＡＴＴ部のトランジスタＱ２のエミッ
タから出力Ｖ_ATTへの減衰比比１／αは式（数９）で表
される。

【００１８】

【数９】１／α＝Ｒｂ／（Ｒａ＋Ｒｂ） αを大きくしてＱを高くするためには、Ｒａを大きく
し、Ｒｂを小さくする必要があるが、Ｒｂが小さくなる
につれてバッファ（トランジスタ）Ｑ２のインピーダン
スｒｅの影響でＲｂの最小値が制限を受け、Ｑの上限が
制限される。例えば、Ｑ２のエミッタ電流を１００μＡ
とすれば、ｒｅは２６０Ωとなり、ｒｅの影響が問題に
ならないＲｂの値は、数ｋΩ以上となる。小さい値のＲ
ｂを使用できるようにするためにはＱ２のｒｅを小さく
する必要があり、そのためにはＱ２のエミッタ電流を増
加させなくてはならない。しかし、消費電力の増加や、
トランジスタの使用サイズが大きくなりチップ面積増大
につながるのでこの方法は好ましくない。

【００１９】Ｒｂを小さくせずにαを大きくしようとす
れば、Ｒａが大きくなる。しかし、Ｒａも必要な精度を
確保するには数百ｋΩ程度以下に抑える必要がある。ま
た、抵抗ＲａとＲｂの比が大きくなりすぎるとＲａ及び
Ｒｂの相対的な精度が悪くなるので、ＲａとＲｂの差を
１桁程度に抑える必要がある。

【００２０】以上の点を勘案し、得られる減衰比の精度
を考慮するとＲａとＲｂを数ｋΩと数十ｋΩ程度に設定
することが好ましい。例えば、ｒｅ＝２６０Ω、Ｒｂ＝
２ｋΩ、Ｒa＝５０ｋΩとすると、減衰比１／αは式
（数１０）のようになる。

【００２１】

【数１０】 １／α＝（Ｒｂ＋ｒｅ）／（Ｒａ＋Ｒｂ＋２ｒｅ） ＝（２０００＋２６０）／（５００００＋２０００＋５２０） ＝１／２３．２ このとき得られるＱの上限は約２０程度となる。式（数
１０）においてｒｅが０Ωのときのαは２６となるの
で、ｒｅの影響でαが約１０％低下していることがわか
る。ｒｅの影響を小さくするには、得られるＱを下げる
か、トランジスタのエミッタ電流を増加するか、又はＲ
ａ，Ｒｂの絶対値を大きくする必要がある。しかし、エ
ミッタ電流を増加することは前述のように消費電力及び
チップ面積の増大につながり、Ｒａ，Ｒｂの絶対値の増
加もチップ面積の増大につながるので省資源、省エネル
ギーに反し、好ましくない。

【００２２】結局、従来の単純な回路構成によって得ら
れるＱは２０程度が上限となってしまう。一方、急峻な
フィルタのＱ値として望ましい値は３０以上である。こ
のように、従来の単純な回路構成では要求されるフィル
タ特性を集積回路で実現することができないといった問
題は、リープフロッグ型フィルタ、バイカット型フィル
タ等、２つの抵抗の大小関係がＱに影響を与えるフィル
タ構成すべてに関する問題である。

【００２３】この問題を解決する簡単な方法の１つとし
て、複数段のＡＴＴを直列接続する方法があるが、この
方法は回路規模が大きくなり、段数の増加に伴って精度
が低下すると共にノイズが増大する問題がある。また、
フィードバック系の信号経路が長くなるので、信号の遅
延が大きくなり、精密なフィルタ特性が得られなくなる
問題もある。特に高周波用のアクティブフィルタにおい
て、フィードバック系の遅延は致命的である。同様の理
由により、リープフロッグ型、バイカット型のフィルタ
は高周波数には適していない。

【００２４】本発明は上記のような従来技術の課題を解
決するものであり、回路構成を工夫することにより、高
Ｑ値を有し、集積回路化が可能な高性能アクティブフィ
ルタ（ＴＲＡＰ及びＢＰＦ）を提供することを目的とす
る。

【００２５】

【課題を解決するための手段】本発明によるアクティブ
フィルタの第１の構成は、信号が入力されるフィルタ入
力端子と、信号が出力されるフィルタ出力端子と、第
１、第２及び第３の増幅器と、第１及び第２のコンデン
サとを備え、前記フィルタ入力端子が第１の差動増幅器
の非反転入力部に接続され、第１の差動増幅器の出力部
と第２の差動増幅器の非反転入力部とが接続され、その
接続路と交流接地電位との間に第１のコンデンサが挿入
接続され、第２の差動増幅器の出力部が第２のコンデン
サを介して第１の差動増幅器の非反転入力部に接続され
ていると共に、第１の差動増幅器の反転入力部及び第２
の差動増幅器の反転入力部、そして第３の差動増幅器の
非反転入力部及び出力部に接続され、第３の差動増幅器
の反転入力部が交流接地電位に接続され、第２の差動増
幅器の出力部が前記フィルタ出力端子に接続されている
ことを特徴とする。この構成により高Ｑの帯域阻止フィ
ルタ（ＴＲＡＰ）が得られる。好ましくは、第３の差動
増幅器を能動又は非能動状態に切換可能とすることによ
り、通常のＱ値と高Ｑ値とを切り換えることができる。

【００２６】また、第３の差動増幅器と同一機能を有す
る複数の差動増幅器が第３の差動増幅器と並列に接続さ
れ、それぞれの非反転入力部及び出力部が前記フィルタ
出力端子に接続されると共に反転入力部が交流接地され
ている構成が好ましい。あるいは、第３の差動増幅器と
同一機能を有する複数の差動増幅器が第３の差動増幅器
と並列に接続され、そのうち、いくつかの差動増幅器
は、非反転入力部及び出力部が前記フィルタ出力端子に
接続されると共に反転入力部が交流接地され、他の差動
増幅器は反転入力部及び出力部が前記フィルタ出力端子
に接続されると共に非反転入力部が交流接地されている
構成も好ましい。

【００２７】本発明によるアクティブフィルタの第２の
構成は、信号が入力されるフィルタ入力端子と、信号が
出力されるフィルタ出力端子と、第１、第２及び第３の
増幅器と、第１及び第２のコンデンサとを備え、前記フ
ィルタ入力端子が第１のコンデンサを介して第１の差動
増幅器の出力部と第２の差動増幅器の非反転入力部とに
接続され、第１の差動増幅器の非反転入力部が交流接地
され、第１の差動増幅器の反転入力部が第２の差動増幅
の出力部及び反転入力部に接続され、第２の差動増幅器
の出力部と交流接地電位との間に第２のコンデンサが接
続され、第２の差動増幅器の出力部が第３の差動増幅器
の非反転入力部及び出力部に接続され、第３の差動増幅
器の反転入力部が交流接地され、第２の差動増幅器の出
力部が前記フィルタ出力端子に接続されていることを特
徴とする。この構成により、高Ｑ値の帯域通過フィルタ
（ＢＰＦ）が得られる。好ましくは、第３の差動増幅器
を能動又は非能動状態に切換可能とすることにより、通
常のＱ値と高Ｑ値とを切り換えることができる。

【００２８】また、第３の差動増幅器と同一機能を有す
る複数の差動増幅器が第３の差動増幅器と並列に接続さ
れ、それぞれの非反転入力部及び出力部が前記フィルタ
出力端子に接続されると共に反転入力部が交流接地され
ている構成が好ましい。あるいは、第３の差動増幅器と
同一機能を有する複数の差動増幅器が第３の差動増幅器
と並列に接続され、そのうち、いくつかの差動増幅器は
非反転入力部及び出力部が前記フィルタ出力端子に接続
されると共に反転入力部が交流接地され、他の差動増幅
器は反転入力部及び出力部が前記フィルタ出力端子に接
続されると共に非反転入力部が交流接地されている構成
も好ましい。

【００２９】なお、本発明でいう交流接地には、交流回
路動作における中点電位としての交流接地が含まれるこ
とは言うまでもないが、いわゆる直流接地（例えば、グ
ランド（０Ｖ）、電源電位とグランド間のＤＣ電圧（２
Ｖなど））も含まれる概念であるものとする。

【００３０】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。

【００３１】（実施形態１）図１に、本発明の第１の実
施形態に係る高Ｑアクティブフィルタ回路を示す。図１
において、入力端子１より入力された信号ｖ_iは、第１
の差動増幅器２の非反転入力に与えられる。第１の差動
増幅器２の出力は、第２の差動増幅器４の非反転入力に
接続され、この接続路と交流接地電位との間に第１のコ
ンデンサ３が接続されている。第２の差動増幅器４の出
力は第２のコンデンサ５を介して第１の差動増幅器２の
非反転入力に接続されていると共に、第１の差動増幅器
２の反転入力及び第２の差動増幅器４の反転入力、更に
は第３の差動増幅器７の非反転入力及び出力に接続され
ている。第３の差動増幅器７の反転入力は交流接地され
ている。そして、第２の差動増幅器４の出力がフィルタ
回路全体の出力ｖ_oとなる。なお、本実施形態１および
後続の実施形態でいう交流接地には、交流回路動作にお
ける中点電位としての交流接地が含まれることは言うま
でもないが、いわゆる直流接地（例えば、グランド（０
Ｖ）、電源電位とグランド間のＤＣ電圧（２Ｖなど））
も含まれる概念であるものとする。また、同様に、上記
図１および他の説明で参照される図２〜図１５における
接地部分は、交流接地を示し、交流回路動作における中
点電位としての交流接地と直流接地（例えば、グランド
（０Ｖ）、電源電位とグランド間のＤＣ電圧（２Ｖな
ど））も含まれる概念のものである。

【００３２】以上のような図１の構成は、破線で囲まれ
た第３の差動増幅器７の部分を除いて図７に示した従来
のＴＲＡＰの構成と同じである。第３の差動増幅器７
は、その出力が非反転入力に接続されており、第２の差
動増幅器４の出力が反転入力に接続されているのとは極
性が逆になっている。第２の差動増幅器４のコンダクタ
ンスｇｍ₂と第３の差動増幅器７のコンダクタンスｇｍ₃
とを等しく設定すると、第２の差動増幅器４のフィード
バック電圧と第３の差動増幅器７のフィードバック電圧
とが打ち消しあって零になる。この状態は、図７におけ
る第２の差動増幅器の反転入力ラインに無限大の減衰器
（ＡＴＴ）を挿入してフィードバックを零にした回路と
等価である。つまり、図９に示した従来の回路におい
て、ＡＴＴを無限大にしたものに相当する。

【００３３】図１の回路において、第２及び第３の差動
増幅器のコンダクタンスｇｍ₂、ｇｍ₃を等しくするとＱ
を無限大に設定したことになる。Ｑを有限値に設定する
場合は第３の差動増幅器のコンダクタンスｇｍ₃を第２
の差動増幅器のコンダクタンスｇｍ₂よりも小さくすれ
ばよい。図１の入力端子１から出力端子６までの伝達関
数Ｈ５は、Ｒ₃＝１／ｇｍ₃とおくと、式（数１１）のよ
うになる。

【００３４】

【数１１】Ｈ５＝（ｓ²＋１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂）／（ｓ²＋
（ｓ／Ｃ₂Ｒ₂）（１−Ｒ₂／Ｒ₃）＋１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂） 従来技術の説明で用いた式（数５）と同様に、式（数１
１）の分母の第２項はＱを表し、第３項はω0を表して
いるから、つぎの２つの式（数１２）が成り立つ。

【００３５】

【数１２】ω0／Ｑ＝１／Ｃ₂Ｒ₂（１−Ｒ₂／Ｒ₃） ω0²＝１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂ 式（数１２）よりＱを求めると、式（数１３）のように
なる。

【００３６】

【数１３】 Ｑ＝Ｒ₃／（Ｒ₃−Ｒ₂）×（Ｃ₂Ｒ₂／Ｃ₁Ｒ₁）^1/2 式（数１３）と従来技術の説明で用いた式（数８）を比
較して分るように、式（数１３）の右辺のＲ₃／（Ｒ₃−
Ｒ₂）は式（数８）の右辺の減衰量αに相当する。本実
施形態では、第３の差動増幅器７のコンダクタンスｇｍ
₃（＝１／Ｒ₃）を適切な値に調整することによりＱを増
加させることができる。例えば、Ｒ₂＝１０ｋΩ、Ｒ₃＝
１０．５ｋΩ、Ｒ₂Ｃ₂＝Ｒ₁Ｃ₁と設定すれば、Ｑは式
（数１４）のようになる。

【００３７】

【数１４】 Ｑ＝１０．５／（１０．５−１０）×１＝２１ つまり、Ｒ₃をＲ₂の５％増に設定することによりＱ＝２
１が実現される。つぎに、Ｒ₃＝１０．２５ｋΩ、すな
わち、Ｒ₂の２．５％増に設定すると、式（数１５）に
示すように、Ｑ＝４１が実現される。

【００３８】

【数１５】 Ｑ＝１０．２５／（１０．２５−１０）×１＝４１ Ｒ₃は必ずＲ₂よりも大きい値である必要がある。Ｒ
₃は、Ｒ₂とＲ₃との相対的なバラツキ誤差で決まる限界
までＲ₂の値に近づけることができる。最近のプロセス
技術では、同寸法、同方向、同形状のフローティング化
により、２本の高精度抵抗の相対誤差を１％未満とする
ことができる。したがって、本実施形態によればＱが２
０以上の高Ｑ帯域阻止フィルタ（ＴＲＡＰ）の集積回路
化が容易になる。

【００３９】また、第３の差動増幅器７の能動又は非能
動状態を切換可能とすることにより、第３の差動増幅器
７が非能動状態のときのＲ₁，Ｒ₂，Ｃ₁，Ｃ₂により初期
設定されたＱ値と第３の差動増幅器７が能動状態のとき
の高Ｑ値とを切り換えることができる。例えば検査にお
いて適切なＱ値を選ぶことができるので、検査の精度向
上、安定化、ＩＣの高性能化等に寄与することができ
る。

【００４０】なお、第１から第３の差動増幅器２，４，
７として可変コンダクタンス回路を用いてもよい。

【００４１】（実施形態２）図２に、本発明の第２の実
施形態に係る高Ｑアクティブフィルタ回路を示す。この
実施形態は、図１に示した第１の実施形態における第３
の差動増幅器７に並列に、同じ機能を有する複数の差動
増幅器（第４以降の差動増幅器）８を接続した回路構成
を有する。第４以降の差動増幅器８の非反転入力と出力
はフィルタ回路の出力端子６に接続され、反転入力は交
流接地される。このような構成のアクティブフィルタの
入力端子１から出力端子６への伝達関数Ｈ６＝ｖ_o／ｖ_i
を第１の実施形態と同様に求めると、式（数１６）のよ
うになる。ただし、第４以降の差動増幅器８のコンダク
タンスをｇｍ_n（ｎ＝４，５，・・・)とし、Ｒ_n＝１／ｇｍ
_nとおく。

【００４２】

【数１６】Ｈ６＝（ｓ²＋１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂）／（ｓ²＋
ｓ／Ｃ₂Ｒ₂（１−Ｒ₂／Ｒ₃−…−Ｒ₂／Ｒ_n−…）＋１／
Ｃ₁Ｃ₂Ｒ₁Ｒ₂） 式（数１６）より第１の実施形態の場合と同様にＱを求
めると数１７のようになる。

【００４３】

【数１７】Ｑ＝１／（１−Ｒ₂／Ｒ₃−…−Ｒ₂／Ｒ_n−
…）×（Ｃ₂Ｒ₂／Ｃ₁Ｒ₁）^1/2 この式からわかるように、第４以降の差動増幅器がＱを
更に高くするように働く。また、第３及び第４以降の差
動増幅器の能動又は非能動状態を切換可能とすることに
より、Ｑ値を複数の高Ｑ値の間で切り換えることができ
る。なお、第１の実施の形態と同様に、各差動増幅器と
して可変コンダクタンス回路を用いてもよい。

【００４４】（実施形態３）図３に、本発明の第３の実
施形態に係る高Ｑアクティブフィルタ回路を示す。この
実施形態では、図１に示した第１の実施形態における第
３の差動増幅器７に並列に、同様の機能を有する複数の
差動増幅器（第４以降の差動増幅器）が接続され、その
うち、いくつかの差動増幅器８は第３の差動増幅器７と
同じく、非反転入力及び出力が出力端子６に接続される
と共に反転入力が交流接地され、他の差動増幅器９は逆
に、反転入力及び出力が出力端子６に接続されると共に
非反転入力が交流接地されている。

【００４５】このような構成の高Ｑアクティブフィルタ
の入力端子１から出力端子６への伝達関数Ｈ７＝ｖ_o／
ｖ_iを第２の実施形態と同様に求めると、式（数１８）
のようになる。ただし、第４以降の差動増幅器のうち、
反転入力が交流接地された差動増幅器８のコンダクタン
スをｇｍ_n、非反転入力が交流接地された差動増幅器９
のコンダクタンスをｇｍ_n+aとし、Ｒ_n＝１／ｇｍ_n，Ｒ
_n+a＝１／ｇｍ_n+aとおく。

【００４６】

【数１８】Ｈ７＝（ｓ²＋１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂）／（ｓ²＋
ｓ／Ｃ₂Ｒ₂（１−Ｒ₂／Ｒ₃−…−Ｒ₂／Ｒ_n−…＋Ｒ₂／
Ｒ_n+a＋…）＋１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂） 式（数１８）よりＱを求めると式（数１９）のようにな
る。

【００４７】

【数１９】Ｑ＝１／（１−Ｒ₂／Ｒ₃−…−Ｒ₂／Ｒ_n−…
＋Ｒ₂／Ｒ_n+a＋…）×（Ｃ₂Ｒ₂／Ｃ₁Ｒ₁）^1/2 この式からわかるように、第４以後の差動増幅器のう
ち、反転入力が交流接地された差動増幅器８はＱを高く
する方向に働き、非反転入力が交流接地された差動増幅
器９はＱを低くする方向に働く。つまり、図３において
ｇｍ_nはＱを高くし、ｇｍ_n+αはＱを低くするように働
く。また、第３及び第４以後の差動増幅器の能動又は非
能動状態を切換可能とすることにより、Ｑ値を複数の高
Ｑ値の間で切り換えることができる。Ｑを高くする差動
増幅器８とＱを低くする差動増幅器９とを任意に組み合
わせることにより、最小数の差動増幅器で多数のＱ値を
設定することができる。なお、第１の実施の形態と同様
に、各差動増幅器として可変コンダクタンス回路を用い
てもよい。

【００４８】（実施形態４）図４に、本発明の第４の実
施形態に係る高Ｑアクティブフィルタ回路を示す。図４
において、入力端子１より入力された信号ｖ_iは、第１
のコンデンサ３を介して第１の差動増幅器２の出力と第
２の差動増幅器４の非反転入力との接続路に与えられ
る。第１の差動増幅器２の非反転入力は交流接地され、
反転入力は第２の差動増幅器４の出力及び反転入力に接
続されている。第２の差動増幅器４の出力と交流接地電
位との間には第２のコンデンサ５が接続されている。更
に、第２の差動増幅器４の出力は、第３の差動増幅器７
の非反転入力及び出力に接続されている。第３の差動増
幅器７の反転入力は交流接地されている。そして、第２
の差動増幅器４の出力がフィルタ回路全体の出力ｖ_oと
なる。

【００４９】以上のような図４の構成は、破線で囲まれ
た第３の差動増幅器７の部分を除いて図８に示した従来
のＢＰＦの構成と同じである。第３の差動増幅器７は、
その出力が非反転入力に接続されており、第２の差動増
幅器４の出力が反転入力に接続されているのとは極性が
逆になっている。これにより、第１の実施の形態と同様
に、第２の差動増幅器４の反転入力ラインにＡＴＴを挿
入した場合と同様の効果が生じるので、ＢＰＦ回路のＱ
を調整することが可能になる。また、第３の差動増幅器
７の能動又は非能動状態を切換可能とすることにより
に、第１の実施例同様に高性能化を図る事ができる。

【００５０】図４において、入力端子１から出力端子６
への伝達関数Ｈ８は式（数２０）のようになる。ただ
し、Ｒ₁＝１／ｇｍ₁、Ｒ₂＝１／ｇｍ₂、Ｒ₃＝１／ｇｍ₃
とおく。

【００５１】

【数２０】Ｈ８＝（ｓ／Ｃ₂Ｒ₂）／（ｓ²＋（ｓ／Ｃ₂Ｒ
₂）（１−Ｒ₂／Ｒ₃）＋１／Ｃ₁Ｃ ₂Ｒ₁Ｒ₂） 式（数２０）の分母の第２項はＱを表し、第１の実施形
態と同じく式（数１２）が成立し、Ｑは式（数１３）に
示したようになる。

【００５２】したがって、第１の実施の形態で説明した
のと同様に、本実施形態によればＱが２０以上の高Ｑ帯
域通過フィルタ（ＢＰＦ）の集積回路化が容易になる。
なお、第１の実施形態と同様に、第１から第３の差動増
幅器として可変コンダクタンス回路を用いてもよい。

【００５３】（実施形態５）図５に、本発明の第５の実
施形態に係る高Ｑアクティブフィルタ回路を示す。この
実施形態は、図４に示した第４の実施形態における第３
の差動増幅器７に並列に、同じ機能を有する複数の差動
増幅器（第４以降の差動増幅器）８を接続した回路構成
を有する。第４以降の差動増幅器８の非反転入力と出力
はフィルタ回路の出力端子６に接続され、反転入力は交
流接地される。このような構成のアクティブフィルタの
入力端子１から出力端子６への伝達関数Ｈ９＝ｖ_o／ｖ_i
を第１の実施形態と同様に求めると、式（数１６）のよ
うになる。ただし、第４以降の差動増幅器８のコンダク
タンスをｇｍ_n（ｎ＝４，５，・・・)とし、Ｒ_n＝１／ｇｍ
_nとおく。

【００５４】

【数２１】Ｈ９＝（ｓ／Ｃ₂Ｒ₂）／（ｓ²＋ｓ／Ｃ₂Ｒ₂
（１−Ｒ₂／Ｒ₃−…−Ｒ₂／Ｒ_n−…）＋１／Ｃ₁Ｃ₂Ｒ₁
Ｒ₂） 式（数２１）よりＱを求めると、第２の実施形態で説明
したのと同様に式（数１７）のようになる。第４以降の
差動増幅器がＱを更に高くするように働く。また、第３
及び第４以降の差動増幅器の能動又は非能動状態を切換
可能とすることにより、Ｑ値を複数の高Ｑ値の間で切り
換えることができる。なお、第１の実施の形態と同様
に、各差動増幅器として可変コンダクタンス回路を用い
てもよい。

【００５５】（実施形態６）図６に、本発明の第６の実
施形態に係る高Ｑアクティブフィルタ回路を示す。この
実施形態では、図５に示した第５の実施形態における第
３の差動増幅器７に並列に、同様の機能を有する複数の
差動増幅器（第４以降の差動増幅器）が接続され、その
うち、いくつかの差動増幅器８は第３の差動増幅器７と
同じく、非反転入力及び出力が出力端子６に接続される
と共に反転入力が交流接地され、他の差動増幅器９は逆
に、反転入力及び出力が出力端子６に接続されると共に
非反転入力が交流接地されている。

【００５６】このような構成の高Ｑアクティブフィルタ
の入力端子１から出力端子６への伝達関数Ｈ１０＝ｖ_o
／ｖ_iを求めると、式（数２２）のようになる。ただ
し、第４以降の差動増幅器のうち、反転入力が交流接地
された差動増幅器８のコンダクタンスをｇｍ_n、非反転
入力が交流接地された差動増幅器９のコンダクタンスを
ｇｍ_n+aとし、Ｒ_n＝１／ｇｍ_n，Ｒ_n+a＝１／ｇｍ_n+aと
おく。

【００５７】

【数２２】Ｈ１０＝（ｓ／Ｃ₂Ｒ₂）／（ｓ²＋ｓ／Ｃ₂Ｒ
₂（１−Ｒ₂／Ｒ₃−…−Ｒ₂／Ｒ_n−…＋Ｒ₂／Ｒ_n+a＋
…）＋１／Ｃ₁Ｃ₂Ｒ₁Ｒ₂） 式（数２２）よりＱを求めると、第３の実施形態で説明
したのと同様に式（数１９）のようになる。この結果優
れた高性能高Ｑ帯域通過アクティブフィルタを提供する
ことができる。つまり、図６においてｇｍ_nはＱを高く
し、ｇｍ_n+aはＱを低くするように働く。また、第３及
び第４以後の差動増幅器の能動又は非能動状態を切換可
能とすることにより、Ｑ値を複数の高Ｑ値の間で切り換
えることができる。Ｑを高くする差動増幅器８とＱを低
くする差動増幅器９とを任意に組み合わせることによ
り、最小数の差動増幅器で多数のＱ値を設定することが
できる。なお、各差動増幅器として可変コンダクタンス
回路を用いてもよい。

【００５８】

【発明の効果】以上に説明したように、本発明のフィル
タ回路は、第１及び第２のコンデンサと第１及び第２の
差動増幅器に加えて第３の（好ましくは更に第４以降の
複数の）差動増幅器を備えることにより、容易に高Ｑ値
が得られ、集積回路化ににも適している。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る高Ｑアクティブ
帯域阻止フィルタの回路図

【図２】本発明の第２の実施形態に係る高Ｑアクティブ
帯域阻止フィルタの回路図

【図３】本発明の第３の実施形態に係る高Ｑアクティブ
帯域阻止フィルタの回路図

【図４】本発明の第４の実施形態に係る高Ｑアクティブ
帯域通過フィルタの回路図

【図５】本発明の第５の実施形態に係る高Ｑアクティブ
帯域通過フィルタの回路図

【図６】本発明の第６の実施形態に係る高Ｑアクティブ
帯域通過フィルタの回路図

【図７】従来のアクティブ帯域阻止フィルタの回路図

【図８】従来のアクティブ帯域通過フィルタの回路図

【図９】従来の帯域阻止アクティブフィルタにおいて高
Ｑ値を得る方法を示す回路図

【図１０】従来の帯域通過アクティブフィルタにおいて
高Ｑ値を得る方法を示す回路図

【図１１】差動増幅器の具体回路例を示す図

【図１２】図９及び図１０の回路におけるＡＴＴの具体
回路例を示す図

【図１３】単一電源回路に用いられる一般的なＡＴＴの
具体回路例を示す図

【図１４】図１３におけるトランジスタＱ１及びＱ２に
よるバッファの代替として使用できる他のバッファ構成
例を示す図

【図１５】電源電位と交流接地電位との間に構成される
一般的なＡＴＴの具体回路を示す図

【符号の説明】

１ 入力端子 ２ 第１の差動増幅器 ３ 第１のコンデンサ ４ 第２の差動増幅器 ５ 第２のコンデンサ ６ 出力端子 ７ 第３の差動増幅器 ８ 第４以降の差動増幅器 ９ 第４以後の差動増幅器

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 11/12 H03H 11/04

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 信号が入力されるフィルタ入力端子と、
   信号が出力されるフィルタ出力端子と、第１、第２及び
   第３の差動増幅器と、第１及び第２のコンデンサとを備
   え、前記フィルタ入力端子が第１の差動増幅器の非反転
   入力部に接続され、第１の差動増幅器の出力部と第２の
   差動増幅器の非反転入力部とが接続され、その接続路と
   交流接地電位との間に第１のコンデンサが挿入接続さ
   れ、第２の差動増幅器の出力部が第２のコンデンサを介
   して第１の差動増幅器の非反転入力部に接続されている
   と共に、第１の差動増幅器の反転入力部及び第２の差動
   増幅器の反転入力部、そして第３の差動増幅器の非反転
   入力部及び出力部に接続され、第３の差動増幅器の反転
   入力部が交流接地電位に接続され、第２の差動増幅器の
   出力部が前記フィルタ出力端子に接続されているアクテ
   ィブフィルタ回路。
2. 【請求項２】 第３の差動増幅器が能動又は非能動状態
   に切換可能である請求項１記載のアクティブフィルタ回
   路。
3. 【請求項３】 第３の差動増幅器と同一機能を有する複
   数の差動増幅器が第３の差動増幅器と並列に接続され、
   それぞれの非反転入力部及び出力部が前記フィルタ出力
   端子に接続されると共に反転入力部が交流接地されてい
   る請求項１記載のアクティブフィルタ回路。
4. 【請求項４】 第３の差動増幅器と同一機能を有する複
   数の差動増幅器が第３の差動増幅器と並列に接続され、
   そのうち、いくつかの差動増幅器は、非反転入力部及び
   出力部が前記フィルタ出力端子に接続されると共に反転
   入力部が交流接地され、他の差動増幅器は反転入力部及
   び出力部が前記フィルタ出力端子に接続されると共に非
   反転入力部が交流接地されている請求項１記載のアクテ
   ィブフィルタ回路。
5. 【請求項５】 信号が入力されるフィルタ入力端子と、
   信号が出力されるフィルタ出力端子と、第１、第２及び
   第３の差動増幅器と、第１及び第２のコンデンサとを備
   え、前記フィルタ入力端子が第１のコンデンサを介して
   第１の差動増幅器の出力部と第２の差動増幅器の非反転
   入力部とに接続され、第１の差動増幅器の非反転入力部
   が交流接地され、第１の差動増幅器の反転入力部が第２
   の差動増幅器の出力部及び反転入力部に接続され、第２
   の差動増幅器の出力部と交流接地電位との間に第２のコ
   ンデンサが接続され、第２の差動増幅器の出力部が第３
   の差動増幅器の非反転入力部及び出力部に接続され、第
   ３の差動増幅器の反転入力部が交流接地され、第２の差
   動増幅器の出力部が前記フィルタ出力端子に接続され、
   第３の差動増幅器と同一機能を有する複数の差動増幅器
   が第３の差動増幅器と並列に接続され、それぞれの非反
   転入力部及び出力部が前記フィルタ出力端子に接続され
   ると共に反転入力部が交流接地されているアクティブフ
   ィルタ回路。
6. 【請求項６】 信号が入力されるフィルタ入力端子と、
   信号が出力されるフィルタ出力端子と、第１、第２及び
   第３の差動増幅器と、第１及び第２のコンデンサとを備
   え、前記フィルタ入力端子が第１のコンデンサを介して
   第１の差動増幅器の出力部と第２の差動増幅器の非反転
   入力部とに接続され、第１の差動増幅器の非反転入力部
   が交流接地され、第１の差動増幅器の反転入力部が大２
   の差動増幅器の出力部及び反転入力部に接続され、第２
   の差動増幅器の出力部と交流接地電位との間に第２のコ
   ンデンサが接続され、第２の差動増幅器の出力部が第３
   の差動増幅器の非反転入力部及び出力部に接続され、第
   ３の差動増幅器の反転入力部が交流接地され、第２の差
   動増幅器の出力部が前記フィルタ出力端子に接続され、
   第３の差動増幅器と同一機能を有する複数の差動増幅器
   が第３の差動増幅器と並列に接続され、そのうち、いく
   つかの差動増幅器は、非反転入力部及び出力部が前記フ
   ィルタ出力端子に接続されると共に反転入力部が交流接
   地され、他の差動増幅器は反転入力部及び出力部が前記
   フィルタ出力端子に接続されると共に非反転入力部が交
   流接地されているアクティブフィルタ回路。