JP3335872B2 - 時定数調整回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばフィルタな
どの時定数を持つ電子回路の時定数を調整するための時
定数調整回路に関する。

【０００２】

【従来の技術】フィルタのような時定数を持つ電子回路
では、時定数を決めている抵抗素子や容量素子などのば
らつきにより、電子回路の特性、例えばフィルタのカッ
トオフ周波数がずれるなどの問題がある。特に、集積化
した電子回路では抵抗素子や容量素子の値が１０％〜３
０％程度ばらつくため、その特性もこれに応じてばらつ
くこととなり、集積化による歩留まりが著しく劣化す
る。

【０００３】この問題を解決するために、従来、ダミー
のフィルタなどの時定数回路を用いて時定数をモニタす
る手法が用いられてきた。これは、集積回路上に形成し
た抵抗素子や容量素子の絶対値は１０％〜３０％程度ば
らつくものの、相対値の精度は高いことを利用したもの
であり、ダミーの時定数回路に既知の参照交流信号を入
力し、その出力のレベルや位相が所望の値となるように
例えば抵抗や容量など時定数に関わる素子の値を調整し
て、このダミーの時定数回路についての調整情報を同じ
集積回路上に構成した本来のフィルタなどの電子回路の
時定数の調整に使用するものである。

【０００４】しかし、この手法では時定数を調整すべき
電子回路の外部に参照交流信号の発生源を設ける必要が
あるために、構成が複雑化するという問題があり、また
参照交流信号が本来の電子回路へ洩れ込み、電子回路の
動作に悪影響を及ぼす可能性がある。さらに、参照交流
信号をダミーの時定数回路に与えてダミーの時定数回路
を常に動作させているため、消費電流が増大することも
欠点である。

【０００５】また、Khorramabadi氏等がInternational
Solid-State Circuits Conference’96で発表したDiges
t of Technical Papaers,pp.172-173には、調整対象の
フィルタに対して、そのフィルタを使用していない時間
帯に参照交流信号を入力し、その時のフィルタ出力を直
接モニタすることにより周波数特性を測定して、カット
オフ周波数などの特性が所望の値となるようにフィルタ
の時定数を調整する手法が開示されている。

【０００６】

【発明が解決しようとする課題】上述したように、ダミ
ーの時定数回路に参照交流信号を入力して時定数に関わ
る素子の値を調整し、その調整情報を本来の電子回路の
時定数の調整に用いる手法では、時定数を調整すべき電
子回路の外部に参照交流信号の発生源を設ける必要であ
るため構成が複雑となると共に、参照交流信号が本来の
電子回路へ洩れ込んでしまうという問題があり、参照交
流信号をダミーの時定数回路に与えてダミーの時定数回
路を常に動作させていることから消費電流が増大すると
いう問題があった。

【０００７】一方、調整対象のフィルタに参照交流信号
を入力し、その時のフィルタ出力から周波数特性を測定
して時定数を調整する手法では、周波数特性を測るため
に複数の周波数の参照交流信号発生源が必要となるほ
か、周波数特性を測定する信号処理部が新たに必要とな
るという問題があった。

【０００８】本発明は、上述した従来の問題点を解消す
べくなされたもので、参照交流信号源を必要とせず、ま
た消費電流の増大もなく、さらに電子回路の周波数特性
の測定を不要とした時定数調整回路を提供することを目
的とする。

【０００９】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る第１の時定数調整回路は、集積回路の
外部に設けられた時定数回路の時定数を基準として、集
積回路上に形成された時定数回路の時定数のばらつきを
モニタし、これに基づいて集積回路上に構成された時定
数を持つ電子回路の時定数を調整するようにしたもので
あり、集積回路の外部に設けられた時定数回路を含んで
構成され、該時定数回路が持つ時定数で時間と共に値が
変化する時間基準信号を発生する時間基準発生手段と、
集積回路上に形成された時定数回路を含んで構成され、
該時定数回路が持つ時定数で時間と共に値が変化する時
定数信号を発生する時定数発生手段と、時間基準信号が
所定値に達した時点と時定数信号が該所定値に達した時
点との前後関係を判定する判定手段と、この判定手段の
判定結果を記憶する記憶手段とを具備し、この記憶手段
の出力に基づいて電子回路の時定数を調整することを特
徴とする。

【００１０】この第１の時定数調整回路では、例えば時
間基準発生手段と時定数発生手段を共通の起動信号によ
り同時に起動し、時間基準発生手段からの時間基準信号
が所定値に達した時点で、時定数発生手段からの時定数
信号が所定値に達したか否かを判定することで、抵抗素
子や容量素子などの時定数に関わる素子ののばらつきに
より時定数が所定の値より大きくなっているか、または
小さくなっているかが分かる。従って、この判定結果を
記憶し、それに基づいて時定数が所定の値より大きい時
には電子回路の時定数を小さくするように、また時定数
が所定の値より小さい時には大きくするように切り替え
ることで、電子回路の時定数を所定の値に調整すること
が可能となる。

【００１１】このため、集積回路の外部に複雑な参照交
流信号源を用意する必要がないばかりでなく、一旦得ら
れた判定結果を記憶して時定数の調整に用いることによ
り、時定数の調整は例えば電源投入時にのみ起動信号を
発生させて行えばよく、従来の手法のように常にダミー
の時定数回路を動作させる必要はないので消費電流が低
減され、また時定数発生手段によって時間基準信号を基
準として電子回路の時定数をモニタする構成であるた
め、従来の技術のようにフィルタの周波数特性を測定す
る信号処理部は不要となる。

【００１２】また、時定数発生手段から異なる時定数を
持つ複数の時定数信号を同時に発生させるか、あるいは
異なる時定数を持つ時定数信号を順次選択的に発生さ
せ、判定手段により時間基準信号が所定値に達した時点
と複数の時定数信号がそれぞれ所定値に達した時点との
前後関係を並行して判定するか、あるいは時間基準信号
が所定値に達した時点と時定数信号がそれぞれ所定値に
達した時点との前後関係を順次判定することによって、
時定数のばらつきの度合いを検出することも可能であ
り、これにより時定数の調整精度をさらに上げることが
できる。

【００１３】本発明に係る第２の時定数調整回路は、高
精度のクロック信号をカウントするカウンタに所定の時
定数に相当する初期値を設定し、これを基準として、集
積回路上に形成された時定数回路の時定数のばらつきを
モニタし、これに基づいて集積回路上に構成された時定
数を持つ電子回路の時定数を調整するようにしたもので
あり、クロック信号を所定個数カウントした時点で時間
基準信号を発生する時間基準発生手段と、集積回路上に
形成された複数の時定数回路を含んで構成され、該時定
数回路が持つ時定数で時間と共に値が変化する異なる時
定数を持つ複数の時定数信号を発生する時定数発生手段
と、時間基準信号が所定値に達した時点または時間基準
信号の発生時点と複数の時定数信号がそれぞれ所定値に
達した時点との前後関係を並行して判定する判定手段
と、この判定手段の判定結果を記憶する記憶手段とを具
備し、この記憶手段の出力に基づいて電子回路の時定数
を調整することを特徴とする。

【００１４】

【００１５】従って、この場合も集積回路の外部に複雑
な参照交流信号源は不要であり、また時定数の調整は例
えば電源投入時にのみ起動信号を発生させて行えばよ
く、フィルタの周波数特性を測定する信号処理部も不要
となる。

【００１６】また、この第２の時定数調整回路では、時
定数発生手段から異なる時定数を持つ複数の時定数信号
を同時に発生させ、判定手段により時間基準信号の発生
時点と複数の時定数信号がそれぞれ所定値に達した時点
との前後関係を並行して判定することによって、時定数
のばらつきの度合いを検出することが可能であり、これ
により時定数の調整精度がさらに向上する。

【００１７】本発明に係る第３の時定数調整回路は、集
積回路の外部に設けられた抵抗素子を基準として、集積
回路上に形成された抵抗素子のばらつきをモニタし、こ
れに基づいて集積回路上に形成された抵抗素子と該集積
回路外に設けられた容量素子とを含む時定数を持つ電子
回路の時定数を調整するようにしたものであり、集積回
路の外部に設けられた抵抗素子を含んで構成され、該抵
抗素子の値に依存した出力信号を発生する第１の抵抗回
路と、集積回路上に形成された複数の抵抗素子を含んで
構成され、該複数の抵抗素子の異なる値に依存した複数
の出力信号を同時にあるいは順次選択的に発生する第２
の抵抗回路と、第１の抵抗回路からの出力信号と第２の
抵抗回路からの複数の出力信号の大小関係を並行してあ
るいは順次に判定する判定手段とを具備し、この判定手
段の判定結果に基づいて電子回路の時定数を調整するこ
とを特徴とする。

【００１８】なお、判定手段の判定結果を記憶する記憶
手段をさら備え、この記憶手段の出力に基づいて電子回
路の時定数を調整する構成としてもよい。時定数に関わ
る容量素子を集積回路上に形成せず外付けとした電子回
路においては、時定数のばらつきは基本的に集積回路上
に形成した抵抗素子の値のばらつきのみに依存するた
め、基準の第１の抵抗回路の出力とモニタ用である第２
の抵抗回路の出力信号の大小関係を判定することによ
り、集積回路上に形成された抵抗素子の値が所定の値よ
り大きくなっているか小さくなっているか判定できる。
従って、この判定結果に基づいて、例えば電子回路の時
定数に関わる集積回路上に形成された抵抗素子を切り替
えることで、電子回路の時定数を所定の値に調整するこ
とが可能となる。

【００１９】このため、集積回路の外部に複雑な参照交
流信号源を用意する必要がないばかりでなく、一旦得ら
れた判定結果を記憶して時定数の調整に用いることによ
り、時定数の調整は例えば電源投入時にのみ起動信号を
発生させて行えばよく、従来の手法のように常にダミー
の時定数回路を動作させる必要はないので消費電流が低
減され、また第２の抵抗回路の出力信号の大きさを第１
の抵抗回路の出力信号の大きさを基準として判定するこ
とで電子回路の時定数をモニタする構成であるため、従
来の技術のようにフィルタの周波数特性を測定する信号
処理部は不要となる。

【００２０】さらに、第２の抵抗回路から複数の抵抗素
子の異なる抵抗値に依存した複数の出力信号を同時に発
生させるか、あるいは異なる抵抗値に依存した出力信号
を順次選択的に発生させ、判定手段により第１の抵抗回
路の出力信号と第２の抵抗回路の異なる抵抗値に依存す
る出力信号との大小関係を並行して、あるいは順次判定
することによって、時定数のばらつきの度合いを検出す
ることにより時定数の調整精度をさらに上げることがで
きる。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。 ［第１の実施形態］図１に、本発明の第１の実施形態に
係る時定数調整回路の概略構成を示す。この時定数調整
回路は、集積回路上に構成された時定数を持つ電子回路
５の時定数を調整する回路であり、時間基準発生部１
と、時定数発生部２と、判定部３および記憶部４からな
る。

【００２２】時間基準発生部１は、集積回路の外部に設
けられた時定数回路を含んで構成され、外部から与えら
れる起動信号により起動されて、この時定数回路の持つ
時定数で時間と共にその値、例えば電圧値が変化する時
間基準信号を発生する。

【００２３】なお、後述する第３の具体例に示すよう
に、時間基準発生部１をカウンタで構成し、このカウン
タがクロック信号を所定個数カウントした時点で時間基
準信号を発生するようにしてもよい。

【００２４】一方、時定数発生部２は、集積回路上に形
成された時定数回路を含んで構成され、時間基準発生部
１与えられる起動信号と共通の起動信号により時間基準
発生部１と同時に起動されて、この時定数回路の持つ時
定数で時間と共にその値、例えば電圧値が変化する時定
数信号を発生する。

【００２５】時間基準発生部１から発生される時間基準
信号と時定数発生部２から発生される時定数信号は判定
部３に入力され、時間基準信号の電圧値が所定値に達し
た時点と時定数信号の電圧値が所定値に達した時点の前
後関係が判定される。具体的には、判定部３では時間基
準信号の電圧値が所定値に達した時点で、時定数信号の
電圧値が所定値になっているか否かによって、あるいは
逆に時定数信号の電圧値が所定値に達した時点で、時間
基準信号の電圧値が所定値になっているか否かによっ
て、抵抗素子や容量素子などのばらつきにより電子回路
５の時定数が所定値より大きくなっているか、小さくな
っているかを判定する。

【００２６】判定部３の判定結果は記憶部４に記憶さ
れ、この記憶部４の出力に基づいて電子回路５の時定数
が調整される。すなわち、記憶部４に記憶された判定結
果により、電子回路５の時定数が所定の値より大きい時
には時定数が小さくなり、時定数が所定の値より小さい
時には大きくなるように時定数が切り替えられる。

【００２７】このような構成により、従来の手法のよう
に参照交流信号を用いることなく電子回路５の時定数調
整が可能となる。このため、集積回路の外部に複雑な参
照交流信号源を用意する必要がなく、時定数調整回路の
構成が簡単なものとなる。

【００２８】また、判定部３の判定結果を記憶部４に記
憶し、この記憶部４の出力を電子回路５に供給して時定
数を調整することにより、調整結果は次の調整時まで保
持される。従って、時定数の調整は例えば電源投入時に
のみ起動信号を発生させて行えばよく、従来の手法のよ
うに常にダミーの時定数回路を動作させる必要はないの
で、消費電流を低減させることができる。

【００２９】さらに、時定数発生部２によって時間基準
発生部１からの時間基準信号を基準として電子回路５の
時定数をモニタする構成であるため、従来の技術のよう
にフィルタの周波数特性を測定する信号処理部を持つ必
要もない。

【００３０】次に、図１に示した時定数調整回路のより
具体的な例を説明する。 （第１の具体例）図２は、図１を具体化した第１の具体
例を示す回路図である。時間基準発生部１は外付けの素
子、つまり集積回路の外部に設けられた絶対精度の良い
抵抗素子Ｒext と容量素子Ｃext の直列回路からなる時
定数回路を電源Ｖｃｃと接地ＧＮＤ間に接続し、さらに
起動用スイッチＳＷ１を容量素子Ｃext の両端間に接続
して構成されている。なお、ＶｃｃとＧＮＤを総称して
電源端という。

【００３１】時定数発生部２は、回路的には時間基準発
生部１と同様に抵抗素子Ｒint1と容量素子Ｃint1の直列
回路からなる時定数回路および起動用スイッチＳＷ２に
より構成されるが、時間基準発生部１の抵抗素子Ｒext
と容量素子Ｃext と異なり、抵抗素子Ｒint1と容量素子
Ｃint1は集積回路上、つまり電子回路５と同一の集積回
路チップ上に形成される。

【００３２】また、この例では判定部３と記憶部４は一
部の要素を共用して一体に構成されており、時間基準発
生部１からの時間基準信号の電圧と所定の基準電圧Ｖｂ
１を比較するコンパレータＣＭＰ１と、時定数発生部２
からの時定数信号の電圧と基準電圧Ｖｂ１を比較するコ
ンパレータＣＭＰ２と、コンパレータＣＭＰ１の出力が
高レベル（“１”）になったタイミングでコンパレータ
ＣＭＰ２の出力が低レベル（“０”）か高レベル
（“１”）かを判定してその判定結果を記憶するフリッ
プフロップＦＦよりなる。すなわち、この例ではフリッ
プフロップＦＦはＤ型フリップフロップであり、そのク
ロック入力にコンパレータＣＭＰ１の出力が接続され、
Ｄ入力にコンパレータＣＭＰ２の出力が接続されてい
る。

【００３３】時定数調整可能な電子回路５は、演算増幅
回路Ａ５１、容量素子Ｃ510,Ｃ511、抵抗素子Ｒ510,Ｒ5
11,Ｒ520,Ｒ521,Ｒ530,Ｒ531 およびスイッチＳＷ５１
〜ＳＷ５３からなり、スイッチＳＷ５１〜ＳＷ５３のオ
ン／オフにより時定数の調整可能な多重帰還型低域通過
フィルタを構成している。すなわち、スイッチＳＷ５１
〜ＳＷ５３をオンにすると、抵抗Ｒ511,Ｒ521,Ｒ531 が
各々抵抗Ｒ510,Ｒ520,Ｒ530 に並列接続されるため、時
定数が小さく、つまりカットオフ周波数が高くなる。

【００３４】次に、図２の時定数調整回路の動作を説明
する。初期状態では、時間基準発生部１のスイッチＳＷ
１と時定数発生部２のスイッチＳＷ２は閉じている。電
源を投入すると、所定の時間経過後に起動信号が発生さ
れ、スイッチＳＷ１，ＳＷ２が開く。これにより容量素
子Ｃext ，Ｃint1はそれぞれ抵抗素子Ｒext ，Ｒint1を
介して充電され始め、時間基準発生部１および時定数発
生部２の出力電圧、すなわち時間基準信号および時定数
信号の電圧が上がる。この電圧の上がり方は、時間基準
発生部１および時定数発生部２を構成する抵抗素子と容
量素子の時定数で決まる。

【００３５】例えば、時定数発生部２を構成する抵抗素
子Ｒint1と容量素子Ｃint1の時定数の設計値を時間基準
発生部１を構成する抵抗素子Ｒext と容量素子Ｃext の
時定数より若干小さめにしておくと、集積回路上に形成
される抵抗素子Ｒint1と容量素子Ｃint1のばらつきが小
さい場合、時定数発生部２の出力電圧の方が時間基準発
生部１の出力電圧より早く基準電圧Ｖｂ１に達する。従
って、抵抗素子Ｒint1および容量素子Ｃint1のばらつき
が小さい場合、判定部３および記憶部４においてコンパ
レータＣＭＰ１の出力より早くコンパレータＣＭＰ２の
出力が“０”から“１”に転じる。

【００３６】判定部３および記憶部４におけるフリップ
フロップＦＦは、コンパレータＣＭＰ１の出力が“０”
から“１”になった時にコンパレータＣＭＰ２の出力レ
ベルを取り込んで記憶するものであり、この場合は
“１”がフリップフロップＦＦに記憶される。電子回路
５ではフリップフロップの反転出力／Ｑである“０”を
受けて、スイッチＳＷ５１〜ＳＷ５３を開いたままの状
態とする。従って、電子回路５の時定数は変更されな
い。

【００３７】集積回路上に形成される抵抗素子Ｒint1お
よび容量素子Ｃint1がばらついて時定数が設計値より大
きくなった場合、電子回路５の抵抗素子および容量素子
もＲint1およびＣint1と同一の集積回路上に形成される
ため、電子回路５の時定数は設計値より大きくなるの
で、これを調整しないと電子回路５におけるフィルタの
時定数が大きくなり、カットオフ周波数が下がってしま
う。

【００３８】ここで、抵抗素子Ｒint1と容量素子Ｃint1
がばらついて時定数が設計値より大きくなった場合、時
間基準発生部１の出力電圧の方が時定数発生部２の出力
電圧より早く基準電圧Ｖｂ１に達する。従って、判定部
３および記憶部４においてコンパレータＣＭＰ２の出力
より早く、コンパレータＣＭＰ１の出力が“０”から
“１”に転じ、“０”がフリップフロップＦＦに記憶さ
れる。このとき、電子回路５ではフリップフロップＦＦ
の反転出力／Ｑである“１”を受けてスイッチＳＷ５１
〜ＳＷ５３を閉じることにより、時定数が小さくなるよ
うに、つまりフィルタのカットオフ周波数が上がり、設
計値からのずれが小さくなるように調整されることにな
る。 （第２の具体例）図３は図１を具体化した第２の具体例
を示す回路図であり、判定部３および記憶部４におい
て、フリップフロップＦＦのＤ入力にコンパレータＣＭ
Ｐ１の出力を、クロック入力にコンパレータＣＭＰ２の
出力をそれぞれ接続し、コンパレータＣＭＰ２の出力が
“０”になったタイミングでコンパレータＣＭＰ２の出
力が“１”か“０”かを判定して、その判定結果を記憶
するようにし、これに伴いフリップフロップの非反転出
力Ｑを用いて電子回路５の時定数を調整するようにした
点が図２と異なっている。このようにしても、第１の具
体例と全く同様の結果が得られることは明らかである。 （第３の具体例）図４に、図１を具体化した第３の具体
例を示す。通常、集積回路上の電源電位およびＧＮＤ電
位は、集積回路上の配線抵抗により、集積回路に供給さ
れる電源電位およびＧＮＤ電位からずれる。第１の実施
形態では、時間基準信号および時定数信号を電圧信号と
しているため、外部電源および外部ＧＮＤに接続されて
いる時間基準発生部１の時定数と、集積回路上の電源お
よびＧＮＤに接続されている時定数発生部２の時定数の
比較を正確にきないこともある。

【００３９】この問題は、図４に示すように時定数発生
部２の電源端（Ｖｃｃ，ＧＮＤ）を集積回路上の他の電
源端（Ｖｃｃ，ＧＮＤ）と独立させて、例えば時間基準
発生部１に接続されている外部電源端（Ｖｃｃ，ＧＮ
Ｄ）と共通に接続し、時定数発生部２のＶｃｃおよびＧ
ＮＤ電位が外部より集積回路に印加するＶｃｃおよびＧ
ＮＤ電位からずれるのを低減させることで解消すること
ができ、これにより時定数の比較を正確に行うことがで
きる。 （第４の具体例）図５に、図１を具体化した第４の具体
例を示す。図２では、時間基準発生部１を抵抗素子Ｒex
t と容量素子Ｃext からなる時定数回路で構成したが、
図５に示すようにカウンタＣＮＴ１を用いて構成するこ
ともできる。このカウンタＣＮＴ１は、時間基準発生部
１の時定数に相当する所定の初期値が与えられ、起動信
号により起動されてクロック信号によりダウンカウント
を開始し、初期値分だけダウンカウントするとリップル
キャリーを発生するように構成される。

【００４０】一方、判定部３および記憶部４において
は、図２におけるコンパレータＣＭＰ１が除去され、カ
ウンタＣＮＴ１からのリップルキャリー出力がフリップ
フロップＦＦのクロック入力に与えられる。

【００４１】ここで、時定数発生部２における抵抗素子
Ｒint1と容量素子Ｃint1からなる時定数回路の時定数の
設計値を時間基準発生部１に与えた初期値に相当する時
定数より若干小さめにしておくと、集積回路上に形成さ
れた抵抗素子Ｒint1と容量素子Ｃint1のばらつきが小さ
い場合、時間基準発生部１のカウンタＣＮＴ１が初期値
分ダウンカウントしてリップルキャリーが発生する時点
より早く、時定数発生部２の出力電圧が基準電圧Ｖｂ１
に達する。従って、抵抗素子Ｒint1と容量素子Ｃint1の
ばらつきが小さい場合、カウンタＣＮＴ１がリップルキ
ャリーを発生するより早く、コンパレータＣＭＰ２の出
力が“０”から“１”に転じる。

【００４２】フリップフロップＦＦは、カウンタＣＮＴ
１からリップルキャリーが発生した時にコンパレータＣ
ＭＰ２の出力レベルを取り込んで記憶し、この場合は
“１”を記憶する。電子回路５ではフリップフロップの
反転出力／Ｑである“０”を受けて、スイッチＳＷ５１
〜ＳＷ５３を開いたままの状態とするので、電子回路５
の時定数は変更されない。

【００４３】ここで、抵抗素子Ｒint1と容量素子Ｃint1
がばらついて時定数が設計値より大きくなった場合、時
定数発生部２の出力電圧が基準電圧Ｖｂ１に達するより
早く、時間基準発生部１のカウンタＣＮＴ１が初期値分
ダウンカウントしリップルキャリーを発生する。従っ
て、判定部３および記憶部４においてコンパレータＣＭ
Ｐ２の出力が“０”から“１”に転じるより早くカウン
タＣＮＴ１がリップルキャリーを発生し、“０”がフリ
ップフロップＦＦに記憶される。このとき、電子回路５
ではフリップフロップＦＦの反転出力／Ｑである“１”
を受けてスイッチＳＷ５１〜ＳＷ５３を閉じることによ
り、時定数が小さくなるように、つまりフィルタのカッ
トオフ周波数が上がり、設計値からのずれが小さくなる
ように調整されることになる。 （第５の具体例）図６は、図１を具体化した第５の具体
例を示す回路図であり、時定数発生部２が増幅回路Ａ２
１、抵抗素子Ｒint 、容量素子Ｃint および電圧源Ｅ２
１からなる一般的な積分器により構成されている点が図
５と異なっている。なお、この例では時間基準発生部１
を図５と同様にカウンタＣＮＴ１を用いて構成したが、
図２〜図４と同様に時定数回路を用いて構成してもよ
い。 （第６の具体例）図７は、図１を具体化した第６の具体
例を示す回路図であり、電子回路５はトランスコンダク
タンスが切り替え可能なトランスコンダクタと容量素子
からなるフィルタを構成している。また、これに伴い時
定数発生部２をトランスコンダクタＴ２１と容量素子Ｃ
int からなる積分器で構成している。この場合、判定部
３の判定結果を記憶する記憶部４の出力に基づいて、電
子回路５内のトランスコンダクタのトランスコンダクタ
ンスを調整することで、時定数を調整すればよい。な
お、この例では時間基準発生部１を図５と同様にカウン
タＣＮＴ１を用いて構成したが、図２〜図４と同様に時
定数回路を用いて構成してもよい。

【００４４】［第２の実施形態］図８に、本発明の第２
の実施形態に係る時定数調整回路の概略構成を示す。上
述した第１の実施形態では、基準時間発生部１と時定数
発生部２が共通の起動信号に同時に起動される。図２〜
図４中の時定数発生部２において、起動信号が入力され
るまで容量素子Ｃint1をショートして時定数信号をＧＮ
Ｄ電位にするためのスイッチＳＷ２は、例えばＭＯＳト
ランジスタにより構成される。この場合、起動信号によ
りスイッチＳＷ２がオフすると、スイッチＳＷ２を構成
するＭＯＳトランジスタから放出されるチャネル電荷ｑ
が瞬間的に容量素子Ｃint1に蓄えられ、容量素子Ｃint
の容量をＣint で表すと、容量素子Ｃint には瞬時にし
てｑ／Ｃint なる電圧が初期値として発生する。このた
め、時定数発生部２からの出力電圧が判定部３で基準電
圧Ｖｂ１に達してコンパレータＣＭＰ２の出力が“１”
に反転する時間に誤差が生じてしまう。

【００４５】この問題は、図８に示すように時間基準発
生部１を起動する第２の起動信号を時定数発生部２が動
作を開始した後に時定数発生部２で発生させることによ
り解決できる。

【００４６】図９は、図８を具体化した例を示す回路図
であり、図５の構成を基本として時定数発生部２内にコ
ンパレータＣＭＰ３が追加されている。コンパレータＣ
ＭＰ３は、時定数発生部２から判定部３への出力電圧が
所定の電圧Ｖｂ０となった時刻に出力が反転する。この
コンパレータＣＭＰ３の反転出力が第２の起動信号とし
て時間基準発生部１に供給され、時間基準発生部１のカ
ウンタＣＮＴ１が起動される。この場合、時間基準発生
部１のカウンタＣＮＴ１の初期値として与えた時定数よ
り、時定数発生部２の出力がＶｂ０からＶｂ１に変化す
る時間の設計値を若干短めにしてやればよい。

【００４７】［第３の実施形態］図１０に、本発明の第
３の実施形態に係る時定数調整回路の概略構成を示す。
本実施形態では、時定数発生部２が時定数の異なる複数
（ｎ）の時定数発生回路２−２〜２−ｎにより構成され
ている。

【００４８】第１、第２の実施形態では、抵抗素子や容
量素子などの大きなばらつきにより時定数発生部２の時
定数がばらついているかどうかの判定を大まかに行う例
について説明したが、本実施形態では異なる時定数の時
定数発生回路２−２〜２−ｎによってｎ個の時定数信号
が同時に出力され、時間基準信号の電圧値が所定値に達
した時点とｎ個の時定数信号の電圧値が所定値に達した
時点の前後関係がそれぞれ判定される。このようにする
ことで、時定数のばらつきの度合も検出することが可能
となり、時定数の調整精度を上げることができる。 （第１の具体例）図１１は、図１０を具体化した第１の
具体例を示す回路図である。時定数発生回路２−１〜２
−ｎは、抵抗素子Ｒint2-1〜Ｒint2-nと容量素子Ｃint2
-1〜Ｃint2-nおよび起動用スイッチＳＷ２−１〜ＳＷ２
−ｎにより構成され、起動用スイッチＳＷ２−１〜ＳＷ
２−ｎは時間基準発生部１の起動用スイッチＳＷ１を起
動する起動信号と共通の起動信号により起動される。

【００４９】また、時定数発生部２がｎ個の時定数発生
回路２−１〜２−ｎにより構成されることに伴い、時間
基準発生部１の出力電圧が基準電圧Ｖｂ１に達した時点
と時定数発生回路２−１〜２−ｎの出力電圧が基準電圧
Ｖｂ１に達した時点の前後関係を判定し、かつその判定
結果を記憶する判定部３および記憶部４においても、時
定数発生回路２−１〜２−ｎの出力電圧と基準電圧Ｖｂ
１を比較するためにｎ個のコンパレータＣＭＰ２−１〜
ＣＭＰ２−ｎが設けられ、さらにｎ個のフリップフロッ
プＦＦ−１〜ＦＦ−ｎが設けられている。フリップフロ
ップＦＦ−１〜ＦＦ−ｎの反転出力／Ｑは、電子回路５
内の時定数切り替えのためのスイッチＳＷ５−１〜ＳＷ
５−ｎのオン／オフに用いられる。

【００５０】ここで、時定数発生回路２−１〜２−ｎの
それぞれの抵抗素子および容量素子の設計値の関係をＲ
int2-1＞Ｒint2-2＞……＞Ｒint2-n、Ｃint2-1＝Ｃint2
-2＝……＝Ｃint2-n＝Ｃext として、時定数発生回路２
−１〜２−ｎから時定数の異なるｎ個の時定数信号を同
時に発生させる。例えば、ｎ＝６として、０．８７５×
Ｒint2-1＝０．９２５×Ｒint2-2＝０．９７５×Ｒint2
-3＝１．０２５×Ｒint2-4＝１．０７５×Ｒint2-5＝
１．１２５×Ｒint2-6＝Ｒext のように、集積回路外の
外付け抵抗である時間基準発生部１内の抵抗素子Ｒext
に対して１／０．８７５〜１／１．１２５の重み付けを
行い、Ｒint2-1〜Ｒint2-6を設計値として設定する。容
量素子Ｃint2-1〜Ｃint2-6および抵抗素子Ｒint2-1〜Ｒ
int2-6は、同一の集積回路チップ上に形成されるため、
相対的なばらつきは非常に小さく、ほとんど無視でき
る。

【００５１】このような構成とすれば、例えば集積回路
チップ上に形成した抵抗素子と容量素子の値がばらつき
により共に５％大きくなったとすると、時定数は設計値
より１０．２５％大きくなる。従って、時定数発生回路
２−１〜２−５の抵抗素子と容量素子による時定数はＲ
ext ×Ｃext より大きいので、時定数発生回路２−１〜
２−５の出力が基準電圧Ｖｂ１に達するのは、時間基準
発生部１の出力が基準電圧Ｖｂ１に達するより遅い。こ
のため、判定部３および記憶部４においてフリップフロ
ップＦＦ−１〜ＦＦ−５には“０”が取り込まれ、フリ
ップフロップＦＦ−６には“１”が取り込まれる。

【００５２】また、例えば集積回路チップ上に形成した
抵抗素子の値は設計値通りで、容量素子の値のみばらつ
いて５％小さくなったとすると、時定数発生回路２−１
〜２−２の抵抗素子と容量素子による時定数はＲext ×
Ｃext より小さいので、時定数発生回路２−１〜２−２
の出力が基準電圧Ｖｂ１に達するのは、時間基準発生部
１の出力が基準電圧Ｖｂ１に達するより遅い。このた
め、判定部３および記憶部４においてフリップフロップ
ＦＦ−１〜ＦＦ−２には“０”が取り込まれ、フリップ
フロップＦＦ−３〜ＦＦ−６には“１”が取り込まれ
る。

【００５３】このように、判定部３および記憶部４にお
いてフリッププロップＦＦ−１〜ＦＦ−ｎが取り込む
“１”の数により、集積回路チップ上に形成した抵抗素
子と容量素子による時定数のばらつきの度合を知ること
ができる。因みに、上記の例では抵抗素子と容量素子の
値が全くばらつかない時は、時定数発生回路２-1〜２-3
の抵抗素子と容量素子による時定数はＲext ×Ｃext よ
り大きいので、時定数発生回路２-1〜２-3の出力が基準
電圧Ｖｂ１に達するのは、時間基準発生部１の出力が基
準電圧Ｖｂ１に達するより遅く、判定部３および記憶部
４においてフリップフロップＦＦ−１〜ＦＦ−３には
“０”が取り込まれ、フリップフロップＦＦ−４〜ＦＦ
−６には“１”が取り込まれる。

【００５４】一方、電子回路５は例えば図１１中に示さ
れるように一つの容量素子Ｃ510 を有し、スイッチＳＷ
５−１〜ＳＷ５−ｎを切り替えて、抵抗素子Ｒ5-1 〜Ｒ
5-nを抵抗素子Ｒ5-0 に適宜並列に接続するのみで時定
数が調整できる構成をとる。上の説明に合わせてｎ＝６
とすると、スイッチＳＷ５−１〜ＳＷ５−６が全て開放
した時、Ｒ5-0 ＝１．１７６５×Ｒ5nominal、つまり抵
抗素子Ｒ5-0 の値を所望の抵抗値Ｒ5nominalに対して
１．１７６５倍にとり、スイッチＳＷ５−１〜ＳＷ５−
６が閉じた時に互いに並列に接続される抵抗素子Ｒ5-1
〜Ｒ5-6 の値をＲ5-1 ＝Ｒ5-2 ＝……＝Ｒ5-6 ＝１７×
Ｒ5-0 に設定する。

【００５５】ここで、集積回路上で抵抗素子と容量素子
がともに５％大きくなると、判定部３および記憶部４に
おいてフリップフロップＦＦ−１〜ＦＦ−５には“０”
が取り込まれ、フリップフロップＦＦ−６には“１”が
取り込まれるので、記憶部４の出力であるフリップフロ
ップの反転出力／Ｑは、フリップフロップＦＦ−１〜Ｆ
Ｆ−５の反転出力が“１”で、フリップフロップＦＦ−
６の反転出力が“０”となる。よって、電子回路５にお
いてはスイッチＳＷ５−１〜ＳＷ５−５が閉じ、抵抗素
子Ｒ5-1 〜Ｒ5-5 が抵抗素子Ｒ5-0 に並列に接続され
る。

【００５６】このとき、抵抗素子Ｒ5-0 ，Ｒ5-1 〜Ｒ5-
5 の並列合成抵抗の値は０．７７２７×Ｒ5-0 となり、
それぞれの抵抗素子の値が５％大きくなったことまで勘
定に入れると、０．７７２７×Ｒ5-0 ＝０．７７２７×
１．１７６５×１．０５×Ｒ5nominal＝０．９５４５×
Ｒ5nominalとなる。一方、容量素子Ｃ510 の値も５％大
きくなっているので、最終的に得られる時定数は所望の
時定数に対して０．９５４５×１．０５＝１．００２倍
となり、時定数の自動調整をより高精度に行うことがで
きる。

【００５７】さらに、この例では時定数発生部２から時
定数の異なる複数の出力信号を同時に出力し、時間基準
発生部１の出力信号が基準電圧Ｖｂ１に達した時点と、
時定数発生部２からの複数の出力信号が基準電圧Ｖｂ１
に達した時点との前後関係の判定を判定部３において並
行して行うため、構成素子数はやや多くなるが、時定数
発生部２からの出力信号が一つの場合と同等の速度で判
定ができ、時定数の調整に要する時間が短時間で済むと
いう利点がある。 （第２の具体例）図１２は、図１０を具体化した第２の
具体例を示す回路図である。図１１の例では、電子回路
５においてスイッチＳＷ５−１〜ＳＷ５−ｎを閉じるこ
とで並列接続される抵抗素子Ｒ5-1 〜Ｒ5-n の値を同じ
にしたが、例えばＲ5-1 ＝Ｒ、Ｒ5-2 ＝２Ｒ、Ｒ5-3 ＝
４Ｒ、Ｒ5-4 ＝８Ｒ…のように重みを付けることによ
り、並列に接続する抵抗素子の数を減らすこともでき
る。

【００５８】この場合、図１２に示すように判定部３お
よび記憶部４におけるフリップフロップＦＦ−１〜ＦＦ
−ｎの反転出力に得られる“１”の数をエンコーダＥＮ
Ｃによりｍビットの２進コードに変換し、これを電子回
路５におけるｍ個（ｍ＜ｎ）の抵抗素子Ｒ5-1 〜Ｒ5-m
を切り替えて抵抗素子Ｒ5-0 に並列に接続するためのス
イッチＳＷ５−１〜ＳＷ５−ｍをオン／オフする構成と
する。

【００５９】［第４の実施形態］図１３に、本発明の第
４の実施形態に係る時定数調整回路を示す。第３の実施
形態では時定数発生部２がｎ個の時定数信号を同時に発
生するのに対して、本実施形態では、一つの時定数発生
部２が異なる時定数の複数の時定数信号を時分割で順次
選択的に発生するように構成されている。

【００６０】すなわち、時定数発生部２は抵抗素子Ｒin
t2-0と容量素子Ｃint2および起動用スイッチＳＷ２Ｒの
基本構成要素に加えて、ｎ個の抵抗素子Ｒint2-1〜Ｒin
t2-nと、これらを抵抗素子Ｒint2-0に並列に接続するた
めのスイッチＳＷ２−１〜ＳＷ２−ｎを有する。なお、
時間基準発生部１の抵抗素子Ｒext と容量素子Ｃextが
集積回路外部に設けられているのに対し、抵抗素子Ｒin
t2-0と容量素子Ｃint2および抵抗素子Ｒint2-1〜Ｒint2
-nは集積回路上、つまり電子回路５と同一チップ上に形
成される。

【００６１】この時定数発生部２では、時間基準発生部
１内の起動用スイッチＳＷ１および時定数発生部２内の
起動用スイッチＳＷ２Ｒをオン／オフさせる起動信号を
入力とするカウンタ６の出力により、スイッチＳＷ２−
１〜ＳＷ２−ｎが順次オンとなる。起動信号は、時間基
準発生部１および時定数発生部２の持つ時定数に比較し
て十分に長い時間間隔（例えば、時定数の１０倍程度の
間隔）で有限回発生される。そして、この起動信号をカ
ウンタ６が所定個数カウントする毎にスイッチＳＷ２−
１〜ＳＷ２−ｎが順次オンとなることによって、時定数
発生部２において抵抗素子Ｒint2-0に並列接続される抵
抗素子Ｒint2-1〜Ｒint2-nの数が変わり、その並列合成
抵抗値、つまり時定数に寄与する抵抗値が変化して、異
なる時定数の時定数信号を選択的に順次発生する。

【００６２】また、本実施形態では判定部３および記憶
部４において、フリップフロップに代えてカウンタＣＮ
Ｔ２を用い、各々の起動信号に対して時間基準発生部１
の出力が基準電圧Ｖｂ１になってコンパレータＣＭＰ１
の出力が“１”となった時、この“１”をカウントする
か否かを時定数発生部２の出力が基準電圧Ｖｂ１に達し
ているかどうかで決定させるようにしている。これは具
体的には、コンパレータＣＭＰ１の出力をカウンタＣＮ
Ｔ２のクロック入力に与え、時定数発生部２の出力が基
準電圧Ｖｂ１に達しているかどうか判定するコンパレー
タＣＭＰ２の出力をカウンタＣＮＴ２のイネーブル入力
Ｅに与えることで実現できる。また、このように判定部
３および記憶部４にカウンタＣＮＴ２を用いることで、
図１２で必要であったエンコーダＥＮＣを省くことも可
能となる。

【００６３】さらに、この例では時定数発生部２から時
定数の異なる出力信号を順次選択的に出力し、時間基準
発生部１の出力信号が基準電圧Ｖｂ１に達した時点と、
時定数発生部２の時定数の異なる出力信号が基準電圧Ｖ
ｂ１に達した時点との前後関係の判定を判定部３におい
て時分割で順次行うため、判定に要する時間が若干増え
るが、時定数発生部２の構成素子数が減り、また判定部
３および記憶部４で用いるコンパレータが少なくて済む
ので、時定数調整回路の構成が簡単となるという利点が
ある。

【００６４】［第５の実施形態］図１４は、本発明の第
５の実施形態に係る時定数調整回路の概略構成を示すブ
ロック図である。この時定数調整回路は、集積回路上に
構成された時定数を持つ電子回路１５の時定数を調整す
る回路であり、基準抵抗回路１１と、モニタ用抵抗回路
１２および判定部１３からなる。但し、電子回路１５は
時定数の関わる抵抗素子および容量素子のうち容量素子
は集積回路上に形成されておらず、集積回路の外付け素
子として設けられている。

【００６５】基準抵抗回路１１は、集積回路の外部に設
けられた抵抗素子を含んで構成され、この抵抗素子の値
に依存した出力信号を発生する。モニタ用抵抗回路１２
は、集積回路上に形成された抵抗素子の値のばらつき、
つまり電子回路１５の時定数の変化をモニタするための
もので、集積回路上に形成された抵抗素子を含んで構成
され、この抵抗素子の値に依存した出力信号を発生す
る。

【００６６】基準抵抗回路１１およびモニタ用抵抗回路
１２の出力信号は判定部１３に入力され、両者の大小関
係が判定される。そして、この判定部１３の判定結果に
基づいて電子回路１５の時定数が抵抗値の切り替えによ
り調整される。なお、図１４の例ではモニタ用抵抗回路
１２は複数（ｎ）個の抵抗回路１２−１〜１２−ｎによ
り構成される。

【００６７】時定数に関わる容量素子を集積回路外に設
けた電子回路１５における時定数のばらつきは、集積回
路上に形成した抵抗素子の抵抗値のばらつきに基本的に
依存する。このため、基準抵抗回路１１で発生した電気
信号とモニタ用抵抗回路１２で発生した電気信号の大小
関係を判定部１３で判定することにより、集積回路上に
形成した抵抗素子が所定の値より大きくなっているか小
さくなっているか判定することができる。

【００６８】従って、この判定部１３の判定結果によ
り、電子回路１５の時定数に関わる抵抗素子を切り替え
ることで、参照交流信号を用いることなく電子回路の時
定数調整が可能となる。この調整は、例えば電源投入時
にのみ起動信号を発生させて行えばよいので、従来の手
法のように常にダミーの時定数回路を動作させる必要は
なく、またフィルタの周波数特性を測定する信号処理部
を持つ必要もない。

【００６９】次に、図１４に示した時定数調整回路の具
体例を説明する。 （第１の具体例）図１５は、図１４を具体化した第１の
具体例を示す回路図である。基準抵抗回路１１は、トラ
ンジスタＱＮ３−０とそのエミッタに接続された外付け
の抵抗素子Ｒext により構成される。モニタ用抵抗回路
１２は、トランジスタＱＮ３−１〜ＱＮ３−ｎとそのエ
ミッタに接続された抵抗素子Ｒint2-1〜Ｒint2-nにより
構成される。トランジスタＱＮ３−０〜ＱＮ３−ｎのベ
ースは共通に接続され、所定のバイアス電圧Ｖｂｂ１が
印加されている。

【００７０】このような構成により、抵抗素子Ｒint2-1
〜Ｒint2-nおよびＲext にはそれらの抵抗値に応じた電
流が流れ、その電流がトランジスタＱＮ３−０〜ＱＮ３
−ｎのコレクタより出力される。基準抵抗回路１１の出
力であるトランジスタＱＮ３−０のコレクタ電流は判定
部１３に入力され、トランジスタＱＰ３−０〜ＱＰ３−
ｎにより構成されるカレントミラーＣＭ３１によって複
製される。カレントミラーＣＭ３１で複製された電流
は、モニタ用抵抗回路１２の出力であるトランジスタＱ
Ｎ３−１〜ＱＮ３−ｎのコレクタ電流と比較され、この
比較結果がバッファＢ３−1 〜Ｂ３−ｎを介して判定部
１３の出力として電子回路１５に供給される。

【００７１】電子回路１５では、判定部１３の出力に従
ってスイッチＳＷ５−１〜ＳＷ５−ｎのオン／オフが制
御され、これにより時定数が調整される。電子回路１５
は、例えば図１１中に示した電子回路５と回路的には同
一であるが、時定数を決める容量素子Ｃ510 は外付けで
あり、精度が高いものとする。

【００７２】次に、図１５の時定数調整回路の動作を説
明する。モニタ用抵抗回路１２の抵抗素子Ｒint2-1〜Ｒ
int2-nの抵抗値の関係はＲint2-1＞Ｒint2-2＞……＞Ｒ
int2-nであり、モニタ用抵抗回路１２はこれらの抵抗値
に応じた電流を発生する。例えばｎ＝６とし、０．８７
５×Ｒint2-1＝０．９２５×Ｒint2-2＝０．９７５×Ｒ
int2-3＝１．０２５×Ｒint2-4＝１．０７５×Ｒint2-5
＝１．１２５×Ｒint2-6＝Ｒext として、外付け抵抗素
子Ｒext の値に１／０．８７５〜１／１．１２５の重み
を付けた値を抵抗素子Ｒint2-1〜Ｒint2-6の設計値とし
て設定する。抵抗素子Ｒint2-1〜Ｒint2-6は同一の集積
回路チップ上に形成されるため、その値の相対的なばら
つきは非常に小さく、無視できるものとする。

【００７３】このように集積回路チップ上に形成した抵
抗素子Ｒint2-1〜Ｒint2-6の値がばらつかず、設計値の
通りであるとすると、前述したようにＲint2-1＞Ｒint2
-2＞Ｒint2-3＞Ｒext ＞Ｒint2-4＞Ｒint2-5＞Ｒint2-6
であることから、トランジスタＱＮ３−１〜ＱＮ３−３
のコレクタ電流は、トランジスタＱＮ３−０のコレクタ
電流より小さく、トランジスタＱＮ３−４〜ＱＮ３−６
のコレクタ電流は、トランジスタＱＮ３−０のコレクタ
電流より大きくなる。このため、トランジスタＱＮ３−
０のコレクタ電流とトランジスタＱＮ３−１〜ＱＮ３−
６のコレクタ電流をカレントミラーＣＭ３１を介して電
流比較すると、トランジスタＱＰ３−１〜ＱＰ３−３の
コレクタ電位が高く、トランジスタＱＰ３−４〜ＱＰ３
−６のコレクタ電位は低くなる。すなわち、バッファＢ
３−１〜Ｂ３−３は“１”を出力し、バッファＢ３−４
〜Ｂ３−６は“０”を出力する。

【００７４】ここで、例えば集積回路チップ上に形成し
た抵抗素子がばらついて、５％大きくなったとすると、
モニタ用抵抗回路１２の出力電流は、いずれも設計値の
１／１．０５倍、つまり、およそ４．８％小さくなる。
従って、抵抗素子の大小関係はＲint2-1＞Ｒint2-2＞Ｒ
int2-3＞Ｒint2-4＞Ｒext ＞Ｒint2-5＞Ｒint2-6とな
り、トランジスタＱＮ３−０のコレクタ電流とトランジ
スタＱＮ３−１〜ＱＮ３−６のコレクタ電流を比較する
と、トランジスタＱＰ３−１〜ＱＰ３−４のコレクタ電
位が高く、トランジスタＱＰ３−５〜ＱＰ３−６のコレ
クタ電位は低くなる。すなわち、バッファＢ３−１〜Ｂ
３−４は“１”を出力し、バッファＢ３−５〜Ｂ３−６
は“０”を出力する。このようにして、判定部１３で抵
抗素子のばらつきの度合を知ることができる。

【００７５】電子回路１５は、図１１と同様に一つの外
付け容量素子Ｃ510 を有し、スイッチＳＷ５−１〜ＳＷ
５−ｎを切り替えて抵抗素子Ｒ5-1 〜Ｒ5-n を抵抗素子
Ｒ5-0 に適宜並列に接続するのみで時定数が調整できる
構成をとる。上の説明に合わせてｎ＝６とすると、スイ
ッチＳＷ５−１〜ＳＷ５−６が全て開放した時、Ｒ5-0
＝１．１７６５×Ｒ5nominal、つまり抵抗素子Ｒ5-0 の
値を所望の抵抗値Ｒ5nominalに対して１．１７６５倍に
とり、スイッチＳＷ５−１〜ＳＷ５−６が閉じた時に互
いに並列に接続される抵抗素子Ｒ5-1 〜Ｒ5-6 の値をＲ
5-1 ＝Ｒ5-2 ＝……＝Ｒ5-6 ＝１７×Ｒ5-0 に設定す
る。

【００７６】ここで、集積回路上で抵抗素子の値が５％
大きくなると、上述したように判定部１３においてバッ
ファＢ３−１〜Ｂ３−４は“１”を出力し、バッファＢ
３−５〜Ｂ３−６は“０”を出力するので、電子回路１
５においてスイッチＳＷ５−１〜ＳＷ５−４が閉じ、抵
抗素子Ｒ5-1 〜Ｒ5-4 が抵抗素子Ｒ5-0 に並列接続され
る。このとき、抵抗素子Ｒ5-0 ，Ｒ5-1 〜Ｒ5-4 の並列
合成抵抗の値は０．８０９５×Ｒ5-0 となり、抵抗素子
の値が５％大きくなったことまで勘定に入れると、０．
８０９５×Ｒ5-0 ＝０．８０９５×１．１７６５×１．
０５×Ｒ5nominal＝１．００００２５×Ｒ5nominalとな
る。このように集積回路上の抵抗素子のばらつきを自動
調整することにより、電子回路１５における時定数のば
らつきを自動調整できる。

【００７７】さらに、この例ではモニタ用抵抗回路１２
から複数の抵抗値に依存した出力信号を同時に出力し、
基準抵抗回路１１からの出力信号とモニタ用抵抗回路１
２からの複数の抵抗値に依存した出力信号の大小関係を
判定部１３で並行して行っているため、構成素子数はや
や多くなるが、モニタ用抵抗回路１２からの出力信号が
一つの場合と同等の速度で判定ができ、時定数の調整に
要する時間が短時間で済むという利点がある。 （第２の具体例）図１６に、図１４を具体化した第２の
具体例を示す。通常、集積回路上の電源電位およびＧＮ
Ｄ電位は、集積回路上の配線抵抗により、集積回路に供
給される電源電位およびＧＮＤ電位からずれる。このた
め、モニタ用抵抗回路１２の集積回路上のＧＮＤ電位と
基準抵抗回路１１の外部ＧＮＤ電位の差により、抵抗素
子のばらつきを正確に判定できない場合もある。

【００７８】この問題は、図１６に示すようにモニタ用
抵抗回路１２のＧＮＤ電位を集積回路上の他のＧＮＤ電
位と独立して、すなわち例えば基準抵抗回路１１に接続
されている外部ＧＮＤから与え、モニタ用抵抗回路１２
のＧＮＤ電位が外部より集積回路に印加するＧＮＤ電位
からずれるのを低減させることで解消でき、これにより
抵抗素子のばらつきを正確に判定することが可能とな
る。

【００７９】また、図１５では外乱などにより判定部１
３における電流比較結果が不安定になることがあるが、
この点は図１６中に示すようにバッファＢ３−１〜Ｂ３
−ｎにヒステリシスを持たせることで緩和できる。すな
わち、バッファＢ３−１〜Ｂ３−ｎはその入力であるト
ランジスタＱＰ３−１〜ＱＰ３−３のコレクタ電位が外
乱により多少の範囲内で変化しても出力は変化しない特
性、いわゆるヒステリシス特性を有している。

【００８０】［第６の実施形態］図１７に、本発明の第
６の実施形態に係る時定数調整回路を示す。第５の実施
形態では、モニタ用抵抗回路１２が重み付けられたｎ個
の抵抗素子Ｒint2-1〜Ｒint2-nを介してｎ個の出力信号
を同時に発生するのに対して、本実施形態では、モニタ
用抵抗回路１２がｎ個の出力信号を時分割で順次選択的
に発生するように構成されている。

【００８１】すなわち、モニタ用抵抗回路１２はトラン
ジスタＱＮ３−１と抵抗素子Ｒint2-0に加えて、ｎ個の
抵抗素子Ｒint2-1〜Ｒint2-nと、これらを抵抗素子Ｒin
t2-0に並列に接続するためのスイッチＳＷ２−１〜ＳＷ
２−ｎを有する。なお、基準抵抗回路１１の抵抗素子Ｒ
ext が集積回路外部に設けられているのに対し、抵抗素
子Ｒint2-0，Ｒint2-1〜Ｒint2-nは集積回路上、つまり
電子回路１５と同一チップ上に形成される。

【００８２】このモニタ用抵抗回路１２では、起動信号
を入力とするカウンタ１６の出力により、スイッチＳＷ
２−１〜ＳＷ２−ｎが順次オンとなる。起動信号は、抵
抗値のばらつきのモニタを十分に行うことができるよう
な長い時間間隔で有限回発生される。そして、この起動
信号をカウンタ１６が所定個数カウントする毎に、スイ
ッチＳＷ２−１〜ＳＷ２−ｎが順次オンとなることによ
って、モニタ用抵抗回路１２において抵抗素子Ｒint2-0
に並列接続される抵抗素子Ｒint2-1〜Ｒint2-nの数が変
わり、その並列合成抵抗値、つまりモニタ用抵抗回路１
２の出力信号の電圧に寄与する抵抗値が変化して、異な
る電圧の出力信号を選択的に順次発生する。

【００８３】一方、基準抵抗回路１１の出力であるトラ
ンジスタＱＮ３−０のコレクタ電流は判定部１３に入力
され、この場合は二つのトランジスタＱＰ３−０，ＱＰ
３−１により構成されるカレントミラーによって複製さ
れる。このカレントミラーで複製された電流は、モニタ
用抵抗回路１２の出力であるトランジスタＱＮ３−１の
コレクタ電流と比較され、この比較結果がバッファＢ３
−１を介して判定部１３の出力となる。

【００８４】判定部１３の出力は、この例では記憶部を
構成するカウンタ１４のイネーブル入力に与えられる。
カウンタ１４のクロック入力には、カウンタ１６のクロ
ック入力に与えられた起動信号が遅延部１７を介して与
えられる。遅延部１７の遅延時間は、カウンタ１６に起
動信号が入力されてから判定部１３に出力が現れるまで
の時間と等しく選ばれる。従って、カウンタ１４にはス
イッチＳＷ２−１〜ＳＷ２−ｎのオンに同期して判定部
１３の出力が記憶され、これが電子回路１５に供給され
る。電子回路１５では、カウンタ１４の出力に従ってス
イッチＳＷ５−１〜ＳＷ５−ｎのオン／オフが制御さ
れ、時定数が調整される。

【００８５】さらに、この実施形態ではモニタ用抵抗回
路１２から複数の抵抗値に依存した出力信号を順次選択
的に出力し、基準抵抗回路１１からの出力信号とモニタ
用抵抗回路１２からの複数の抵抗値に依存した出力信号
の大小関係を判定部１３で時分割で順次行うため、判定
に要する時間が若干増えるが、判定部１３が少なくて済
み、構成が簡単となるという利点がある。

【００８６】

【発明の効果】以上説明したように、本発明では(1) 集
積回路の外部に設けられた時定数回路の時定数を基準と
して、集積回路上に形成された時定数回路の時定数のば
らつきをモニタし、これに基づいて集積回路上に構成さ
れた時定数を持つ電子回路の時定数を調整するか、ある
いは(2) 集積回路の外部に設けられた抵抗素子を基準と
して、集積回路上に形成された抵抗素子のばらつきをモ
ニタし、これに基づいて集積回路上に形成された抵抗素
子と該集積回路外に設けられた容量素子とを含む時定数
を持つ電子回路の時定数を調整するようにしている。

【００８７】従って、集積回路の外部に複雑な参照交流
信号源を用意する必要がなく、またフィルタの周波数特
性を測定する信号処理部を必要とすることもないので、
非常に簡単な構成により時定数の調整を行うことができ
る。また、一旦得られた判定結果を記憶して時定数の調
整に用いることにより、時定数の調整は例えば電源投入
時にのみ起動信号を発生させて行えばよく、従来の手法
のように常にダミーの時定数回路を動作させる必要はな
いので、消費電流の低減が可能となる。

【００８８】さらに、上記(2) の場合は、時定数モニタ
用の複数の抵抗素子を有する第２の抵抗回路から異なる
抵抗値に依存した出力信号を同時にまたは順次選択的に
発生させ、基準の第１の抵抗回路の出力信号と第２の抵
抗回路の異なる抵抗値に依存する出力信号との大小関係
を判定することによって、時定数のばらつきの度合いを
検出することにより、時定数の調整精度をさらに上げる
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る時定数調整回路
の概略構成を示すブロック図

【図２】同実施形態に係る具体例を示す回路図

【図３】同実施形態に係る他の具体例を示す回路図

【図４】同実施形態に係る他の具体例を示す回路図

【図５】同実施形態に係る他の具体例を示す回路図

【図６】同実施形態に係る他の具体例を示す回路図

【図７】同実施形態に係る他の具体例を示す回路図

【図８】本発明の第２の実施形態に係る時定数調整回路
の概略構成を示すブロック図

【図９】同実施形態に係る具体例を示す回路図

【図１０】本発明の第３の実施形態に係る時定数調整回
路の概略構成を示すブロック図

【図１１】同実施形態に係る具体例を示す回路図

【図１２】同実施形態に係る他の具体例を示す回路図

【図１３】本発明の第４の実施形態に係る時定数調整回
路の回路図

【図１４】本発明の第５の実施形態に係る時定数調整回
路の概略構成を示すブロック図

【図１５】同実施形態に係る具体例を示す回路図

【図１６】同実施形態に係る他の具体例を示す回路図

【図１７】本発明の第６の実施形態に係る時定数調整回
路の回路図

【符号の説明】

１…時間基準発生部 ２…時定数発生部 ２−１〜２−ｎ…時定数回路 ３…判定部 ４…記憶部 ５…電子回路 ６…カウンタ １１…基準抵抗回路 １２，１２−１〜１２−ｎ…モニタ用抵抗回路 １３…判定部 １４…カウンタ １５…電子回路 １６…カウンタ １７…遅延部 Ｒext …時間基準発生部の抵抗素子 Ｒint ，Ｒint1，Ｒint2-1〜Ｒint2-n…時定数発生部の
抵抗素子 Ｃint ，Ｃint1，Ｃint2-1〜Ｃint2-n…時定数発生部の
容量素子 ＳＷ１，ＳＷ２，ＳＷ２１，ＳＷ２２，ＳＷ２−１〜Ｓ
Ｗ２−ｎ…起動用スイッチ ＳＷ５１〜ＳＷ５３，ＳＷ５−１〜ＳＷ５−ｎ…時定数
切り替え用スイッチ ＣＭＰ１，ＣＭＰ２，ＣＭＰ２-1〜ＣＭＰ２-n，ＣＭＰ
３…コンパレータ ＦＦ，ＦＦ−１〜ＦＦ−ｎ…フリップフロップ Ａ２１，Ａ５１，Ａ５２…増幅回路 ＣＮＴ１，ＣＮＴ２…カウンタ Ｅ２１…電圧源 Ｔ２１…トランスコンダクタ ＥＮＣ…エンコーダ Ｂ３−１〜Ｂ３−ｎ…バッファ ＣＭ３１…カレントミラー

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−209910（ＪＰ，Ａ) 特開 平４−340244（ＪＰ，Ａ) 特開 平８−274581（ＪＰ，Ａ) 特開 平５−347537（ＪＰ，Ａ) 特開 平４−347918（ＪＰ，Ａ) 特開 平７−274582（ＪＰ，Ａ) 特開 平５−209929（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 11/04

Claims (15)

(57)【特許請求の範囲】
1. 【請求項１】集積回路上に構成された時定数を持つ電子
   回路の時定数を調整する時定数調整回路において、 前記集積回路の外部に設けられた時定数回路を含んで構
   成され、該時定数回路が持つ時定数で時間と共に値が変
   化する時間基準信号を発生する時間基準発生手段と、 前記集積回路上に形成された時定数回路を含んで構成さ
   れ、該時定数回路が持つ時定数で時間と共に値が変化す
   る時定数信号を発生する時定数発生手段と、 前記時間基準信号が所定値に達した時点と前記時定数信
   号が該所定値に達した時点との前後関係を判定する判定
   手段と、 前記判定手段の判定結果を記憶する記憶手段とを具備
   し、 前記記憶手段の出力に基づいて前記電子回路の時定数を
   調整することを特徴とする時定数調整回路。
2. 【請求項２】集積回路上に構成された時定数を持つ電子
   回路の時定数を調整する時定数調整回路において、 第２の起動信号により起動され、クロック信号を所定個
   数カウントした時点で時間基準信号を発生する時間基準
   発生手段と、 前記集積回路上に形成された複数の時定数回路を含んで
   構成され、該時定数回路が持つ時定数で時間と共に値が
   変化する異なる時定数を持つ複数の時定数信号を発生す
   る時定数発生手段と、 前記時間基準信号が所定値に達した時点または前記時間
   基準信号の発生時点と、前記複数の時定数信号がそれぞ
   れ所定値に達した時点との前後関係を並行して判定する
   判定手段と、 前記判定手段の判定結果を記憶する記憶手段とを具備
   し、 前記記憶手段の出力に基づいて前記電子回路の時定数を
   調整することを特徴とする時定数調整回路。
3. 【請求項３】前記時間基準発生手段および前記時定数発
   生手段は共通の起動信号により同時に起動されることを
   特徴とする請求項１または２に記載の時定数調整回路。
4. 【請求項４】前記時間基準発生手段は第２の起動信号に
   より起動され、 前記時定数発生手段は第１の起動信号によって起動さ
   れ、その後に前記第２の起動信号を発生することを特徴
   とする請求項２に記載の時定数調整回路。
5. 【請求項５】前記時定数発生手段は、異なる時定数を持
   つ複数の時定数信号を同時に発生可能に構成され、 前記判定手段は、前記時間基準信号が前記所定値に達し
   た時点または前記時間基準信号の前記発生時点と、前記
   複数の時定数信号がそれぞれ前記所定値に達した時点と
   の前後関係を並行して判定することを特徴とする請求項
   １に記載の時定数調整回路。
6. 【請求項６】前記時定数発生手段は、異なる時定数を持
   つ時定数信号を順次選択的に発生可能に構成され、 前記判定手段は、前記時間基準信号が前記所定値に達し
   た時点または前記時間基準信号の前記発生時点と、前記
   時定数信号がそれぞれ前記所定値に達した時点との前後
   関係を順次判定することを特徴とする請求項１に記載の
   時定数調整回路。
7. 【請求項７】前記時定数発生手段は、前記集積回路上に
   形成された時定数回路に接続された電源端を有し、該電
   源端は前記集積回路上の他の電源端と独立していること
   を特徴とする請求項１〜６のいずれか１項に記載の時定
   数調整回路。
8. 【請求項８】前記時間基準発生手段は、前記集積回路の
   外部に設けられた時定数回路に接続された第１の電源端
   を有し、 前記時定数発生手段は、前記集積回路上に形成された時
   定数回路に接続された第２の電源端を有し、該第２の電
   源端は前記第１の電源端と共通に接続されていることを
   特徴とする請求項１〜６のいずれか１項に記載の時定数
   調整回路。
9. 【請求項９】集積回路上に形成された抵抗素子と該集積
   回路外に設けられた容量素子とを含む時定数を持つ電子
   回路の時定数を調整する時定数調整回路において、 前記集積回路の外部に設けられた抵抗素子を含んで構成
   され、該抵抗素子の値に依存した出力信号を発生する第
   １の抵抗回路と、 前記集積回路上に形成された複数の抵抗素子を含んで構
   成され、該複数の抵抗素子の異なる値に依存した複数の
   出力信号を同時に発生する第２の抵抗回路と、 前記第１の抵抗回路からの出力信号と前記第２の抵抗回
   路からの複数の出力信号の大小関係を並行して判定する
   判定手段とを具備し、 前記判定手段の判定結果に基づいて前記電子回路の時定
   数を調整することを特徴とする時定数調整回路。
10. 【請求項１０】集積回路上に形成された抵抗素子と該集
    積回路外に設けられた容量素子とを含む時定数を持つ電
    子回路の時定数を調整する時定数調整回路において、 前記集積回路の外部に設けられた抵抗素子を含んで構成
    され、該抵抗素子の値に依存した出力信号を発生する第
    １の抵抗回路と、 前記集積回路上に形成された複数の抵抗素子を含んで構
    成され、該複数の抵抗素子の異なる値に依存した複数の
    出力信号を同時に発生する第２の抵抗回路と、 前記第１の抵抗回路からの出力信号と前記第２の抵抗回
    路からの複数の出力信号の大小関係を並行して判定する
    判定手段と、 前記判定手段の判定結果を記憶する記憶手段とを具備
    し、 前記記憶手段の出力に基づいて前記電子回路の時定数を
    調整することを特徴とする時定数調整回路。
11. 【請求項１１】集積回路上に形成された抵抗素子と該集
    積回路外に設けられた容量素子とを含む時定数を持つ電
    子回路の時定数を調整する時定数調整回路において、 前記集積回路の外部に設けられた抵抗素子を含んで構成
    され、該抵抗素子の値に依存した出力信号を発生する第
    １の抵抗回路と、 前記集積回路上に形成された複数の抵抗素子を含んで構
    成され、該複数の抵抗素子の異なる値に依存した複数の
    出力信号を順次選択的に発生する第２の抵抗回路と、 前記第１の抵抗回路からの出力信号と前記第２の抵抗回
    路からの複数の出力信号の大小関係を順次判定する判定
    手段とを具備し、 前記判定手段の判定結果に基づいて前記電子回路の時定
    数を調整することを特徴とする時定数調整回路。
12. 【請求項１２】集積回路上に形成された抵抗素子と該集
    積回路外に設けられた容量素子とを含む時定数を持つ電
    子回路の時定数を調整する時定数調整回路において、 前記集積回路の外部に設けられた抵抗素子を含んで構成
    され、該抵抗素子の値に依存した出力信号を発生する第
    １の抵抗回路と、 前記集積回路上に形成された複数の抵抗素子を含んで構
    成され、該複数の抵抗素子の異なる値に依存した複数の
    出力信号を順次選択的に発生する第２の抵抗回路と、 前記第１の抵抗回路からの出力信号と前記第２の抵抗回
    路からの複数の出力信号の大小関係を順次判定する判定
    手段と、 前記判定手段の判定結果を記憶する記憶手段とを具備
    し、 前記記憶手段の出力に基づいて前記電子回路の時定数を
    調整することを特徴とする時定数調整回路。
13. 【請求項１３】前記判定手段は、少なくとも出力部にヒ
    ステリシスを有することを特徴とする請求項９〜１２の
    いずれか１項に記載の時定数調整回路。
14. 【請求項１４】前記第２の抵抗回路は、前記集積回路上
    に形成された抵抗素子に接続された電源端を有し、該電
    源端は前記集積回路上の他の電源端と独立していること
    を特徴とする請求項９〜１２のいずれか１項に記載の時
    定数調整回路。
15. 【請求項１５】前記第１の抵抗回路は、前記集積回路の
    外部に設けられた抵抗素子に接続された第１の電源端を
    有し、 前記第２の抵抗回路は、前記集積回路上に形成された抵
    抗素子に接続された第２の電源端を有し、該第２の電源
    端は前記第１の電源端と共通に接続されていることを特
    徴とする請求項９〜１２のいずれか１項に記載の時定数
    調整回路。