JPH0618387B2 - 復調装置の識別再生回路 - Google Patents
復調装置の識別再生回路Info
- Publication number
- JPH0618387B2 JPH0618387B2 JP58134120A JP13412083A JPH0618387B2 JP H0618387 B2 JPH0618387 B2 JP H0618387B2 JP 58134120 A JP58134120 A JP 58134120A JP 13412083 A JP13412083 A JP 13412083A JP H0618387 B2 JPH0618387 B2 JP H0618387B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- control
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3809—Amplitude regulation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 本発明は復調装置の識別再生回路、特に多値振幅変調さ
れた受信信号を復調し複数の２値ディジタル信号を再生
する復調装置の識別再生回路に関する。
れた受信信号を復調し複数の２値ディジタル信号を再生
する復調装置の識別再生回路に関する。
近年、マイクロ波などの搬送波を用いてディジタル信号
を伝送する場合、１６値直交振幅変調（１６値ＱＡＭと
略記）のような多値直交振幅変調方式が周波数帯域を有
効に利用できる高能率な変調方式として注目され、その
開発が進められている。このような高能率変調方式を実
現するに当り、各装置の回路各部で発生する不完全性を
極力除去する必要があり、復調装置の識別再生回路及び
その入力の直流ドリフトもその一つである。
を伝送する場合、１６値直交振幅変調（１６値ＱＡＭと
略記）のような多値直交振幅変調方式が周波数帯域を有
効に利用できる高能率な変調方式として注目され、その
開発が進められている。このような高能率変調方式を実
現するに当り、各装置の回路各部で発生する不完全性を
極力除去する必要があり、復調装置の識別再生回路及び
その入力の直流ドリフトもその一つである。
この直流ドリフト成分を効果的に補償し量産にも適した
復調装置が特願昭56−200047号明細書（特開昭58−1014
49号）に提案されている。この装置は、直交検波された
多値ベースバンド信号の識別再生を行うアナログ・ディ
ジタル変換器（Ａ／Ｄ変換器と略記）の誤差信号で、Ａ
／Ｄ変換器の入力側に設けられた直流制御回路を制御し
て入力の多値ベースバンド信号に重畳される直流電圧成
分を変え、直流ドリフトを補償する直流電圧制御ループ
を備えて構成されている。この方法は連続運用時には良
好な動作を行うが、後述するように一度入力信号が切
れ、回復して再び入力が加えられたとき、その初期状態
によって凝似引き込みを起こし誤った直流値に制御され
る恐れがある。この欠点を除去する一方法が例えば特願
昭58−48250号明細書（特願昭59−174059号）に提案さ
れている。
復調装置が特願昭56−200047号明細書（特開昭58−1014
49号）に提案されている。この装置は、直交検波された
多値ベースバンド信号の識別再生を行うアナログ・ディ
ジタル変換器（Ａ／Ｄ変換器と略記）の誤差信号で、Ａ
／Ｄ変換器の入力側に設けられた直流制御回路を制御し
て入力の多値ベースバンド信号に重畳される直流電圧成
分を変え、直流ドリフトを補償する直流電圧制御ループ
を備えて構成されている。この方法は連続運用時には良
好な動作を行うが、後述するように一度入力信号が切
れ、回復して再び入力が加えられたとき、その初期状態
によって凝似引き込みを起こし誤った直流値に制御され
る恐れがある。この欠点を除去する一方法が例えば特願
昭58−48250号明細書（特願昭59−174059号）に提案さ
れている。
一方、多値ベースバンド信号の識別再生にはＡ／Ｄ変換
器の前に全波整流器を設け、入力信号を零を中心として
折り返すことにより、識別値の数を半減させる全波整流
方式が知られており、Ａ／Ｄ変換器の構成が簡略化もし
くは数量が減少でき、経済的な装置構成ができる利点が
ある。しかしながら、この全波整流方式の識別再生回路
における直流ドリフトの影響は、入力の多値ベースバン
ド信号に重畳される直流電圧成分を制御するだけでは後
述するように補償することができず、前述の特願昭56−
200047号明細書記載の制御方式をそのまま適用するだけ
では十分でない。
器の前に全波整流器を設け、入力信号を零を中心として
折り返すことにより、識別値の数を半減させる全波整流
方式が知られており、Ａ／Ｄ変換器の構成が簡略化もし
くは数量が減少でき、経済的な装置構成ができる利点が
ある。しかしながら、この全波整流方式の識別再生回路
における直流ドリフトの影響は、入力の多値ベースバン
ド信号に重畳される直流電圧成分を制御するだけでは後
述するように補償することができず、前述の特願昭56−
200047号明細書記載の制御方式をそのまま適用するだけ
では十分でない。
本発明の目的は、上述した全波整流方式の識別再生回路
を用い、直流ドリフトの影響を補償する手段を備え且つ
擬似引き込みを起こすことのない、高性能で経済的な多
値振幅変調信号の復調装置の識別再生回路を提供するこ
とである。
を用い、直流ドリフトの影響を補償する手段を備え且つ
擬似引き込みを起こすことのない、高性能で経済的な多
値振幅変調信号の復調装置の識別再生回路を提供するこ
とである。
本発明の復調装置の識別再生回路は、多値振幅変調され
た受信信号を検波した多値ベースバンド信号を複数の識
別値で多値識別し複数の２値ディジタル信号を再生する
復調装置の識別再生回路において、前記多値ベースバン
ド信号を受け直流電圧成分が第１の制御電圧によって制
御された第１の出力とこの第１の出力が全波整流され直
流電圧成分が第２の制御電圧によって制御された第２の
出力とを送出する少なくとも一つの全波整流回路と、前
記第１及び第２の出力を受け誤差信号と前記２値ディジ
タル信号とを発生するアナログ・ディジタル変換器と、
このアナログ・ディジタル変換器に接続され前記誤差信
号と２値ディジタル信号とを論理処理して前記第１及び
第２の制御電圧を発生する制御回路と、少なくとも前記
第１の制御電圧の出力範囲を中心値から正負それぞれ前
記識別値間隔以下のあらかじめ定めた範囲に制限する制
限器とを備えることによって構成される。
た受信信号を検波した多値ベースバンド信号を複数の識
別値で多値識別し複数の２値ディジタル信号を再生する
復調装置の識別再生回路において、前記多値ベースバン
ド信号を受け直流電圧成分が第１の制御電圧によって制
御された第１の出力とこの第１の出力が全波整流され直
流電圧成分が第２の制御電圧によって制御された第２の
出力とを送出する少なくとも一つの全波整流回路と、前
記第１及び第２の出力を受け誤差信号と前記２値ディジ
タル信号とを発生するアナログ・ディジタル変換器と、
このアナログ・ディジタル変換器に接続され前記誤差信
号と２値ディジタル信号とを論理処理して前記第１及び
第２の制御電圧を発生する制御回路と、少なくとも前記
第１の制御電圧の出力範囲を中心値から正負それぞれ前
記識別値間隔以下のあらかじめ定めた範囲に制限する制
限器とを備えることによって構成される。
次に図面を参照して本発明を詳細に説明する。
第１図は全波整流方式を用いた１６値ＱＡＭ復調装置の
従来例のブロック図で、自動利得制御機能を有する中間
周波増幅器１と、１６値ＱＡＭ波を検波し２列の４値ベ
ースバンド信号１００，１００′を出力する直交検波器
２と、その各出力に設けられた、２値ディジタル信号Ｘ
１，Ｘ２，Ｘ１′Ｘ２′と誤差信号Ｙ，Ｙ′とを発生す
る識別再生回路３，４とから成っている。識別再生回路
３，４は同じ構成であり、それぞれ全波整流器５と、Ｘ
１又はＸ１′を発生する１ビットのＡ／Ｄ変換器６と、
Ｘ２，Ｙ又はＸ２′，Ｙ′を発生する２ビットのＡ／Ｄ
変換器７とから構成されている。
従来例のブロック図で、自動利得制御機能を有する中間
周波増幅器１と、１６値ＱＡＭ波を検波し２列の４値ベ
ースバンド信号１００，１００′を出力する直交検波器
２と、その各出力に設けられた、２値ディジタル信号Ｘ
１，Ｘ２，Ｘ１′Ｘ２′と誤差信号Ｙ，Ｙ′とを発生す
る識別再生回路３，４とから成っている。識別再生回路
３，４は同じ構成であり、それぞれ全波整流器５と、Ｘ
１又はＸ１′を発生する１ビットのＡ／Ｄ変換器６と、
Ｘ２，Ｙ又はＸ２′，Ｙ′を発生する２ビットのＡ／Ｄ
変換器７とから構成されている。
第２図は上述した第１図の識別再生回路の動作を説明す
るためのＡ／Ｄ変換器の識別領域図であり、４値ベース
バンド信号の入力領域Ｖは三つの信号識別値Ｖ＝０，Ｖ
＝±２ｖによって四つの信号領域Ｉ〜IVに分割され、更
に各信号領域は誤差識別値Ｖ＝±ｖ，Ｖ＝±３ｖによっ
てそれぞれ二つの誤差領域Ｉ＋とＩ−，II＋とII−，II
I＋とIII−，IV＋とIV−に分割されている。以下第２図
を用いて第１図の識別再生回路の動作を説明する。正常
時の４値ベースバンド信号入力１００はＡ１，Ａ２，Ａ
３，Ａ４で示され、１ビットＡ／Ｄ変換器６により信号
識別値Ｖ＝０に対して正負が識別され信号Ｘ１が出力さ
れる。一方、全波整流器５で零を中心に折り返された信
号１０１はＢ１，Ｂ２，Ｂ３，Ｂ４となり、２ビットＡ
／Ｄ変換器７は信号識別値Ｖ＝２ｖでこれを識別して信
号Ｘ２を出力し、更に誤差識別値Ｖ＝ｖ，Ｖ＝３ｖで識
別して誤差信号Ｙを発生するよう構成される。すなち
わ、入力信号が第２図のどの領域にあるかによって、図
中に示した２値信号Ｘ１，Ｘ２，Ｙが得られるように構
成されている。いま、入力信号１００の直流分が変化し
てＡ１′，Ａ２′，Ａ３′，Ａ４′となったとすると、
全波整流器５の出力１０１はＢ１′，Ｂ２′，Ｂ３′，
Ｂ４′の如くスプリットする。一方、全波整流器５の後
の増幅回路（Ａ／Ｄ変換器７に含まれる直流増幅器等）
の直流ドリフトは、信号１０１がＢ１″，Ｂ２″，
Ｂ３″，Ｂ４″の如く平行移動したと等価の影響を与え
る。従って、直流ドリフトの影響を除去するためには、
入力１００に重量される直流電圧成分を制御する手段の
みならず、全波整流器５の出力１０１を平行移動させる
補償手段を併せて備えることが必要となる。
るためのＡ／Ｄ変換器の識別領域図であり、４値ベース
バンド信号の入力領域Ｖは三つの信号識別値Ｖ＝０，Ｖ
＝±２ｖによって四つの信号領域Ｉ〜IVに分割され、更
に各信号領域は誤差識別値Ｖ＝±ｖ，Ｖ＝±３ｖによっ
てそれぞれ二つの誤差領域Ｉ＋とＩ−，II＋とII−，II
I＋とIII−，IV＋とIV−に分割されている。以下第２図
を用いて第１図の識別再生回路の動作を説明する。正常
時の４値ベースバンド信号入力１００はＡ１，Ａ２，Ａ
３，Ａ４で示され、１ビットＡ／Ｄ変換器６により信号
識別値Ｖ＝０に対して正負が識別され信号Ｘ１が出力さ
れる。一方、全波整流器５で零を中心に折り返された信
号１０１はＢ１，Ｂ２，Ｂ３，Ｂ４となり、２ビットＡ
／Ｄ変換器７は信号識別値Ｖ＝２ｖでこれを識別して信
号Ｘ２を出力し、更に誤差識別値Ｖ＝ｖ，Ｖ＝３ｖで識
別して誤差信号Ｙを発生するよう構成される。すなち
わ、入力信号が第２図のどの領域にあるかによって、図
中に示した２値信号Ｘ１，Ｘ２，Ｙが得られるように構
成されている。いま、入力信号１００の直流分が変化し
てＡ１′，Ａ２′，Ａ３′，Ａ４′となったとすると、
全波整流器５の出力１０１はＢ１′，Ｂ２′，Ｂ３′，
Ｂ４′の如くスプリットする。一方、全波整流器５の後
の増幅回路（Ａ／Ｄ変換器７に含まれる直流増幅器等）
の直流ドリフトは、信号１０１がＢ１″，Ｂ２″，
Ｂ３″，Ｂ４″の如く平行移動したと等価の影響を与え
る。従って、直流ドリフトの影響を除去するためには、
入力１００に重量される直流電圧成分を制御する手段の
みならず、全波整流器５の出力１０１を平行移動させる
補償手段を併せて備えることが必要となる。
第３図は上述の二つの直流ドリプト補償手段を備えた１
６値ＱＡＭの復調装置のブロック図で、第１図と同じ参
照番号を付したものは同じ回路を示す。第３図におい
て、識別再生回路３ａ，４ａはそれぞれ全波整流回路
８、Ａ／Ｄ変換器６及び７、制御回路９とから構成され
ており、再生信号出力Ｘ１，Ｘ２，Ｘ１′，Ｘ２′と誤
差信号Ｙを出力する。全波整流回路８は４値ベースバン
ド信号１００を受け、第１の制御電圧１０２によって直
流電圧成分が制御される第１の減算器８１と、その出力
に接続された全波整流器５と、その出力に接続され、第
２の制御電圧１０３によって直流電圧が成分制御される
第２の減算器８２とから構成され、第１の出力１０４を
減算器８１の出力側から分岐し、第２の出力１０５を減
算器８２の出力から送出している。制御回路は一致回路
９１と低減フィルタ９２ａ，９２ｂから成り、Ｘ１ と
Ｙとの一致出力によって第１表に示す論理出力Ｙ１を発
生し、低域フィルタ９２ａで直流成分をとり 出し減算器８１に加えるように構成されている。第２図
に示すＡ１′〜Ａ４′の場合、Ｙ１出力はすべての入力
に対して“１”となり直流電圧を低下させＡ１〜Ａ４と
する矢印方向の制御が行われる。逆に入力がＡ１〜Ａ４
より負となった場合は、Ｙ１がすべての入力に対して
“０”となり直流電圧を増加させるよう構成されてお
り、入力信号の直流ドリフトに対して常に正しい動作状
態、Ａ１〜Ａ４を保つように制御される。このとき全波
整流器５の出力１０１は第２図のスプリット状態Ｂ１′
〜Ｂ４′が正常状態Ｂ１〜Ｂ４に同時に制御される。一
方、全波整流器５以後の直流ドリフト、例えばＡ／Ｄ変
換器７の直流増幅部のドリフトの対しては、第１表にＹ
１と対比して再掲した誤差信号Ｙを低減フィルタ９２ｂ
を通して減算器８２に加えることによって、第２図のＢ
１″〜Ｂ４″をＢ１〜Ｂ４にもどす制御が行われる。こ
の回路によれば、全波整流器５より前の直流ドリフトと
後の直流ドリフトを共に補償することができるので、雑
音や干渉の混入した場合でも符号の再生誤りの発生しに
くい、正しい動作状態を常に維持することができる。し
かしながら、入力４値信号がＣ１〜Ｃ４に示されるよう
な値をとる状態が発生すると、Ｃ１に対してはＹ１が
“１”となり白矢印αで示す正しい制御情報が得られる
が、Ｃ２〜Ｃ４に対してはＹ１が“０”となって太い黒
矢印で示す誤った制御情報を発生する。この結果、誤っ
た制御情報の方が多いため、Ｃ２→Ａ１，Ｃ３→Ａ２，
Ｃ４→Ａ３という誤った制御が行われる。逆にＣ１′〜
Ｃ４′となった場合も同様であって、Ｃ１′→Ａ２，Ｃ
２′→Ａ３，Ｃ３′→Ａ４という誤制御が行われる。こ
のような現象は通常動作時には発生しないが、入力信号
が一度切れて再び印加されたときの初期状態によって発
生し擬似引き込みを起こす。
６値ＱＡＭの復調装置のブロック図で、第１図と同じ参
照番号を付したものは同じ回路を示す。第３図におい
て、識別再生回路３ａ，４ａはそれぞれ全波整流回路
８、Ａ／Ｄ変換器６及び７、制御回路９とから構成され
ており、再生信号出力Ｘ１，Ｘ２，Ｘ１′，Ｘ２′と誤
差信号Ｙを出力する。全波整流回路８は４値ベースバン
ド信号１００を受け、第１の制御電圧１０２によって直
流電圧成分が制御される第１の減算器８１と、その出力
に接続された全波整流器５と、その出力に接続され、第
２の制御電圧１０３によって直流電圧が成分制御される
第２の減算器８２とから構成され、第１の出力１０４を
減算器８１の出力側から分岐し、第２の出力１０５を減
算器８２の出力から送出している。制御回路は一致回路
９１と低減フィルタ９２ａ，９２ｂから成り、Ｘ１ と
Ｙとの一致出力によって第１表に示す論理出力Ｙ１を発
生し、低域フィルタ９２ａで直流成分をとり 出し減算器８１に加えるように構成されている。第２図
に示すＡ１′〜Ａ４′の場合、Ｙ１出力はすべての入力
に対して“１”となり直流電圧を低下させＡ１〜Ａ４と
する矢印方向の制御が行われる。逆に入力がＡ１〜Ａ４
より負となった場合は、Ｙ１がすべての入力に対して
“０”となり直流電圧を増加させるよう構成されてお
り、入力信号の直流ドリフトに対して常に正しい動作状
態、Ａ１〜Ａ４を保つように制御される。このとき全波
整流器５の出力１０１は第２図のスプリット状態Ｂ１′
〜Ｂ４′が正常状態Ｂ１〜Ｂ４に同時に制御される。一
方、全波整流器５以後の直流ドリフト、例えばＡ／Ｄ変
換器７の直流増幅部のドリフトの対しては、第１表にＹ
１と対比して再掲した誤差信号Ｙを低減フィルタ９２ｂ
を通して減算器８２に加えることによって、第２図のＢ
１″〜Ｂ４″をＢ１〜Ｂ４にもどす制御が行われる。こ
の回路によれば、全波整流器５より前の直流ドリフトと
後の直流ドリフトを共に補償することができるので、雑
音や干渉の混入した場合でも符号の再生誤りの発生しに
くい、正しい動作状態を常に維持することができる。し
かしながら、入力４値信号がＣ１〜Ｃ４に示されるよう
な値をとる状態が発生すると、Ｃ１に対してはＹ１が
“１”となり白矢印αで示す正しい制御情報が得られる
が、Ｃ２〜Ｃ４に対してはＹ１が“０”となって太い黒
矢印で示す誤った制御情報を発生する。この結果、誤っ
た制御情報の方が多いため、Ｃ２→Ａ１，Ｃ３→Ａ２，
Ｃ４→Ａ３という誤った制御が行われる。逆にＣ１′〜
Ｃ４′となった場合も同様であって、Ｃ１′→Ａ２，Ｃ
２′→Ａ３，Ｃ３′→Ａ４という誤制御が行われる。こ
のような現象は通常動作時には発生しないが、入力信号
が一度切れて再び印加されたときの初期状態によって発
生し擬似引き込みを起こす。
上述の擬似引き込みを起こす初期状態は次のような場合
に発生すると考えられる。上述の擬似引き込みを起こす
Ｃ１〜Ｃ４の状態は次にような過程で発生する。Ａ１〜
Ａ４で示される正規状態の４値入力信号が断となった状
態、入力信号１００は０Ｖの１値信号とみなされるの
で、正規位置Ａ２あるいはＡ３になるように制御ループ
が動作し、第１の制御電圧１０２として−ｖあるいはｖ
が生じる。今第１の制御電圧１０２を−ｖとし、入力信
号１００が等価的にＡ２の位置にある状態で、再び４値
入力信号が入力された初期状態では入力信号１００は等
価的に（４ｖ，２ｖ，０，−２ｖ）の値をとる。
に発生すると考えられる。上述の擬似引き込みを起こす
Ｃ１〜Ｃ４の状態は次にような過程で発生する。Ａ１〜
Ａ４で示される正規状態の４値入力信号が断となった状
態、入力信号１００は０Ｖの１値信号とみなされるの
で、正規位置Ａ２あるいはＡ３になるように制御ループ
が動作し、第１の制御電圧１０２として−ｖあるいはｖ
が生じる。今第１の制御電圧１０２を−ｖとし、入力信
号１００が等価的にＡ２の位置にある状態で、再び４値
入力信号が入力された初期状態では入力信号１００は等
価的に（４ｖ，２ｖ，０，−２ｖ）の値をとる。
尚上述の説明では入力信号１００に直流ずれがない場合
について説明したが、ずれがあっても同様となる。今直
流ずれをΔβとして説明する。入力信号が断になった時
前述のとおり入力信号100 が等価的にＡ２の位置に制御
されたとすると、第１の制御電圧１０２の制御電圧ｘは
ｖ＝Δβ−ｘ、すなわちｘ＝Δβ−ｖで表わされる。こ
こで再び４値入力信号が印加された時、入力信号１００
は等価的に（３ｖ＋Δβ−ｘ，ｖ＋Δβ−ｘ，−ｖ＋Δ
β−ｘ，−３ｖ＋Δβ−ｘ）となり整理すると（４ｖ，
２ｖ，０，−２ｖ）となる。この状態は先に説明した直
流ずれがない場合と同じである。
について説明したが、ずれがあっても同様となる。今直
流ずれをΔβとして説明する。入力信号が断になった時
前述のとおり入力信号100 が等価的にＡ２の位置に制御
されたとすると、第１の制御電圧１０２の制御電圧ｘは
ｖ＝Δβ−ｘ、すなわちｘ＝Δβ−ｖで表わされる。こ
こで再び４値入力信号が印加された時、入力信号１００
は等価的に（３ｖ＋Δβ−ｘ，ｖ＋Δβ−ｘ，−ｖ＋Δ
β−ｘ，−３ｖ＋Δβ−ｘ）となり整理すると（４ｖ，
２ｖ，０，−２ｖ）となる。この状態は先に説明した直
流ずれがない場合と同じである。
この入力信号１００が等価的に（４ｖ，２ｖ，０，−２
ｖ）の値をとる状態において、４値入力信号に重畳され
ている雑音、４値入力信号のハード的な不完全性及び制
御信号１０２の−ｖからのずれ等により＋ΔＶなる直流
ずれを生ずる場合があり、４値入力信号の初期状態が等
価的にＣ１〜Ｃ４となる場合がある。
ｖ）の値をとる状態において、４値入力信号に重畳され
ている雑音、４値入力信号のハード的な不完全性及び制
御信号１０２の−ｖからのずれ等により＋ΔＶなる直流
ずれを生ずる場合があり、４値入力信号の初期状態が等
価的にＣ１〜Ｃ４となる場合がある。
逆に４値入力信号が断状態における入力信号１００が等
価的にＡ３にある状態で４値入力信号が入力された時、
上述した不完全性によって−ΔＶなる直流ずれが生じ、
４値入力信号の初期状態が等価的にＣ１′〜Ｃ４′とな
る。従って、擬似引き込みを防止する一つの方法は、こ
のような初期状態が発生しないように、減算器８１に加
えられる直流電圧の範囲を制限し、直流分がＡ２又はＡ
３に達しないようにすることである。
価的にＡ３にある状態で４値入力信号が入力された時、
上述した不完全性によって−ΔＶなる直流ずれが生じ、
４値入力信号の初期状態が等価的にＣ１′〜Ｃ４′とな
る。従って、擬似引き込みを防止する一つの方法は、こ
のような初期状態が発生しないように、減算器８１に加
えられる直流電圧の範囲を制限し、直流分がＡ２又はＡ
３に達しないようにすることである。
第４図は上述の考えに基づく本発明の第１の実施例の識
別再生回路のブロック図であり、第３図の識別再生回路
３ａとの相異は低域フィルタ９２ａ，９２ｂの出力側に
制御電圧を制限する制限器１０ａ，１０ｂを有し、減算
器８１，８２に重畳される制御電圧１０２′，１０３′
の範囲を、それぞれ識別値間隔±ｖ以上のあらかじめ定
めた値±Ｌ，±Ｌ′に制限するよう構成されていること
である。従って、信号が断となって減算器８１の入力１
００が零電圧となっても減算器８１の出力１０４は＋Ｌ
又は−Ｌに制限され、再び入力が加わってもＣ１〜Ｃ４
又はＣ１′〜Ｃ４′の状態は発生しない。更に減算器８
２に加えられる制御電圧１０３′は±Ｌ′に制限され少
なくともＬ＋Ｌ′＜ｖとなるように選定されている。次
にその動作を第５図の識別領域図を参照して詳しく説明
する。信号断のときの減算器８１の出力１０４′は第５
図においてＣ０になるところ、制限器１０ａにより制御
値がＬに制限されるためＣ０″に落ちつく。減算器８２
の出力１０５′は制御安定点のｖの点（Ｃ０の点）にな
ろうとするが、制限器１０ｂにより制御値がＬ′に制限
されるため結局０点よりＬ＋Ｌ′ずれた点Ｄ０に落ちつ
く。この状態で４値信号が加えられると減算器８１の出
力１０４′の各信号レベルはＬの直流オフセットを有す
るＣ１″〜Ｃ４″となる。Ｃ１″及びＣ２″に対する減
算器８２の出力１０５′は制御安定点３ｖ，ｖ′よりそ
れぞれＬ＋Ｌ′ずれたＤ１及びＤ２となる。Ｃ３″に対
する出力１０５′は０Ｖを中心に絶対値をとった値に
Ｌ′を加えた信号となるので、Ｄ３は０よりｖ−Ｌ＋
Ｌ′ずれた値となる。又ｖからのずれで表わすとｖ−
（ｖ−Ｌ＋Ｌ′）＝Ｌ−Ｌ′となる。Ｃ４″に対する出
力１０５′は同様に３ｖよりＬ−Ｌ′ずれたＤ４とな
る。
別再生回路のブロック図であり、第３図の識別再生回路
３ａとの相異は低域フィルタ９２ａ，９２ｂの出力側に
制御電圧を制限する制限器１０ａ，１０ｂを有し、減算
器８１，８２に重畳される制御電圧１０２′，１０３′
の範囲を、それぞれ識別値間隔±ｖ以上のあらかじめ定
めた値±Ｌ，±Ｌ′に制限するよう構成されていること
である。従って、信号が断となって減算器８１の入力１
００が零電圧となっても減算器８１の出力１０４は＋Ｌ
又は−Ｌに制限され、再び入力が加わってもＣ１〜Ｃ４
又はＣ１′〜Ｃ４′の状態は発生しない。更に減算器８
２に加えられる制御電圧１０３′は±Ｌ′に制限され少
なくともＬ＋Ｌ′＜ｖとなるように選定されている。次
にその動作を第５図の識別領域図を参照して詳しく説明
する。信号断のときの減算器８１の出力１０４′は第５
図においてＣ０になるところ、制限器１０ａにより制御
値がＬに制限されるためＣ０″に落ちつく。減算器８２
の出力１０５′は制御安定点のｖの点（Ｃ０の点）にな
ろうとするが、制限器１０ｂにより制御値がＬ′に制限
されるため結局０点よりＬ＋Ｌ′ずれた点Ｄ０に落ちつ
く。この状態で４値信号が加えられると減算器８１の出
力１０４′の各信号レベルはＬの直流オフセットを有す
るＣ１″〜Ｃ４″となる。Ｃ１″及びＣ２″に対する減
算器８２の出力１０５′は制御安定点３ｖ，ｖ′よりそ
れぞれＬ＋Ｌ′ずれたＤ１及びＤ２となる。Ｃ３″に対
する出力１０５′は０Ｖを中心に絶対値をとった値に
Ｌ′を加えた信号となるので、Ｄ３は０よりｖ−Ｌ＋
Ｌ′ずれた値となる。又ｖからのずれで表わすとｖ−
（ｖ−Ｌ＋Ｌ′）＝Ｌ−Ｌ′となる。Ｃ４″に対する出
力１０５′は同様に３ｖよりＬ−Ｌ′ずれたＤ４とな
る。
この場合の各信号レベルに対する制御情報、すなわちＤ
１〜Ｄ４の平行移動を制御する誤差信号ＹとＣ１″〜Ｃ
４″を制御する一致回路９１の出力Ｙ１とは、第２表
(a)となりＹ１がすべて“１”となり減算器８１の出力
１０４′は負側に制御されるので、Ｃ１″〜Ｃ４″は矢
印で示す正常方向にＤ１〜Ｄ４はスプリットが減少する
方向即ちＬを０とする方向に制御される。この時Ｙは１
と０の確率が等しいのでＬ′を０とする制御はされな
い。この制御によってＤ１とＤ４、Ｄ２とＤ３が同じ誤
差領域に入ってＤ１′〜Ｄ４′となると、制御情報は第
２表(b)となりＹがすべて“１”となるのでＬ′を０と
する方向に減算器８２の出力１０５′を負側に制 御する。この場合はＹ１は１と０と等確率に発生するの
でＬを０とする方向の制御は行わない。この動作を繰返
すことによって速やかに正常動作状態に引き込まれる。
これに対して制限器10ａ，10ｂのない第３図の回路で
は、入力信号が断の状態はＣ０及びＤ０″で示され、次
に「＋」の直流分を含む４値信号が入力されるとＣ１〜
Ｃ４の状態が発生し、これに対してＤ１″〜Ｄ４″とな
り制御情報は第２表(C)となる。尚、Ｄ１″〜Ｄ４″は
Ｃ１〜Ｃ４を０レベルで折り返した信号であるため、Ｄ
１″〜Ｄ３″はＣ１〜Ｃ３と同じとなり、Ｄ４″はＣ４
の絶対値をとった値となる。Ｙ１は“０”情報が“１”
情報よりも多くなり太い黒矢印で示す制御が行われ疑似
引き込み起こす。４値入力信号の直流分を含めた入力側
の直流ドリフトを±Ｍ、Ａ／Ｄ変換器側のドリフトを±
Ｍ′とした場合疑引き込みを起こさない条件としてＬ＋
Ｌ′＋Ｍ＋Ｍ′＜Ｖと考えがちだが、初期状態時（入力
０の時）Ｍ及びＭ′はＬ及びＬ′に吸収されることにな
るので結局Ｌ＋Ｌ′＜Ｖを満せばよい。しかしながらＭ
及びＭ′は先の初期状態でＬ及びＬ′に吸収されるため
と正常動作時に減算器８１，８２によって補償されねば
ならないことでＭ＜Ｌ、Ｍ′＜Ｌ′でなければならな
い。
１〜Ｄ４の平行移動を制御する誤差信号ＹとＣ１″〜Ｃ
４″を制御する一致回路９１の出力Ｙ１とは、第２表
(a)となりＹ１がすべて“１”となり減算器８１の出力
１０４′は負側に制御されるので、Ｃ１″〜Ｃ４″は矢
印で示す正常方向にＤ１〜Ｄ４はスプリットが減少する
方向即ちＬを０とする方向に制御される。この時Ｙは１
と０の確率が等しいのでＬ′を０とする制御はされな
い。この制御によってＤ１とＤ４、Ｄ２とＤ３が同じ誤
差領域に入ってＤ１′〜Ｄ４′となると、制御情報は第
２表(b)となりＹがすべて“１”となるのでＬ′を０と
する方向に減算器８２の出力１０５′を負側に制 御する。この場合はＹ１は１と０と等確率に発生するの
でＬを０とする方向の制御は行わない。この動作を繰返
すことによって速やかに正常動作状態に引き込まれる。
これに対して制限器10ａ，10ｂのない第３図の回路で
は、入力信号が断の状態はＣ０及びＤ０″で示され、次
に「＋」の直流分を含む４値信号が入力されるとＣ１〜
Ｃ４の状態が発生し、これに対してＤ１″〜Ｄ４″とな
り制御情報は第２表(C)となる。尚、Ｄ１″〜Ｄ４″は
Ｃ１〜Ｃ４を０レベルで折り返した信号であるため、Ｄ
１″〜Ｄ３″はＣ１〜Ｃ３と同じとなり、Ｄ４″はＣ４
の絶対値をとった値となる。Ｙ１は“０”情報が“１”
情報よりも多くなり太い黒矢印で示す制御が行われ疑似
引き込み起こす。４値入力信号の直流分を含めた入力側
の直流ドリフトを±Ｍ、Ａ／Ｄ変換器側のドリフトを±
Ｍ′とした場合疑引き込みを起こさない条件としてＬ＋
Ｌ′＋Ｍ＋Ｍ′＜Ｖと考えがちだが、初期状態時（入力
０の時）Ｍ及びＭ′はＬ及びＬ′に吸収されることにな
るので結局Ｌ＋Ｌ′＜Ｖを満せばよい。しかしながらＭ
及びＭ′は先の初期状態でＬ及びＬ′に吸収されるため
と正常動作時に減算器８１，８２によって補償されねば
ならないことでＭ＜Ｌ、Ｍ′＜Ｌ′でなければならな
い。
第４図において、一方の制限器１０ｂを省略して制限器
１０ａのみとすると、第５図を参照して減算器８１の出
力Ｃ０″に対して減算器８２の出力はＬ″の直流電圧が
制御されてＤ０″となる（この場合Ｌ″は（ｖ−Ｌ）な
る値となる）。この状態で入力が加わるとＣ１″〜
Ｃ４″に対して減算器８２の出力はＥ１〜Ｅ４となる。
１０ａのみとすると、第５図を参照して減算器８１の出
力Ｃ０″に対して減算器８２の出力はＬ″の直流電圧が
制御されてＤ０″となる（この場合Ｌ″は（ｖ−Ｌ）な
る値となる）。この状態で入力が加わるとＣ１″〜
Ｃ４″に対して減算器８２の出力はＥ１〜Ｅ４となる。
Ｅ１〜Ｅ４はＣ１″〜Ｃ４″を０レベルで折返した値に
Ｌ″（ｖ−Ｌ）なる直流電圧が重畳されたものである。
Ｅ１及びＥ２は正規レベルからのずれはそれぞれＬ＋
Ｌ″＝Ｌ＋（ｖ−Ｌ）＝ｖとなる。Ｅ２の値は正規の値
よりｖずれた値となりちょうど２ｖとなる。これを２ｖ
で識別したＹ出力は０と１の出力を等確率で出力するこ
とになる。Ｅ３は０レベルよりｖ−Ｌ＋Ｌ″＝ｖ−Ｌ＋
（ｖ−Ｌ）＝２（ｖ−Ｌ）ずれた値となる。今Ｌの値
（１０ａにより制限値）が の場合、Ｅ３は第５図に示されるようにｖを越えた値と
なる。Ｅ４もＥ３と同様に２ｖより２（ｖ−Ｌ）ずれた
値となり、 の場合、第５図に示されるように３ｖを越えた値とな
る。
Ｌ″（ｖ−Ｌ）なる直流電圧が重畳されたものである。
Ｅ１及びＥ２は正規レベルからのずれはそれぞれＬ＋
Ｌ″＝Ｌ＋（ｖ−Ｌ）＝ｖとなる。Ｅ２の値は正規の値
よりｖずれた値となりちょうど２ｖとなる。これを２ｖ
で識別したＹ出力は０と１の出力を等確率で出力するこ
とになる。Ｅ３は０レベルよりｖ−Ｌ＋Ｌ″＝ｖ−Ｌ＋
（ｖ−Ｌ）＝２（ｖ−Ｌ）ずれた値となる。今Ｌの値
（１０ａにより制限値）が の場合、Ｅ３は第５図に示されるようにｖを越えた値と
なる。Ｅ４もＥ３と同様に２ｖより２（ｖ−Ｌ）ずれた
値となり、 の場合、第５図に示されるように３ｖを越えた値とな
る。
以上説明したＥ１〜Ｅ４の状態でのＸ１，Ｙ，Ｙ１の出
力状態は第３表(a)の如くになる。Ｙは１の状態が多い
ので、Ｌ″を０とする方向に減算器８２の出力１０５′
を負側に制御する。この時Ｙ１は０の状態が多いので、
Ｌを更に大きくしようと逆方向に制御されようとする
が、制御量はＬで制限されておりＬの値にとどまる。こ
の結果Ｅ３，Ｅ４がｖ＞ｖ−Ｌ＋Ｌ″及びＥ２がｖ＞Ｌ
＋Ｌ″となると、第５図においてＥ２はII＋，Ｅ３はII
−，Ｅ４はＩ−の領域に入り、Ｘ１，Ｙ，Ｙ１の出力状
態は第３表(b)の如くになる。この時、Ｙ１はすべて１
であるので減算器８１の出力１０４′は負側に制御され
るので、Ｃ１″〜Ｃ４″は矢印で示す正常方向に、Ｅ１
とＥ４、Ｅ２とＥ３のスプリットが減少する方向に、即
ちＬを０とする方向に制御する。一方Ｙは１と０が等確
率に発生しているので、Ｌ″を０とする制御は一時スト
ップする。この結果−Ｌ＋Ｌ″が負の値から再び正の値
になった時（即ちＶ＜Ｖ−Ｌ＋Ｌの時）、Ｅ４は再びＩ
＋，Ｅ３も再びII＋の領域に入り、Ｘ１，Ｙ，Ｙ１の出
力は再び第３表(a)となる。（但し今回の場合はＥ２が
Ｖ＞Ｌ＋Ｌであり、II＋の領域にあり、Ｙ及びＹ１の出
力は１と確定する。）そして再び第３表(a)に従う制御
が行なわれ、Ｌを０とする制御が止まり、Ｌ″を０とす
る制御が行なわれる。その結果再び−Ｌ＋Ｌ″が正の値
から負の値になった時、Ｅ３，Ｅ４は再びそれぞれ、II
−，Ｉ−の領域に入り、Ｘ１，Ｙ，Ｙ１の出力は再び第
３表(b)となる。このように−Ｌ＋Ｌ″の値が正の場合
には第３表(a)に従う制御、負の場合には(b)に従う制御
がなされ、Ｌ＋Ｌ″が０になるように収束する。その時
には−Ｌ＋Ｌ″も０となる。第６図は本発明の第２の実
施例の識別再生回路のブロック図で、全波整流回路を２
段縦接続した例を示す。第６図において、全波整流回路
８ａは全波整流回路８で全波整流された第２の出力106
を分岐して第１の出力１０７を出力し、更に第２図に示
す信号領域ＩとIIとを識別する信号識別値Ｖ＝２ｖを中
心に全波整流して折り返し、１値信号となった第２の出
力１０８を出力する。第１の出力１０７は１ビットのＡ
／Ｄ変換器６ａで信号領域ＩとIIとで識別されて２値デ
ィジタル信号Ｘ２を出力し、全波整流された第２の出力
１０８は１ビットのＡ／Ｄ変換器６ｂで誤差領域Ｉ＋と
Ｉ−とで識別されて誤差信号Ｙ２となる。Ａ／Ｄ変換器
６ｂの誤差信号Ｙ２は第２図の各領域に対して第４表の
ようになり、第１の実施例の誤差信号Ｙ とは異なった出力となる。制御回路９ａは一致回路９１
ａ，９１ｂ及び低域フィルタ９２ｃ，９２ｄ，９２ｅか
ら成り、誤差信号Ｙ２と再生信号Ｘ１，Ｘ２とから全波
整流回路８及び８ａの各制御電圧を発生するように構成
され、低域フィルタ９２ｃの出力には制限器１０ｃが挿
入されている。一致回路９１ａの出力１０９は、第３図
及び第４図に示したＹ１と同じ出力に、一致回路９１ｂ
の出力１１０はＹと同じ出力となり、全波整流回路８の
第１及び第２の制御電圧１１１及び１１２が得られる。
誤差信号Ｙ２は１値信号となった出力108 の位置を識別
したものであるので、全波整流回路８ａの第２の制御電
圧１１３として用いれば出力１０８の直流変動を補償す
ることができる。従って、各段階の直流ドリフトを制御
することが可能であり、制御器１０ｃによって前述した
ように疑似引き込みを起こすことがない。なお、全波整
流回路８ａの制御電圧１１４は一定電圧に固定されてい
る。
力状態は第３表(a)の如くになる。Ｙは１の状態が多い
ので、Ｌ″を０とする方向に減算器８２の出力１０５′
を負側に制御する。この時Ｙ１は０の状態が多いので、
Ｌを更に大きくしようと逆方向に制御されようとする
が、制御量はＬで制限されておりＬの値にとどまる。こ
の結果Ｅ３，Ｅ４がｖ＞ｖ−Ｌ＋Ｌ″及びＥ２がｖ＞Ｌ
＋Ｌ″となると、第５図においてＥ２はII＋，Ｅ３はII
−，Ｅ４はＩ−の領域に入り、Ｘ１，Ｙ，Ｙ１の出力状
態は第３表(b)の如くになる。この時、Ｙ１はすべて１
であるので減算器８１の出力１０４′は負側に制御され
るので、Ｃ１″〜Ｃ４″は矢印で示す正常方向に、Ｅ１
とＥ４、Ｅ２とＥ３のスプリットが減少する方向に、即
ちＬを０とする方向に制御する。一方Ｙは１と０が等確
率に発生しているので、Ｌ″を０とする制御は一時スト
ップする。この結果−Ｌ＋Ｌ″が負の値から再び正の値
になった時（即ちＶ＜Ｖ−Ｌ＋Ｌの時）、Ｅ４は再びＩ
＋，Ｅ３も再びII＋の領域に入り、Ｘ１，Ｙ，Ｙ１の出
力は再び第３表(a)となる。（但し今回の場合はＥ２が
Ｖ＞Ｌ＋Ｌであり、II＋の領域にあり、Ｙ及びＹ１の出
力は１と確定する。）そして再び第３表(a)に従う制御
が行なわれ、Ｌを０とする制御が止まり、Ｌ″を０とす
る制御が行なわれる。その結果再び−Ｌ＋Ｌ″が正の値
から負の値になった時、Ｅ３，Ｅ４は再びそれぞれ、II
−，Ｉ−の領域に入り、Ｘ１，Ｙ，Ｙ１の出力は再び第
３表(b)となる。このように−Ｌ＋Ｌ″の値が正の場合
には第３表(a)に従う制御、負の場合には(b)に従う制御
がなされ、Ｌ＋Ｌ″が０になるように収束する。その時
には−Ｌ＋Ｌ″も０となる。第６図は本発明の第２の実
施例の識別再生回路のブロック図で、全波整流回路を２
段縦接続した例を示す。第６図において、全波整流回路
８ａは全波整流回路８で全波整流された第２の出力106
を分岐して第１の出力１０７を出力し、更に第２図に示
す信号領域ＩとIIとを識別する信号識別値Ｖ＝２ｖを中
心に全波整流して折り返し、１値信号となった第２の出
力１０８を出力する。第１の出力１０７は１ビットのＡ
／Ｄ変換器６ａで信号領域ＩとIIとで識別されて２値デ
ィジタル信号Ｘ２を出力し、全波整流された第２の出力
１０８は１ビットのＡ／Ｄ変換器６ｂで誤差領域Ｉ＋と
Ｉ−とで識別されて誤差信号Ｙ２となる。Ａ／Ｄ変換器
６ｂの誤差信号Ｙ２は第２図の各領域に対して第４表の
ようになり、第１の実施例の誤差信号Ｙ とは異なった出力となる。制御回路９ａは一致回路９１
ａ，９１ｂ及び低域フィルタ９２ｃ，９２ｄ，９２ｅか
ら成り、誤差信号Ｙ２と再生信号Ｘ１，Ｘ２とから全波
整流回路８及び８ａの各制御電圧を発生するように構成
され、低域フィルタ９２ｃの出力には制限器１０ｃが挿
入されている。一致回路９１ａの出力１０９は、第３図
及び第４図に示したＹ１と同じ出力に、一致回路９１ｂ
の出力１１０はＹと同じ出力となり、全波整流回路８の
第１及び第２の制御電圧１１１及び１１２が得られる。
誤差信号Ｙ２は１値信号となった出力108 の位置を識別
したものであるので、全波整流回路８ａの第２の制御電
圧１１３として用いれば出力１０８の直流変動を補償す
ることができる。従って、各段階の直流ドリフトを制御
することが可能であり、制御器１０ｃによって前述した
ように疑似引き込みを起こすことがない。なお、全波整
流回路８ａの制御電圧１１４は一定電圧に固定されてい
る。
第７図は本発明の第３の実施例の識別再生回路のブロッ
ク図であり、６４値ＱＡＭ復調装置の実施例で直交検波
されたベースバンド信号が８値の場合である。第７図に
おいて、８値ベースバンド信号１００″は第４図と同じ
全波整流回路８を経て１ビットＡ／Ｄ変換器６及び３ビ
ットＡ／Ｄ変換器１１で識別再生され、２値ディジタル
信号Ｘ１″，Ｘ２″，Ｘ３″と誤差信号Ｙ３を発生し、
第４図と同様の制御回路９によって第１及び第２の制御
電圧１１５及び１１６を発生し、第１の制御電圧は制限
器１０ｄによって制限され疑似引き込みを起こすことな
く、直流ドリフトの補償ができるよう構成されている。
ク図であり、６４値ＱＡＭ復調装置の実施例で直交検波
されたベースバンド信号が８値の場合である。第７図に
おいて、８値ベースバンド信号１００″は第４図と同じ
全波整流回路８を経て１ビットＡ／Ｄ変換器６及び３ビ
ットＡ／Ｄ変換器１１で識別再生され、２値ディジタル
信号Ｘ１″，Ｘ２″，Ｘ３″と誤差信号Ｙ３を発生し、
第４図と同様の制御回路９によって第１及び第２の制御
電圧１１５及び１１６を発生し、第１の制御電圧は制限
器１０ｄによって制限され疑似引き込みを起こすことな
く、直流ドリフトの補償ができるよう構成されている。
Ａ／Ｄ変換器１１の入力は全波整流回路８で全波整流し
て折り返された４値信号であり、その出力の誤差信号Ｙ
３は、第２図に示した４値信号Ａ１〜Ａ４の各識別領域
に対し、第３図及び第１表に示した論理出力Ｙ１と同一
の出力を示すから、誤差信号Ｙ３、制御回路９、第２の
制御電圧１１６によりＡ／Ｄ変換器１１の入力の４値信
号に対する直流電圧制御ループは、第３図において減算
器８１により４値入力信号を制御する場合と同様に動作
する。一方、誤差信号Ｙ３と２値ディジタル信号Ｘ１″
とから制御回路９で第１の制御電圧115 を求めて全波整
流回路８を制御するループは、８値入力信号に対する直
流電圧制御ループであり、次にように動作する。８値入
力信号は全波整流回路８内で０ｖを中心に折り返される
ため、誤差信号Ｙ３は８値入直信号のうち０ｖより小さ
な信号すなわち負の信号に対しては、第２図で説明した
４値入力信号の場合と同様に極性が反転している。これ
を補正するため、制御回路９内には一致回路９１が設け
られていて、第３図で説明した４値入力信号の場合と同
様に、８値入力信号のどの信号が「＋」側に変動しても
一致回路９１の出力はすべて“１”に、「−」側に変動
すれば論理“０”となり、低域フィルタ９２ａ及び制限
器１０ｄを介して出力される第１の制御電圧１１５は８
値の位置を平行移動させる信号となる。従って、この信
号を用い全波整流回路８の減算器８１を制御すれば、こ
のループは正常に動作し疑似引き込みも発生しない。
て折り返された４値信号であり、その出力の誤差信号Ｙ
３は、第２図に示した４値信号Ａ１〜Ａ４の各識別領域
に対し、第３図及び第１表に示した論理出力Ｙ１と同一
の出力を示すから、誤差信号Ｙ３、制御回路９、第２の
制御電圧１１６によりＡ／Ｄ変換器１１の入力の４値信
号に対する直流電圧制御ループは、第３図において減算
器８１により４値入力信号を制御する場合と同様に動作
する。一方、誤差信号Ｙ３と２値ディジタル信号Ｘ１″
とから制御回路９で第１の制御電圧115 を求めて全波整
流回路８を制御するループは、８値入力信号に対する直
流電圧制御ループであり、次にように動作する。８値入
力信号は全波整流回路８内で０ｖを中心に折り返される
ため、誤差信号Ｙ３は８値入直信号のうち０ｖより小さ
な信号すなわち負の信号に対しては、第２図で説明した
４値入力信号の場合と同様に極性が反転している。これ
を補正するため、制御回路９内には一致回路９１が設け
られていて、第３図で説明した４値入力信号の場合と同
様に、８値入力信号のどの信号が「＋」側に変動しても
一致回路９１の出力はすべて“１”に、「−」側に変動
すれば論理“０”となり、低域フィルタ９２ａ及び制限
器１０ｄを介して出力される第１の制御電圧１１５は８
値の位置を平行移動させる信号となる。従って、この信
号を用い全波整流回路８の減算器８１を制御すれば、こ
のループは正常に動作し疑似引き込みも発生しない。
上述の実施例においては、１６値ＱＡＭ及び64値ＱＡＭ
復調装置について説明したが、本発明の技術思想は上記
以外の多値直交振幅変調方式及び不等間隔の多値直交振
幅変調である８相ＰＳＫ方式の復調装置に適用できるこ
とは言うまでもなく、直交でない多値振幅変調方式の復
調装置や識別再生回路に使用することができる。又、第
４図において、全波整流回路は減算器を用いて構成され
ているが減算器の代りに加算器を用いても制御電圧の符
号を反転させればよいことは明らかであり、具体的には
差動増幅器を用いて容易に実現することができる。更
に、本発明に用いられる全波整流回路は第４図の実施例
のものに限定されず、例えば第８図(a)及び(b)の回路を
使用することができる。これらの回路は本願と同一出願
人から出願された特願昭58−134119号「復調装置」明細
書の第４図、第５図と同一回路であり、本願の第４図に
示した全波整流回路と同等の機能を有している。その動
作については前記出願の明細書を参照されたい。
復調装置について説明したが、本発明の技術思想は上記
以外の多値直交振幅変調方式及び不等間隔の多値直交振
幅変調である８相ＰＳＫ方式の復調装置に適用できるこ
とは言うまでもなく、直交でない多値振幅変調方式の復
調装置や識別再生回路に使用することができる。又、第
４図において、全波整流回路は減算器を用いて構成され
ているが減算器の代りに加算器を用いても制御電圧の符
号を反転させればよいことは明らかであり、具体的には
差動増幅器を用いて容易に実現することができる。更
に、本発明に用いられる全波整流回路は第４図の実施例
のものに限定されず、例えば第８図(a)及び(b)の回路を
使用することができる。これらの回路は本願と同一出願
人から出願された特願昭58−134119号「復調装置」明細
書の第４図、第５図と同一回路であり、本願の第４図に
示した全波整流回路と同等の機能を有している。その動
作については前記出願の明細書を参照されたい。
なお、上述の各実施例で述べたように、本発明は全波整
流方式を採用した多値信号の識別再生回路において、全
波整流器の前段及び後段で発生する直流ドリフト成分を
それぞれ補償する二つの制御手段を備えたものに関する
が、その一方の制御手段を省略しても、他方の直流ドリ
フトの発生を少なくするような設計上の配慮がなされて
おれば、完全ではないがそれなりのドリフト抑圧効果が
あり、本発明と同様な制限器を設けることによって擬似
引き込みの発生を防止することができ実用上有効である
ことは言うまでもない。
流方式を採用した多値信号の識別再生回路において、全
波整流器の前段及び後段で発生する直流ドリフト成分を
それぞれ補償する二つの制御手段を備えたものに関する
が、その一方の制御手段を省略しても、他方の直流ドリ
フトの発生を少なくするような設計上の配慮がなされて
おれば、完全ではないがそれなりのドリフト抑圧効果が
あり、本発明と同様な制限器を設けることによって擬似
引き込みの発生を防止することができ実用上有効である
ことは言うまでもない。
以上詳細に説明したように、本発明の復調装置の識別再
生回路によれば、検波された多値ベースバンド信号を全
波整流方式によって識別再生し、得られた再生信号と誤
差信号とを論理処理して直流ドリフト成分の変動を補償
することができ、且つ擬似引き込みを起こすことがない
ので、構成が簡単で再生符号誤りの発生しにくい復調装
置の識別再生回路が得られるという効果がある。
生回路によれば、検波された多値ベースバンド信号を全
波整流方式によって識別再生し、得られた再生信号と誤
差信号とを論理処理して直流ドリフト成分の変動を補償
することができ、且つ擬似引き込みを起こすことがない
ので、構成が簡単で再生符号誤りの発生しにくい復調装
置の識別再生回路が得られるという効果がある。
第１図は１６値ＱＡＭ復調装置の従来例のブロック図、
第２図は識別再生動作を説明する識別領域図、第３図は
直流ドリフト補償手段を備えた復調装置の一例のブロッ
ク図、第４図は本発明の第１の実施例の識別再生回路の
ブロック図、第５図はその動作を説明する識別領域図、
第６図は本発明の第２の実施例の識別再生回路のブロッ
ク図、第７図は本発明の第３の実施例の識別再生回路の
ブロック図、第８図(a)及び(b)は全波整流回路の他の実
施例のブロック図である。 １……中間周波増幅器、２……直交検波器、３，４，３
ａ，４ａ……識別再生回路、５……全波整流器、６，６
ａ，６ｂ，７，１１……Ａ／Ｄ変換器、８，８ａ……全
波整流回路、９，９ａ……制御回路、１０ａ，１０ｂ，
１０ｃ，１０ｄ……制限器、８１，８２……減算器、９
１，９１ａ，９１ｂ……一致回路、９２ａ，９２ｂ，９
２ｃ，９２ｄ，９２ｅ……低域フィルタ。
第２図は識別再生動作を説明する識別領域図、第３図は
直流ドリフト補償手段を備えた復調装置の一例のブロッ
ク図、第４図は本発明の第１の実施例の識別再生回路の
ブロック図、第５図はその動作を説明する識別領域図、
第６図は本発明の第２の実施例の識別再生回路のブロッ
ク図、第７図は本発明の第３の実施例の識別再生回路の
ブロック図、第８図(a)及び(b)は全波整流回路の他の実
施例のブロック図である。 １……中間周波増幅器、２……直交検波器、３，４，３
ａ，４ａ……識別再生回路、５……全波整流器、６，６
ａ，６ｂ，７，１１……Ａ／Ｄ変換器、８，８ａ……全
波整流回路、９，９ａ……制御回路、１０ａ，１０ｂ，
１０ｃ，１０ｄ……制限器、８１，８２……減算器、９
１，９１ａ，９１ｂ……一致回路、９２ａ，９２ｂ，９
２ｃ，９２ｄ，９２ｅ……低域フィルタ。
Claims (1)
- 【請求項１】多値振幅変調された受信信号を検波した多
値ベースバンド信号を複数の識別値で多値識別し複数の
２値ディジタル信号を再生する復調装置の識別再生回路
において、前記多値ベースバンド信号を受け直流電圧成
分が第１の制御電圧によって制御された第１の出力とこ
の第１の出力が全波整流され直流電圧成分が第２の制御
電圧によって制御された第２の出力とを送出する少なく
とも一つの全波整流回路と、前記第１及び第２の出力を
受け誤差信号と前記２値ディジタル信号とを発生するア
ナログ・ディジタル変換器と、このアナログ・ディジタ
ル変換器に接続され前記誤差信号と２値ディジタル信号
とを論理処理して前記第１及び第２の制御電圧を発生す
る制御回路と、少なくとも前記第１の制御電圧の出力範
囲を中心値から正負それぞれ前記識別値間隔以下のあら
かじめ定めた範囲に制限する制限器とを備えたことを特
徴とする復調装置の識別再生回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58134120A JPH0618387B2 (ja) | 1983-07-22 | 1983-07-22 | 復調装置の識別再生回路 |
| CA000459445A CA1224542A (en) | 1983-07-22 | 1984-07-23 | Demodulator for multilevel amplitude modulation system |
| EP84108699A EP0135057B1 (en) | 1983-07-22 | 1984-07-23 | Demodulator for multilevel amplitude modulation system |
| US06/633,315 US4553102A (en) | 1983-07-22 | 1984-07-23 | Multilevel amplitude modulation demodulator with DC drift compensation |
| DE8484108699T DE3467485D1 (en) | 1983-07-22 | 1984-07-23 | Demodulator for multilevel amplitude modulation system |
| AU30948/84A AU559584B2 (en) | 1983-07-22 | 1984-07-23 | Demodulator for multilevel amplitude modulation system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58134120A JPH0618387B2 (ja) | 1983-07-22 | 1983-07-22 | 復調装置の識別再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6025357A JPS6025357A (ja) | 1985-02-08 |
| JPH0618387B2 true JPH0618387B2 (ja) | 1994-03-09 |
Family
ID=15120926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58134120A Expired - Lifetime JPH0618387B2 (ja) | 1983-07-22 | 1983-07-22 | 復調装置の識別再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618387B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58120351A (ja) * | 1982-01-13 | 1983-07-18 | Fujitsu Ltd | 直流ずれ補償方式 |
-
1983
- 1983-07-22 JP JP58134120A patent/JPH0618387B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6025357A (ja) | 1985-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4250458A (en) | Baseband DC offset detector and control circuit for DC coupled digital demodulator | |
| EP0153708B1 (en) | Multi-level decision circuit | |
| US5406587A (en) | Error tracking loop | |
| US4875049A (en) | Automatic level control circuit for an ad convertor | |
| US3959726A (en) | Pilot signal transmission system | |
| EP0135057B1 (en) | Demodulator for multilevel amplitude modulation system | |
| JPH04233850A (ja) | 多値デジタル信号用受信機 | |
| CA1192615A (en) | Carrier recovery circuit | |
| US5519733A (en) | Method and apparatus for recovering a qam carrier | |
| JPH0223106B2 (ja) | ||
| EP0120474B1 (en) | Dc voltage control circuits | |
| JPS6365264B2 (ja) | ||
| JP3378397B2 (ja) | ４値ｆｓｋ復調回路及び多値レベル信号のディジタル復調方法 | |
| JPH0618387B2 (ja) | 復調装置の識別再生回路 | |
| US5717721A (en) | Demodulation correcting circuit for FSK receiver | |
| JPH0519349B2 (ja) | ||
| JPH0554298B2 (ja) | ||
| JPH0478213B2 (ja) | ||
| JPS61198849A (ja) | 選択制御搬送波再生方式 | |
| JP2540958B2 (ja) | ディジタル変復調システム | |
| JPH0611122B2 (ja) | 多値識別回路 | |
| JPH0262983B2 (ja) | ||
| JPS61184023A (ja) | 直流電圧制御回路 | |
| JPS58101449A (ja) | 復調装置 | |
| JPH0783386B2 (ja) | 多値識別回路 |