JPH0262983B2 - - Google Patents
Info
- Publication number
- JPH0262983B2 JPH0262983B2 JP58048249A JP4824983A JPH0262983B2 JP H0262983 B2 JPH0262983 B2 JP H0262983B2 JP 58048249 A JP58048249 A JP 58048249A JP 4824983 A JP4824983 A JP 4824983A JP H0262983 B2 JPH0262983 B2 JP H0262983B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- positive
- output
- farthest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
本発明は直流電圧制御回路、特に直交振幅変調
波の復調装置等で位相検波の復調信号を識別再生
する回路用いられ、ドリフト等による直流成分の
変動を補償する直流電圧制御回路に関する。 近年、マイクロ波などの搬送波を用いてデイジ
タル信号を伝送する場合、16値直交振幅変調方式
（16値QAMと記する）などの多値直交振幅変調
方式が、周波数帯域を有効に使用できる高能率変
調方式として注目されその開発が行われている。
このような高能率伝送方式を実現するうえで、各
装置の回路各部で発生する不完全性は極力除去す
る必要があり、復調装置の識別再生回路入力に含
まれる直流ドリフトもその１つである。 上述の直流ドリフト成分を補償する効果的で量
産にも適した回路が、特願昭56−200047号明細書
に提案されている。この回路は、位相検波された
多値復調信号の識別再生を行うアナログ・デイジ
タル変換器（Ａ／Ｄ変換器と略記）の誤差出力
で、入力側に重畳される直流電圧を制御するもの
であつて、連続運用時には良好に動作するが、後
述するように一度入力信号が切れた後、再び入力
が回復した場合、初期状態によつて異常引込みを
起こして誤つた直流値に制御される恐れがあり、
正常動作に復帰しないという欠点がある。 本発明の目的は、上述の欠点を除去し、いかな
る初期状でも異常引込みを起こさない直流電圧制
御回路を提供することである。 第１の発明の直流電圧制御回路は、入力信号に
重畳される直流電圧が制御信号より制御できる直
流分制御器と、信号を複数の信号領域に区分する
奇数個の信号識別値と前記信号領域をそれぞれ２
つの誤差領域に分割する偶数個の誤差識別値とで
前記直流分制御器の出力を多値識別して再生出力
信号と誤差信号とを出力するＡ／Ｄ変換器と、こ
のＡ／Ｄ変換器の出力から前記制御信号を発生す
る制御信号発生器とを備えた直流電圧制御回路に
おいて、前記制御信号発生器が、前記奇数個の信
号識別値の真中にある中央識別値から正側に最も
離れた最離正側誤差領域に信号があるときまたは
前記最離正側誤差領域と前記中央識別値よりも正
側にあつて前記最離正側誤差領域連続した領域と
からなる奇数個の誤差領域に信号があるときセツ
ト信号を出力し、前記中央識別値から負側に最も
離れた最離負側誤差領域に信号があるときまたは
前記最離負側誤差領域と前記中央識別値よりも負
側にあつて前記最離負側誤差領域に連続した領域
とからなり前記奇数個の誤差領域と同数の誤差領
域に信号があるときリセツト信号を出力する制御
論理信号発生手段と、前記セツト信号に応答して
前記入力信号に重畳する直流電圧を負側に制御
し、前記リセツト信号応答して前記入力信号に重
畳する直流電圧を正側に制御する前記制御信号を
発生する制御信号発生器手段を含むことによつて
構成される。 第２の発明の直流電圧制御回路は、第１の発明
の直流電圧制御回路における制御信号発生手段に
代え、前記セツト信号をセツト入力としリセツト
信号をリセツト入力とするフリツプフロツプと、
前記フリツプフロツプの出力のマーク率があらか
じめ定めた範囲を外れたとき前記フリツプフロツ
プの出力を選択しマーク率が範囲内のときは前記
誤差信号を選択して出力する選択手段と、前記選
択された信号が正のとき前記入力信号に重畳する
直流電圧を負側に制御し、前記選択信号が負のと
き前記入力信号に重畳する直流電圧を正側に制御
する前記制御信号を発生する制御信号発生手段と
を備えて構成されている。 次に図面を参照して本発明を詳細に説明する。 第１図は特願昭56−200047号明細書記載の復調
装置のブロツク図であり、自動利得制御機能を有
する中間周波増幅器１と、その出力の16値
QAAM波を復調し２列の４値デイジタル信号１
００を出力する復調器２と、その出力にそれぞれ
直流電圧を重畳する減算器３と、減算器３の出力
を８値識別して２ビツトの再生出力信号X1，X2
及び１ビツトの誤差信号X3を出力するＡ／Ｄ変
換器４と、誤差信号X3から低域フイルタより高
周波成分を抑圧して制御用の直流電圧１０１を発
生する制御信号発生回路５とから成つている。こ
のブロツク図において、減算器３，４、Ａ／Ｄ変
換器４及び制御信号発生回路５は、Ａ／Ｄ変換器
４が最適動作条件で信号識別が行えるよう復調信
号に含まれる直流分を制御する直流電圧制御回路
を構成している。第２図は上述の直流電圧制御回
路の動作を説明するためのＡ／Ｄ変換器４の識別
領域図であり、Ａ／Ｄ変換器４の入力電圧は３つ
の信号識別値Ｖ＝０，Ｖ＝±2dによつて４つの
信号領域〜に分割され、更に各信号領域はＶ
＝±ｄ，Ｖ＝±3d′の誤差識別値によりそれぞれ
２つの誤差領域+と-，+と-，+と-，
+と-に分割されている。Ａ／Ｄ変換器４はそ
の入力信号１０２が第２図のどの領域にあるかに
より、図に示されてい２値信号X1，X2，X3を送
出するよう構成されている。第１図のＡ／Ｄ変換
器４が最適動作状にあるときは、入力信号１０２
の４つの信号レベルは各信号領域の中心すなわち
各誤差識別値と一致しA1〜A4で示される。入力
の信号レベルが直流ドリフトによつてこの値から
（＋）方向にΔV変化してA1′〜A4′となると、誤
差信号X3はどの信号レベルに対してもすべて
“１”となつて制御信号発生回路５の直流出力１
０１が増加する。従つて、入力信号１００に直流
電圧が重畳された減算器３の出力１０２の直流分
は（−）方向に変化して、A1′〜A4′は矢印α方向
に移動し最適動作状に戻される。逆に入力信号レ
ベルが直流ドリフのため破線で示すように（−）
方向に変化すると、誤差信号X3はすべて“０”
となつて制御信号発生回路５の直流出力１０１が
減少し、減算器３の出力信号１０２に含まれる直
流分は（＋）方向に制御される。すなわち、復調
器やベースバンド増幅器の直流ドリフト等により
入力信号１００の直流分が変動しても、Ａ／Ｄ変
換器４の入力１０２は常に最適の動作状A1〜A4
となるように制御される。 しかしながら、上述の従来の方法では、入力信
号が一度断となつて再び印加された場合、初期状
の直流分偏移ΔV′が大きく第２図B1〜B4のごと
く識別値間隔ｄを越えてΔV′＞ｄとなると、B1に
対する誤差信号X3は“１”となるが、B2〜B4に
対する誤差信号X3はすべて“０”となつて、
“０”出力の方が多くなるので減算器３の出力１
０２の直流分は（−）方向に制御され、B1〜B4
は矢印γで示す正常な制御方向と反対の矢印βの
方向に移動しB2→A1，B3→A2，B4→A3となる
異常引込み現象が発生する。逆に直流分偏移−
ΔV′が負側に大きくずれ−ｄを越えB1′〜B4′とな
つた場合には、誤差信号X3は“１”出力が多く
なりB1′〜B4′を正常な制御方向（矢印γ′）と反対
の矢印β′の方向に制御して異常引込み現象を起こ
し、信号が正しく再生されず誤りを生ずることと
なる。 上述の異常引込みを防止する第１の方法は、第
２図で矢印β，β′で示される誤つた方向への制御
情報を発生する恐れのある誤差領域-，+，
−，+，-，+からの誤差情報を使用せず、矢
印γ，γ′で示される正しい方向への制御情報を出
力する誤差領域+及び-からの出力のみで制御
信号を発生させることである。第３図はこの方法
による本発明の第１の実施例のブロツク図であ
り、第１図と同じ減算器３、Ａ／Ｄ変換器４と制
御信号発生器９とから構成されている。制御信号
発生器９はＡ／Ｄ変換器４の出力X1，X2，X3の
論理積を求めるAND回路６と、X1，X2，X3の
不定論理和を求めるNOR回路７と、AND回路６
の出力S1をセツト入力、NOR回路７の出力R1を
リセツト入力とするフリツプフロツプ８と、第１
図と同じ制御信号発生回路５とから構成されてい
る。AND回路６及びNOR回路７の出力S1及びR1
と第２図の各誤差領域との関係は第１表となり、
+領域からのS1出力“１”と-領域
波の復調装置等で位相検波の復調信号を識別再生
する回路用いられ、ドリフト等による直流成分の
変動を補償する直流電圧制御回路に関する。 近年、マイクロ波などの搬送波を用いてデイジ
タル信号を伝送する場合、16値直交振幅変調方式
（16値QAMと記する）などの多値直交振幅変調
方式が、周波数帯域を有効に使用できる高能率変
調方式として注目されその開発が行われている。
このような高能率伝送方式を実現するうえで、各
装置の回路各部で発生する不完全性は極力除去す
る必要があり、復調装置の識別再生回路入力に含
まれる直流ドリフトもその１つである。 上述の直流ドリフト成分を補償する効果的で量
産にも適した回路が、特願昭56−200047号明細書
に提案されている。この回路は、位相検波された
多値復調信号の識別再生を行うアナログ・デイジ
タル変換器（Ａ／Ｄ変換器と略記）の誤差出力
で、入力側に重畳される直流電圧を制御するもの
であつて、連続運用時には良好に動作するが、後
述するように一度入力信号が切れた後、再び入力
が回復した場合、初期状態によつて異常引込みを
起こして誤つた直流値に制御される恐れがあり、
正常動作に復帰しないという欠点がある。 本発明の目的は、上述の欠点を除去し、いかな
る初期状でも異常引込みを起こさない直流電圧制
御回路を提供することである。 第１の発明の直流電圧制御回路は、入力信号に
重畳される直流電圧が制御信号より制御できる直
流分制御器と、信号を複数の信号領域に区分する
奇数個の信号識別値と前記信号領域をそれぞれ２
つの誤差領域に分割する偶数個の誤差識別値とで
前記直流分制御器の出力を多値識別して再生出力
信号と誤差信号とを出力するＡ／Ｄ変換器と、こ
のＡ／Ｄ変換器の出力から前記制御信号を発生す
る制御信号発生器とを備えた直流電圧制御回路に
おいて、前記制御信号発生器が、前記奇数個の信
号識別値の真中にある中央識別値から正側に最も
離れた最離正側誤差領域に信号があるときまたは
前記最離正側誤差領域と前記中央識別値よりも正
側にあつて前記最離正側誤差領域連続した領域と
からなる奇数個の誤差領域に信号があるときセツ
ト信号を出力し、前記中央識別値から負側に最も
離れた最離負側誤差領域に信号があるときまたは
前記最離負側誤差領域と前記中央識別値よりも負
側にあつて前記最離負側誤差領域に連続した領域
とからなり前記奇数個の誤差領域と同数の誤差領
域に信号があるときリセツト信号を出力する制御
論理信号発生手段と、前記セツト信号に応答して
前記入力信号に重畳する直流電圧を負側に制御
し、前記リセツト信号応答して前記入力信号に重
畳する直流電圧を正側に制御する前記制御信号を
発生する制御信号発生器手段を含むことによつて
構成される。 第２の発明の直流電圧制御回路は、第１の発明
の直流電圧制御回路における制御信号発生手段に
代え、前記セツト信号をセツト入力としリセツト
信号をリセツト入力とするフリツプフロツプと、
前記フリツプフロツプの出力のマーク率があらか
じめ定めた範囲を外れたとき前記フリツプフロツ
プの出力を選択しマーク率が範囲内のときは前記
誤差信号を選択して出力する選択手段と、前記選
択された信号が正のとき前記入力信号に重畳する
直流電圧を負側に制御し、前記選択信号が負のと
き前記入力信号に重畳する直流電圧を正側に制御
する前記制御信号を発生する制御信号発生手段と
を備えて構成されている。 次に図面を参照して本発明を詳細に説明する。 第１図は特願昭56−200047号明細書記載の復調
装置のブロツク図であり、自動利得制御機能を有
する中間周波増幅器１と、その出力の16値
QAAM波を復調し２列の４値デイジタル信号１
００を出力する復調器２と、その出力にそれぞれ
直流電圧を重畳する減算器３と、減算器３の出力
を８値識別して２ビツトの再生出力信号X1，X2
及び１ビツトの誤差信号X3を出力するＡ／Ｄ変
換器４と、誤差信号X3から低域フイルタより高
周波成分を抑圧して制御用の直流電圧１０１を発
生する制御信号発生回路５とから成つている。こ
のブロツク図において、減算器３，４、Ａ／Ｄ変
換器４及び制御信号発生回路５は、Ａ／Ｄ変換器
４が最適動作条件で信号識別が行えるよう復調信
号に含まれる直流分を制御する直流電圧制御回路
を構成している。第２図は上述の直流電圧制御回
路の動作を説明するためのＡ／Ｄ変換器４の識別
領域図であり、Ａ／Ｄ変換器４の入力電圧は３つ
の信号識別値Ｖ＝０，Ｖ＝±2dによつて４つの
信号領域〜に分割され、更に各信号領域はＶ
＝±ｄ，Ｖ＝±3d′の誤差識別値によりそれぞれ
２つの誤差領域+と-，+と-，+と-，
+と-に分割されている。Ａ／Ｄ変換器４はそ
の入力信号１０２が第２図のどの領域にあるかに
より、図に示されてい２値信号X1，X2，X3を送
出するよう構成されている。第１図のＡ／Ｄ変換
器４が最適動作状にあるときは、入力信号１０２
の４つの信号レベルは各信号領域の中心すなわち
各誤差識別値と一致しA1〜A4で示される。入力
の信号レベルが直流ドリフトによつてこの値から
（＋）方向にΔV変化してA1′〜A4′となると、誤
差信号X3はどの信号レベルに対してもすべて
“１”となつて制御信号発生回路５の直流出力１
０１が増加する。従つて、入力信号１００に直流
電圧が重畳された減算器３の出力１０２の直流分
は（−）方向に変化して、A1′〜A4′は矢印α方向
に移動し最適動作状に戻される。逆に入力信号レ
ベルが直流ドリフのため破線で示すように（−）
方向に変化すると、誤差信号X3はすべて“０”
となつて制御信号発生回路５の直流出力１０１が
減少し、減算器３の出力信号１０２に含まれる直
流分は（＋）方向に制御される。すなわち、復調
器やベースバンド増幅器の直流ドリフト等により
入力信号１００の直流分が変動しても、Ａ／Ｄ変
換器４の入力１０２は常に最適の動作状A1〜A4
となるように制御される。 しかしながら、上述の従来の方法では、入力信
号が一度断となつて再び印加された場合、初期状
の直流分偏移ΔV′が大きく第２図B1〜B4のごと
く識別値間隔ｄを越えてΔV′＞ｄとなると、B1に
対する誤差信号X3は“１”となるが、B2〜B4に
対する誤差信号X3はすべて“０”となつて、
“０”出力の方が多くなるので減算器３の出力１
０２の直流分は（−）方向に制御され、B1〜B4
は矢印γで示す正常な制御方向と反対の矢印βの
方向に移動しB2→A1，B3→A2，B4→A3となる
異常引込み現象が発生する。逆に直流分偏移−
ΔV′が負側に大きくずれ−ｄを越えB1′〜B4′とな
つた場合には、誤差信号X3は“１”出力が多く
なりB1′〜B4′を正常な制御方向（矢印γ′）と反対
の矢印β′の方向に制御して異常引込み現象を起こ
し、信号が正しく再生されず誤りを生ずることと
なる。 上述の異常引込みを防止する第１の方法は、第
２図で矢印β，β′で示される誤つた方向への制御
情報を発生する恐れのある誤差領域-，+，
−，+，-，+からの誤差情報を使用せず、矢
印γ，γ′で示される正しい方向への制御情報を出
力する誤差領域+及び-からの出力のみで制御
信号を発生させることである。第３図はこの方法
による本発明の第１の実施例のブロツク図であ
り、第１図と同じ減算器３、Ａ／Ｄ変換器４と制
御信号発生器９とから構成されている。制御信号
発生器９はＡ／Ｄ変換器４の出力X1，X2，X3の
論理積を求めるAND回路６と、X1，X2，X3の
不定論理和を求めるNOR回路７と、AND回路６
の出力S1をセツト入力、NOR回路７の出力R1を
リセツト入力とするフリツプフロツプ８と、第１
図と同じ制御信号発生回路５とから構成されてい
る。AND回路６及びNOR回路７の出力S1及びR1
と第２図の各誤差領域との関係は第１表となり、
+領域からのS1出力“１”と-領域
【表】
からのR1出力“１”とを用いてフリツプフロツ
プ８の出力に“１”，“０”の２値信号Q1を発生
し、これを制御信号発生回路５で第１図と同様に
処理して直流出力１０１を発生している。この構
成によれば第２図のB1〜B4及びB1′〜B4′の場合
でもγ及びγ′で示す正しい制御が行われて異常引
込みを起こす恐れがない。 第４図は本発明の第２の実施例のブロツク図で
減算器３、Ａ／Ｄ変換器４及び制御信号発生器９
ａから構成され、制御信号発生器９ａはOR回路
１０，AND回路１１と１２，NAND回路１３，
NOT回路１４、フリツプフロツプ８及び制御信
号発生回路５で構成されている。この第２の実施
例の回路は第２図の誤差領域のうち-と+とか
らの誤差情報を使用せず、残りの６つの誤差領域
からの誤差情報のみによつて制御信号を発生する
よう構成した回路であつて、フリツプフロツプ８
のセツト入力S2及びリセツト入力R2と各誤差領
域との関係は第２表となり、
プ８の出力に“１”，“０”の２値信号Q1を発生
し、これを制御信号発生回路５で第１図と同様に
処理して直流出力１０１を発生している。この構
成によれば第２図のB1〜B4及びB1′〜B4′の場合
でもγ及びγ′で示す正しい制御が行われて異常引
込みを起こす恐れがない。 第４図は本発明の第２の実施例のブロツク図で
減算器３、Ａ／Ｄ変換器４及び制御信号発生器９
ａから構成され、制御信号発生器９ａはOR回路
１０，AND回路１１と１２，NAND回路１３，
NOT回路１４、フリツプフロツプ８及び制御信
号発生回路５で構成されている。この第２の実施
例の回路は第２図の誤差領域のうち-と+とか
らの誤差情報を使用せず、残りの６つの誤差領域
からの誤差情報のみによつて制御信号を発生する
よう構成した回路であつて、フリツプフロツプ８
のセツト入力S2及びリセツト入力R2と各誤差領
域との関係は第２表となり、
【表】
S2の“１”出力とR2の“１”出力とから制御信
号を発生する。Ａ／Ｄ変換器４の入力信号１０２
が最適状かざずれて第２図のA1′〜A4′又はB1〜
B4のいずれの状になつた場合でも、４値の各信
号レベルの発生確率は等しく且つその発生の順序
は無作為と考えられるので、S2が“１”となる確
率とR2が“１”となる確率は２：１となる。従
つて、フリツプフロツプ８の出力Q2が“１”と
なる時間が“０”となる時間より多くなり、入力
信号１０２は矢印α，γで示す方向に制御され
る。入力信号１０２が逆にB1′〜B4′となつた場合
も同様にして矢印γ′で示す正常な方向に制御さ
れ、常に最適動作状態に収れんして異常引込み現
象は発生しない。 第５図は本発明の第３の実施例のブロツク図で
あり、減算器３，Ａ／Ｄ変換器４及び制御信号発
生器９ｃから成り、制御信号発生器９ｃは制御信
号発生回路５の入力を切替回路１７によつて、第
１図の従来例と同じ誤差出力X3と第３図の実施
例と同一のフリツプフロツプ出力Q1との切替え
るよう構成されている。切替制御回路１８はQ1
の正出力および反転出力を比較しマーク率を識別
して、Q1が連続して“１”又は“０”のときは
切替回路１７がQ1入力を選択し、“１”および
“０”が交互に発生するときは切替回路１７がX3
入力を選択するよう構成されている。従つて、入
力信号１０２が最適値から大きくずれているとき
は第３図実施例と同様に動作して異常引込みを起
こすことなくほぼ最適値附近に制御し、その後は
X3を用いて第１図と同様すべての誤差領域から
誤差情報を用いて精度のよい制御が行われる。 上述の第３図、第４図の実施例ではフリツプフ
ロツプ８のセツト及びリセツト入力はＡ／Ｄ変換
器４の出力X1，X2，X3を論理処理して求めるよ
う構成されているが、これらはＡ／Ｄ変換器４を
構成している各識別器の出力から直接取り出すよ
うにすることもできる。又、セツト入力の“１”
情報とリセツト入力の“１”情報をフリツプフロ
ツプで２値信号に変換して制御電圧１０１を発生
するように構成されているが、フリツプフロツプ
を用いずにセツト、リセツト入力を正、負の電圧
に対応させてそのまま積分して制御電圧を発生さ
せることもできる。第３図〜第５図において、
Ａ／Ｄ変換器４の出力X1，X2，X3から２値信号
S1，R1及びS2，R2を発生する回路が制御論理信
号発生手段を構成している。又、第５図の実施例
は第１図の従来例と第３図の実施例とを切替え使
用するよう構成したものであるが、第３図の実施
例の代りに第４図の実施例を使用してもよい。更
に第３図と第４図の方法を併用する等の方法も可
能である。 上述の説明では入力信号レベルが±ｄ，±3dと
正負対称の４値信号の場合について述べてある
が、正負対称でなくてもよく、４値以外の多値信
号についても同様の構成が可能である。又、入力
信号に直流電圧を重畳するために減算器を用いて
いるが、減算器代りに加算器を用いてもよく、制
御信号より直流分が制御できる回路であれば差支
えない。 上詳細に説明したように、本発明の直流電圧制
御回路によれば、多値信号を識別再生する識別回
路において、信号断が生じても回復時の初期条件
かかわらず異常引込みを起こすことなく正常動作
に復帰することができ、異常引込みによる再生誤
りを防止できる効果がある。
号を発生する。Ａ／Ｄ変換器４の入力信号１０２
が最適状かざずれて第２図のA1′〜A4′又はB1〜
B4のいずれの状になつた場合でも、４値の各信
号レベルの発生確率は等しく且つその発生の順序
は無作為と考えられるので、S2が“１”となる確
率とR2が“１”となる確率は２：１となる。従
つて、フリツプフロツプ８の出力Q2が“１”と
なる時間が“０”となる時間より多くなり、入力
信号１０２は矢印α，γで示す方向に制御され
る。入力信号１０２が逆にB1′〜B4′となつた場合
も同様にして矢印γ′で示す正常な方向に制御さ
れ、常に最適動作状態に収れんして異常引込み現
象は発生しない。 第５図は本発明の第３の実施例のブロツク図で
あり、減算器３，Ａ／Ｄ変換器４及び制御信号発
生器９ｃから成り、制御信号発生器９ｃは制御信
号発生回路５の入力を切替回路１７によつて、第
１図の従来例と同じ誤差出力X3と第３図の実施
例と同一のフリツプフロツプ出力Q1との切替え
るよう構成されている。切替制御回路１８はQ1
の正出力および反転出力を比較しマーク率を識別
して、Q1が連続して“１”又は“０”のときは
切替回路１７がQ1入力を選択し、“１”および
“０”が交互に発生するときは切替回路１７がX3
入力を選択するよう構成されている。従つて、入
力信号１０２が最適値から大きくずれているとき
は第３図実施例と同様に動作して異常引込みを起
こすことなくほぼ最適値附近に制御し、その後は
X3を用いて第１図と同様すべての誤差領域から
誤差情報を用いて精度のよい制御が行われる。 上述の第３図、第４図の実施例ではフリツプフ
ロツプ８のセツト及びリセツト入力はＡ／Ｄ変換
器４の出力X1，X2，X3を論理処理して求めるよ
う構成されているが、これらはＡ／Ｄ変換器４を
構成している各識別器の出力から直接取り出すよ
うにすることもできる。又、セツト入力の“１”
情報とリセツト入力の“１”情報をフリツプフロ
ツプで２値信号に変換して制御電圧１０１を発生
するように構成されているが、フリツプフロツプ
を用いずにセツト、リセツト入力を正、負の電圧
に対応させてそのまま積分して制御電圧を発生さ
せることもできる。第３図〜第５図において、
Ａ／Ｄ変換器４の出力X1，X2，X3から２値信号
S1，R1及びS2，R2を発生する回路が制御論理信
号発生手段を構成している。又、第５図の実施例
は第１図の従来例と第３図の実施例とを切替え使
用するよう構成したものであるが、第３図の実施
例の代りに第４図の実施例を使用してもよい。更
に第３図と第４図の方法を併用する等の方法も可
能である。 上述の説明では入力信号レベルが±ｄ，±3dと
正負対称の４値信号の場合について述べてある
が、正負対称でなくてもよく、４値以外の多値信
号についても同様の構成が可能である。又、入力
信号に直流電圧を重畳するために減算器を用いて
いるが、減算器代りに加算器を用いてもよく、制
御信号より直流分が制御できる回路であれば差支
えない。 上詳細に説明したように、本発明の直流電圧制
御回路によれば、多値信号を識別再生する識別回
路において、信号断が生じても回復時の初期条件
かかわらず異常引込みを起こすことなく正常動作
に復帰することができ、異常引込みによる再生誤
りを防止できる効果がある。
第１図は従来の復調装置のブロツク図、第２図
はＡ／Ｄ変換器の識別領域図、第３図は本発明の
第１の実施例のブロツク図、第４図は本発明の第
２の実施例のブロツク図、第５図は本発明の第３
の実施例のブロツク図。 １……中間周波増幅器、２……復調器、３……
減算器、４……Ａ／Ｄ変換器、５……制御信号発
生回路、６，１１，１２……AND回路、７……
NOR回路、８……フリツプフロツプ、９，９ａ，
９ｃ……制御信号発生器、１０……OR回路、１
３……NAND回路、１４……NOT回路、１７…
…切替回路、１８……切替制御回路。
はＡ／Ｄ変換器の識別領域図、第３図は本発明の
第１の実施例のブロツク図、第４図は本発明の第
２の実施例のブロツク図、第５図は本発明の第３
の実施例のブロツク図。 １……中間周波増幅器、２……復調器、３……
減算器、４……Ａ／Ｄ変換器、５……制御信号発
生回路、６，１１，１２……AND回路、７……
NOR回路、８……フリツプフロツプ、９，９ａ，
９ｃ……制御信号発生器、１０……OR回路、１
３……NAND回路、１４……NOT回路、１７…
…切替回路、１８……切替制御回路。
Claims (1)
- 【特許請求の範囲】 １ 入力信号に重畳される直流電圧が制御信号に
より制御される直流分制御器と、信号を複数の信
号領域に区分する奇数個の信号識別値と前記各信
号領域をそれぞれ正負の２つの誤差領域に分割す
る偶数個の誤差識別値とで前記直流分制御器の出
力を多値識別して再生出力信号と誤差信号とを出
力するアナログ・デイジタル変換器と、このアナ
ログ・デイジタル変換器の出力から前記制御信号
を発生する制御信号発生器とを備えた直流電圧制
御回路において、前記制御信号発生器が、前記奇
数個の信号識別値の真中にある中央識別値から正
側に最も離れた最離正側誤差領域に信号があると
きまたは前記最離正側誤差領域と前記中央識別値
よりも正側にあつて前記最離正側誤差領域に連続
した領域とからなる奇数個の誤差領域に信号があ
るときセツト信号を出力し、前記中央識別値から
負側に最も離れた最離負側誤差領域に信号がある
ときまたは前記最離負側誤差領域と前記中央識別
値よりも負側にあつて前記最離負側誤差領域に連
続した領域とからなり前記奇数個の誤差領域と同
数の誤差領域に信号があるときリセツト信号を出
力する制御論理信号発生手段と、前記リセツト信
号に応答して前記入力信号に重畳する直流電圧を
負側に制御し、前記リセツト信号に応答して前記
入力信号に重畳する直流電圧を正側に制御する前
記制御信号を発生する制御信号発生手段とを含む
ことを特徴とする直流電圧制御回路。 ２ 入力信号に重畳される直流電圧が制御信号に
より制御される直流分制御器と、信号を複数の信
号領域に区分する奇数個の信号識別値と前記各信
号領域をそれぞれ正負の２つの誤差領域に分割す
る偶数個の誤差識別値とで前記直流分制御器の出
力を多値識別して再生出力信号と誤差信号とを出
力するアナログ・デイジタル変換器と、このアナ
ログ・デイジタル変換器の出力から前記制御信号
を発生する制御信号発生器とを備えた直流電圧制
御回路において、前記制御信号発生器が、前記奇
数個の信号識別値の真中にある中央識別値から正
側に最も離れた最離正側誤差領域に信号があると
きまたは前記最離正側誤差領域と前記中央識別値
よりも正側にあつて前記最離正側誤差領域に連続
した領域とからなる奇数個の誤差領域に信号があ
るときセツト信号を出力し、前記中央識別値から
負側に最も離れた最離負側誤差領域に信号がある
ときまたは前記最離負側誤差領域と前記中央識別
値よりも負側にあつて前記最離負側誤差領域に連
続した領域とからなり前記奇数個の誤差領域と同
数の誤差領域に信号があるときリセツト信号を出
力する制御論理信号発生手段と、前記セツト信号
をセツト入力とし前記リセツト信号をリセツト入
力とするフリツプフロツプと、前記フリツプフロ
ツプの出力のマーク率があらかじめ定めた範囲か
ら外れたとき前記フリツプフロツプの出力を選択
しマーク率が前記範囲内のときは前記誤差信号を
選択し出力する選択手段と、前記選択された信号
が正のとき前記入力信号に重畳する直流電圧を負
側に制御し、前記選択信号が負のとき前記入力信
号に重畳する直流電圧を正側に制御する前記制御
信号を発生する制御信号発生手段とを含むことを
特徴とする直流電圧制御回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58048249A JPS59174058A (ja) | 1983-03-23 | 1983-03-23 | 直流電圧制御回路 |
| US06/591,752 US4544894A (en) | 1983-03-23 | 1984-03-21 | DC Voltage control circuits |
| CA000450157A CA1208708A (en) | 1983-03-23 | 1984-03-21 | Dc voltage control circuits |
| AU25994/84A AU557008B2 (en) | 1983-03-23 | 1984-03-22 | Demodulation control |
| DE8484103181T DE3468800D1 (en) | 1983-03-23 | 1984-03-22 | Dc voltage control circuits |
| EP84103181A EP0120474B1 (en) | 1983-03-23 | 1984-03-22 | Dc voltage control circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58048249A JPS59174058A (ja) | 1983-03-23 | 1983-03-23 | 直流電圧制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59174058A JPS59174058A (ja) | 1984-10-02 |
| JPH0262983B2 true JPH0262983B2 (ja) | 1990-12-27 |
Family
ID=12798160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58048249A Granted JPS59174058A (ja) | 1983-03-23 | 1983-03-23 | 直流電圧制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59174058A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4703282A (en) | 1985-06-29 | 1987-10-27 | Nec Corporation | Digital demodulation system |
-
1983
- 1983-03-23 JP JP58048249A patent/JPS59174058A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59174058A (ja) | 1984-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4703282A (en) | Digital demodulation system | |
| US4553102A (en) | Multilevel amplitude modulation demodulator with DC drift compensation | |
| JPH0420523B2 (ja) | ||
| JPS59169256A (ja) | 自動利得制御回路 | |
| EP0120474B1 (en) | Dc voltage control circuits | |
| JPH0223106B2 (ja) | ||
| JPH0262983B2 (ja) | ||
| JPS6365264B2 (ja) | ||
| US4803438A (en) | 8-phase phase-shift keying demodulator | |
| JPS59174059A (ja) | 直流電圧制御回路 | |
| JPH0122787B2 (ja) | ||
| JPH0478213B2 (ja) | ||
| JPS61198849A (ja) | 選択制御搬送波再生方式 | |
| JPH0611122B2 (ja) | 多値識別回路 | |
| JPS623529A (ja) | 自動利得制御回路 | |
| JP2540958B2 (ja) | ディジタル変復調システム | |
| JPH0519349B2 (ja) | ||
| JPH0618387B2 (ja) | 復調装置の識別再生回路 | |
| JPH0326934B2 (ja) | ||
| JPS61236217A (ja) | オフセツト電圧補正回路 | |
| JPH06303260A (ja) | オフセット補正回路 | |
| JPS6239943A (ja) | 搬送波同期回路 | |
| JPS6348017A (ja) | 低周波再生回路 | |
| JPS6331228A (ja) | デ−タモ−ド収束方法 | |
| JPH0513414B2 (ja) |