JPS59174059A - 直流電圧制御回路 - Google Patents
直流電圧制御回路Info
- Publication number
- JPS59174059A JPS59174059A JP58048250A JP4825083A JPS59174059A JP S59174059 A JPS59174059 A JP S59174059A JP 58048250 A JP58048250 A JP 58048250A JP 4825083 A JP4825083 A JP 4825083A JP S59174059 A JPS59174059 A JP S59174059A
- Authority
- JP
- Japan
- Prior art keywords
- value
- input
- signal
- voltage
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は直流電圧制御回路、特に直交振幅変調波の復調
装置等で位相検波後の復調信号を識別再生する回路に用
いら名、ドリフト等による直流成分の変動を補償する直
流電圧制御回路に関する。
装置等で位相検波後の復調信号を識別再生する回路に用
いら名、ドリフト等による直流成分の変動を補償する直
流電圧制御回路に関する。
近年、マイクロ波などの搬送波を用いてゲインタル信号
を伝送する場合、１６値直交振幅変調（１６値ＱＡＭと
略記）のような多１ｉ［直交振幅変調方式が、周波数帯
域を有効に使用できる高能率な変調方式として注目され
、その開発が進められている。このような高能率伝送方
式ヲ夾」、するうえで、谷装誰の回路各部で発生する不
完全性は極力除去する必要があシ、復調装置の識別再生
回路入力に會まれる直流ドリフトもその一つである。
を伝送する場合、１６値直交振幅変調（１６値ＱＡＭと
略記）のような多１ｉ［直交振幅変調方式が、周波数帯
域を有効に使用できる高能率な変調方式として注目され
、その開発が進められている。このような高能率伝送方
式ヲ夾」、するうえで、谷装誰の回路各部で発生する不
完全性は極力除去する必要があシ、復調装置の識別再生
回路入力に會まれる直流ドリフトもその一つである。
この直流ドリフト成分全補償する効果的です産にも適し
た回路が、特願昭５６−２０００４７号明細書に提案さ
れている。この回路は、位相検波された多値復調信号の
識別再生を行うアナログ・ディジタル変換器（以下Ａ／
Ｄ変換器と称す）の誤差出力で入力側に直前される直流
電圧全制御するもので、連続運用時には良好に動作する
が、後述するように一度入力信号が切れ友後、再び入力
が回復した場合、その初期状態によっては異常引込みを
起こして誤った直流値に制御される恐ハ、があり、正常
動作に復帰しないという欠点がある。
た回路が、特願昭５６−２０００４７号明細書に提案さ
れている。この回路は、位相検波された多値復調信号の
識別再生を行うアナログ・ディジタル変換器（以下Ａ／
Ｄ変換器と称す）の誤差出力で入力側に直前される直流
電圧全制御するもので、連続運用時には良好に動作する
が、後述するように一度入力信号が切れ友後、再び入力
が回復した場合、その初期状態によっては異常引込みを
起こして誤った直流値に制御される恐ハ、があり、正常
動作に復帰しないという欠点がある。
本発明の目的は、上述の欠点金除去し、異常引込み金起
こさず、常に正常動作に復帰する直流電圧制御回路を提
供することである。
こさず、常に正常動作に復帰する直流電圧制御回路を提
供することである。
本発明の直流電圧制御回路は、入力信号に直流電圧を重
畳する直流重畳器と、この直流型・■器の出力全複数の
識別値で多値識別して再生出力信号と誤差信号と全発生
するＡ／Ｄ変換器と、このＡ／Ｄ変換器の前記誤差信号
から前記直流重畳器に加える直流電圧全発生する制御信
号発生器と、この制御信号発生器の出力範囲全中心値か
ら正負そ力ぞれ前記識別値の間隔以下のあらかじめ定め
られた範囲に制限する制限器とを備えて構成される。
畳する直流重畳器と、この直流型・■器の出力全複数の
識別値で多値識別して再生出力信号と誤差信号と全発生
するＡ／Ｄ変換器と、このＡ／Ｄ変換器の前記誤差信号
から前記直流重畳器に加える直流電圧全発生する制御信
号発生器と、この制御信号発生器の出力範囲全中心値か
ら正負そ力ぞれ前記識別値の間隔以下のあらかじめ定め
られた範囲に制限する制限器とを備えて構成される。
次に図面を診照して本発明金詳ａ；ｉ［Ｉに説明する。
第１図は待−昭５６−２０００４７号明細書記載の復調
装置のブロック図であり、自動利得制＠４１機能を有す
る中間周波増幅器１と、その出力の１６値ＱＡＭ波を復
調し２列の４値ディジタル信号１００を出力する復調器
２と、その出力にそれぞれ直流電圧をＮ畳する減算器３
と、減算器３の出力を８値識別して２ビツトの再生出力
１Ｂ号Ｘ １ 、 Ｘ ２及び１ビツトの誤差信号Ｘ３
を出力するＡ／Ｄ変換器４と、誤差信号Ｘ３から低域フ
ィルタによシ高周波成分を抑圧して制御用の直流電圧１
０１ケ発生する制御信号発生回路５とから成っている。
装置のブロック図であり、自動利得制＠４１機能を有す
る中間周波増幅器１と、その出力の１６値ＱＡＭ波を復
調し２列の４値ディジタル信号１００を出力する復調器
２と、その出力にそれぞれ直流電圧をＮ畳する減算器３
と、減算器３の出力を８値識別して２ビツトの再生出力
１Ｂ号Ｘ １ 、 Ｘ ２及び１ビツトの誤差信号Ｘ３
を出力するＡ／Ｄ変換器４と、誤差信号Ｘ３から低域フ
ィルタによシ高周波成分を抑圧して制御用の直流電圧１
０１ケ発生する制御信号発生回路５とから成っている。
このブロック図において、減算器３．Ａ／Ｄ変換器４及
び制御信号発生回路３は、Ａ／Ｄ変換器４が最適動作条
件で信号識別が行えるよう復調信号に含せれる直流分を
制御する直流′亀圧制飢回路を構成している。第２図は
上述の直流電圧ｔＱｌ］ ８回路の動作を説明するため
のＡ／Ｄ変換器の識別領域図で、Ａ／Ｄ変換器の入力祇
圧（縦軸Ｖ）は３つの信号識別１直Ｖ＝＝Ｑ、Ｖ二±２
ｄと４つの誤差識別値Ｖ−±ｄ、Ｖ二±３ｄとによって
８つの誤差領域■“、Ｉ−、ｎ“、ｎ−、ｍ”、ｍ−、
■“。
び制御信号発生回路３は、Ａ／Ｄ変換器４が最適動作条
件で信号識別が行えるよう復調信号に含せれる直流分を
制御する直流′亀圧制飢回路を構成している。第２図は
上述の直流電圧ｔＱｌ］ ８回路の動作を説明するため
のＡ／Ｄ変換器の識別領域図で、Ａ／Ｄ変換器の入力祇
圧（縦軸Ｖ）は３つの信号識別１直Ｖ＝＝Ｑ、Ｖ二±２
ｄと４つの誤差識別値Ｖ−±ｄ、Ｖ二±３ｄとによって
８つの誤差領域■“、Ｉ−、ｎ“、ｎ−、ｍ”、ｍ−、
■“。
■−に分割されている。Ａ／Ｄ変換器４１はその入力信
号１０２が上述のどの領域にあるかによって、図に示す
２値倍号Ｘ１．Ｘ２．Ｘａｉ送出するように構成されて
いる。第１図の回路が最適動作状態にあるときは、入力
信号１０２の４つの信号レベルは各誤差識別値と一致し
Ａ１−Ａ４で示される。入力の信号レベルがＷＫドリフ
トによってこの値から（＋）方向にへＶｉ化してＡｌ’
〜Ａ４’となると、誤差信号Ｘ３はどの信号レベルに対
してもすべてＩＩ ＩＩ＋ となって制御信号発生器
５の直流成力１０１が増加する。従って、減勢−器１の
出力１０２は（−）方向に変化し、ＡＩ’〜Ａ４’は矢
印αの方向に制御される。逆に入力信号レベルか直流ド
リフトにより破線で示すように（→方向に変１じすると
、誤差信号Ｘ３はすべて°“０”となって直流出力１０
１が減少し、減算器３の出力は（り方向に制（財）され
る。すなわち、復調器やベーノベンド増幅器の直流ドリ
フト等によって入力信号］００の直流分が変動しても、
Ａ／Ｄ変換器４の入力１０２は常に最適の動作状態Ａ１
〜Ａ４となるように制御される。
号１０２が上述のどの領域にあるかによって、図に示す
２値倍号Ｘ１．Ｘ２．Ｘａｉ送出するように構成されて
いる。第１図の回路が最適動作状態にあるときは、入力
信号１０２の４つの信号レベルは各誤差識別値と一致し
Ａ１−Ａ４で示される。入力の信号レベルがＷＫドリフ
トによってこの値から（＋）方向にへＶｉ化してＡｌ’
〜Ａ４’となると、誤差信号Ｘ３はどの信号レベルに対
してもすべてＩＩ ＩＩ＋ となって制御信号発生器
５の直流成力１０１が増加する。従って、減勢−器１の
出力１０２は（−）方向に変化し、ＡＩ’〜Ａ４’は矢
印αの方向に制御される。逆に入力信号レベルか直流ド
リフトにより破線で示すように（→方向に変１じすると
、誤差信号Ｘ３はすべて°“０”となって直流出力１０
１が減少し、減算器３の出力は（り方向に制（財）され
る。すなわち、復調器やベーノベンド増幅器の直流ドリ
フト等によって入力信号］００の直流分が変動しても、
Ａ／Ｄ変換器４の入力１０２は常に最適の動作状態Ａ１
〜Ａ４となるように制御される。
しかしながら、上述の従来方法では、入力信号が一度断
となって門び印加された場合、初期状態の直流分の偏移
ΔＶ′が大きく、第２図Ｂ１〜Ｂ４のごとく識別値間隔
ｄを越えてΔＶ’ ）ｄとなると、Ｂｌに対する誤差信
号Ｘ３は°′１゛となるが、Ｂ２〜Ｂ４に対する誤差信
号Ｘ３はすべてＮ Ｏ＋１となって、ＩＩ Ｏ＋＋比出
力万が多くなるので制（財）信号発生器５の直流出力１
０１は減少し、減算器３の出力は（＋）方向に制御され
、Ｂｌ−Ｂ４は矢印γで示す正常な制御方向とは反対の
矢印β方向に制御され、Ｂ２→Ａｌ、Ｂ５−１−Ａ２．
Ｂ４→Ａ３となって異常引込み現象が発生する。逆に直
流分の偏移−△Ｖ′が負側に太きくずれて−ｄを越えて
Ｂ１′〜Ｂ４’となった場合は、誤差信号Ｘ３は゛′１
″′出力が多くなってＢｌ’〜Ｂ４’は正常なｔｔｉｔ
Ｊ ｔｌ１１方向（矢印γ′）と逆の矢印β′方向に制
御されて異常引込みを生じ、信号が正しく再生されず誤
シが発生することとなる。
となって門び印加された場合、初期状態の直流分の偏移
ΔＶ′が大きく、第２図Ｂ１〜Ｂ４のごとく識別値間隔
ｄを越えてΔＶ’ ）ｄとなると、Ｂｌに対する誤差信
号Ｘ３は°′１゛となるが、Ｂ２〜Ｂ４に対する誤差信
号Ｘ３はすべてＮ Ｏ＋１となって、ＩＩ Ｏ＋＋比出
力万が多くなるので制（財）信号発生器５の直流出力１
０１は減少し、減算器３の出力は（＋）方向に制御され
、Ｂｌ−Ｂ４は矢印γで示す正常な制御方向とは反対の
矢印β方向に制御され、Ｂ２→Ａｌ、Ｂ５−１−Ａ２．
Ｂ４→Ａ３となって異常引込み現象が発生する。逆に直
流分の偏移−△Ｖ′が負側に太きくずれて−ｄを越えて
Ｂ１′〜Ｂ４’となった場合は、誤差信号Ｘ３は゛′１
″′出力が多くなってＢｌ’〜Ｂ４’は正常なｔｔｉｔ
Ｊ ｔｌ１１方向（矢印γ′）と逆の矢印β′方向に制
御されて異常引込みを生じ、信号が正しく再生されず誤
シが発生することとなる。
上述の異常引込みを起こす初期状態は次のような場合に
発生すると考えられる。すなわち、４値入力信号が断と
なって減算器３の入力１００がほぼ零電位となると、Ａ
ｌ１）変換器４０入力１０２は制御ループによって直流
型±１０１が重畳されてＡ２又はＡ３に制御され、この
値を中心に入力のドリフト変動によって若干上下に変動
する。この値がＡ２より正また八３より９側になったと
き正負λ」称な４値化号が入力されるか、直流分を含む
４値化号が加えられるとＢ１〜Ｂ４又はＢｌ’〜ｆ３４
Ｌの状態が発生する。従って、異常引込みを防止する
一つの方法は、このような初期状態が発生しないように
、減算器３にカロえられる直流電圧の範囲全制限し、直
流分がＡ２又はＡ３に達しないようにすることである。
発生すると考えられる。すなわち、４値入力信号が断と
なって減算器３の入力１００がほぼ零電位となると、Ａ
ｌ１）変換器４０入力１０２は制御ループによって直流
型±１０１が重畳されてＡ２又はＡ３に制御され、この
値を中心に入力のドリフト変動によって若干上下に変動
する。この値がＡ２より正また八３より９側になったと
き正負λ」称な４値化号が入力されるか、直流分を含む
４値化号が加えられるとＢ１〜Ｂ４又はＢｌ’〜ｆ３４
Ｌの状態が発生する。従って、異常引込みを防止する
一つの方法は、このような初期状態が発生しないように
、減算器３にカロえられる直流電圧の範囲全制限し、直
流分がＡ２又はＡ３に達しないようにすることである。
第３図は上述の考えによる不発明の一実施例のブロック
図で、第１図と同様な減算器３． Ａ／ＩＪ変換器４．
制置信号発生器５と、制（財）信号発生器５の出力町圧
酌囲を制限する制御器６とから成り、減算器３に重畳さ
れる直流電圧１０３の範囲が士ｄ以ビ１のあらかじめ短
められた値上しに制限されるよう構成されている。従っ
て、入力が断となって減算器３の入力１００が零電位と
なっても〜０変換器４の入力１０２は＋し又は−Ｌとな
る。４値入力信号の直流分変動を含む予想される最大の
直流ドリフトを±Ｄとして、ｄ≧（、Ｄ ＋ Ｌ ）と
なるようにＬの値を選定しておけば、異常引込みを起こ
すような籾量条件は発生しないこととなる。
図で、第１図と同様な減算器３． Ａ／ＩＪ変換器４．
制置信号発生器５と、制（財）信号発生器５の出力町圧
酌囲を制限する制御器６とから成り、減算器３に重畳さ
れる直流電圧１０３の範囲が士ｄ以ビ１のあらかじめ短
められた値上しに制限されるよう構成されている。従っ
て、入力が断となって減算器３の入力１００が零電位と
なっても〜０変換器４の入力１０２は＋し又は−Ｌとな
る。４値入力信号の直流分変動を含む予想される最大の
直流ドリフトを±Ｄとして、ｄ≧（、Ｄ ＋ Ｌ ）と
なるようにＬの値を選定しておけば、異常引込みを起こ
すような籾量条件は発生しないこととなる。
制限器６は公知の方法で簡単な回路により実現すること
ができるので、その出力範囲を正負それぞれ識別値間隔
ｄ以下の上述の条件整満たす値に制限すれば、異常引込
みのない直流電圧制御回路を容易に実現することができ
る。直流ドリフト成分上〇は正常動作時には重畳される
直流電圧１０３によって補１賞されなければならないの
で、当然Ｌ≧Ｄである必要があるからＤ りｄ／２
となり、直流ドリフトの許容範囲は・正負それぞれ識別
値間隔の１／２以下となるが、予想されるドリフト値か
らＡ／Ｄ変換器の識別値間隔を上述の条件を満たすよう
に選定すればよい。
ができるので、その出力範囲を正負それぞれ識別値間隔
ｄ以下の上述の条件整満たす値に制限すれば、異常引込
みのない直流電圧制御回路を容易に実現することができ
る。直流ドリフト成分上〇は正常動作時には重畳される
直流電圧１０３によって補１賞されなければならないの
で、当然Ｌ≧Ｄである必要があるからＤ りｄ／２
となり、直流ドリフトの許容範囲は・正負それぞれ識別
値間隔の１／２以下となるが、予想されるドリフト値か
らＡ／Ｄ変換器の識別値間隔を上述の条件を満たすよう
に選定すればよい。
上述の説明では直流′電圧を重畳するのに減算器を用い
ているが、減算器の代９に加算器を用いても重畳する直
流電圧の極性を反転すればよいことは言うまでもなく、
又、正負対称な４値化号について説明したが４値以外の
多値信号に対しても本発明の技術思想は適用することが
でき、止弁対称な信号に限定されないことも明らかであ
る。
ているが、減算器の代９に加算器を用いても重畳する直
流電圧の極性を反転すればよいことは言うまでもなく、
又、正負対称な４値化号について説明したが４値以外の
多値信号に対しても本発明の技術思想は適用することが
でき、止弁対称な信号に限定されないことも明らかであ
る。
以上詳細に説明したように、本発明の直流電圧制御回路
によれば、復調装置等に用いられ、異常引込み現象の発
生しない多値信号識別再生回路が実現できる効果がある
。
によれば、復調装置等に用いられ、異常引込み現象の発
生しない多値信号識別再生回路が実現できる効果がある
。
第１図は従来の復調装置のブロック図、第２図はＡ／Ｄ
変換器の識別領域図、第３図は本発明の一実施例のブロ
ック図である。 １・・・・・中間周波増幅器、２・・・・・復調器、３
・・・・・減算器、４・・・・・Ａ／Ｄ変換器、５・・
・・・制萌１債号発生器、６・・・・・制限器。 代理人 弁理士 内 原 晋 ｖ−１組 犠 ２９ 半 ５ 刊 ２ 左
変換器の識別領域図、第３図は本発明の一実施例のブロ
ック図である。 １・・・・・中間周波増幅器、２・・・・・復調器、３
・・・・・減算器、４・・・・・Ａ／Ｄ変換器、５・・
・・・制萌１債号発生器、６・・・・・制限器。 代理人 弁理士 内 原 晋 ｖ−１組 犠 ２９ 半 ５ 刊 ２ 左
Claims (1)
- 入力信号に直流型！：Ｅを重畳する直流重畳器と、この
直流重畳器の出方全複数の識別値で多値識別して再生出
力信号と誤差信号とを発生するアナログ・ディジタル変
換器と、このアナログ・ディジタル変換器の前記誤差信
号からｍｌ記ｉｆ流重畳器に加える直流電圧全発生する
制御信号発生器と、この制ｆｆ＃信号発生器の出力範囲
全中心値から正負それぞれ前記識別値の間隔以下のあら
かじめ定められた範囲に制限する制限器とを備えたこと
’に％徴とする直流′電圧制御回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58048250A JPS59174059A (ja) | 1983-03-23 | 1983-03-23 | 直流電圧制御回路 |
| CA000450157A CA1208708A (en) | 1983-03-23 | 1984-03-21 | Dc voltage control circuits |
| US06/591,752 US4544894A (en) | 1983-03-23 | 1984-03-21 | DC Voltage control circuits |
| AU25994/84A AU557008B2 (en) | 1983-03-23 | 1984-03-22 | Demodulation control |
| DE8484103181T DE3468800D1 (en) | 1983-03-23 | 1984-03-22 | Dc voltage control circuits |
| EP84103181A EP0120474B1 (en) | 1983-03-23 | 1984-03-22 | Dc voltage control circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58048250A JPS59174059A (ja) | 1983-03-23 | 1983-03-23 | 直流電圧制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59174059A true JPS59174059A (ja) | 1984-10-02 |
| JPH0554298B2 JPH0554298B2 (ja) | 1993-08-12 |
Family
ID=12798188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58048250A Granted JPS59174059A (ja) | 1983-03-23 | 1983-03-23 | 直流電圧制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59174059A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184023A (ja) * | 1985-02-08 | 1986-08-16 | Nec Corp | 直流電圧制御回路 |
| JP2010258889A (ja) * | 2009-04-27 | 2010-11-11 | Nippon Telegr & Teleph Corp <Ntt> | 信号検出装置、方法、プログラム及びその記録媒体、信号検出システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58120351A (ja) * | 1982-01-13 | 1983-07-18 | Fujitsu Ltd | 直流ずれ補償方式 |
-
1983
- 1983-03-23 JP JP58048250A patent/JPS59174059A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58120351A (ja) * | 1982-01-13 | 1983-07-18 | Fujitsu Ltd | 直流ずれ補償方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184023A (ja) * | 1985-02-08 | 1986-08-16 | Nec Corp | 直流電圧制御回路 |
| JP2010258889A (ja) * | 2009-04-27 | 2010-11-11 | Nippon Telegr & Teleph Corp <Ntt> | 信号検出装置、方法、プログラム及びその記録媒体、信号検出システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0554298B2 (ja) | 1993-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0486474B1 (en) | Method for adapting a transversal equalizer, without carrier synchronism | |
| US7061994B2 (en) | Methods and apparatus for I/Q imbalance compensation | |
| US4553102A (en) | Multilevel amplitude modulation demodulator with DC drift compensation | |
| JPH0420523B2 (ja) | ||
| JPS59169256A (ja) | 自動利得制御回路 | |
| EP0120474B1 (en) | Dc voltage control circuits | |
| JPS6387828A (ja) | デイジタル復調システム | |
| EP0252500B1 (en) | 8-phase phase-shift keying demodulator | |
| JPS59174059A (ja) | 直流電圧制御回路 | |
| JPS6365264B2 (ja) | ||
| US4435824A (en) | Communication system having improved differential phase shift keying modulation | |
| JPS61184023A (ja) | 直流電圧制御回路 | |
| JPH0262983B2 (ja) | ||
| JPS6010818A (ja) | 自動等化方式 | |
| JPH0519349B2 (ja) | ||
| JPS59112739A (ja) | 交差偏波干渉除去回路 | |
| JPH0478213B2 (ja) | ||
| JPH0611122B2 (ja) | 多値識別回路 | |
| JPH0618387B2 (ja) | 復調装置の識別再生回路 | |
| JPS58101449A (ja) | 復調装置 | |
| JPH06303260A (ja) | オフセット補正回路 | |
| JPH0510856B2 (ja) | ||
| JPH0149069B2 (ja) | ||
| JPH03139048A (ja) | 直流ドリフト制御回路 | |
| JPS62279757A (ja) | 復調装置 |