JPH0223106B2 - - Google Patents
Info
- Publication number
- JPH0223106B2 JPH0223106B2 JP58035348A JP3534883A JPH0223106B2 JP H0223106 B2 JPH0223106 B2 JP H0223106B2 JP 58035348 A JP58035348 A JP 58035348A JP 3534883 A JP3534883 A JP 3534883A JP H0223106 B2 JPH0223106 B2 JP H0223106B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- timing
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 15
- 238000007493 shaping process Methods 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 108010076504 Protein Sorting Signals Proteins 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
- H04L7/0335—Gardner detector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
本発明は帯域制限をうけたベースバンド信号よ
りタイミング信号を再生するタイミング同期回路
に関するものである。 デジタル搬送波伝送方式に用いられる復調装置
において、復調された信号をデジタル信号に変換
するためにはタイミング信号が必要となる。この
タイミング信号を再生する手段として従来種々使
われてきたが、その１つとして第１図に示される
如きものがある。１は位相検波器、２は全波整流
回路、３は位相同期回路、４は位相比較器、５は
電圧制御発振器、６は低域ろ波器、７は位相シフ
タ、８は１ビツトＡ／Ｄコンバータである。第１
図は変調波が２相PSK波の場合であり、以下動
作を説明する。入力PSK信号は位相検波器１で
基準搬送波により復調され、２値のベースバンド
信号になる。復調ベースバンド信号は全波整流回
路２に供給され、ここで２逓倍され、タイミング
信号が抽出される。この抽出信号は次に通常の位
相同期回路３に供給される。この位相同期回路３
において、入力抽出タイミング信号に位相同期し
且つ、狭帯域で帯域制限されたジツタ成分の少な
い再生タイミング信号が得られる。回路３の出力
は位相シフタ７を介してＡ／Ｄ（アナログ／デジ
タル）コンバータ８に入力され、復調ベースバン
ド信号をサンプリング整形するためのタイミング
信号として使用される。この時、復調ベースバン
ド信号が最適タイミングでサンプリングされるよ
うに、位相シフタ７にて位相調整する必要があ
る。このような回路においても、ジツタ成分の少
ないタイミング信号を再生できるが、位相調整を
しなければならないという欠点があつた。 本発明の目的は、ジツタ成分の少ない再生タイ
ミング信号を得ることができ、且つ位相調整が不
要で、常に最適タイミングに保つことができるタ
イミング同期回路を提供することにある。 以下、図面を用いて詳細に説明する。 第２図は本発明の実施例で、９は論理回路、１
０は判別回路、１１は２ビツトＡ／Ｄコンバー
タ、又、第３図は第２図の回路の説明図である。 以下、動作を説明する。位相検波器１の出力の
復調ベースバンド信号は何らかの帯域制限をうけ
たものとし、第３図ａにおけるｍ１〜ｍ４で示さ
れる如き波形を含むものとする。これら波形は３
タイムスロツト分の信号列を表わしている、この
ような復調ベースバンド信号はＡ／Ｄコンバータ
１１にて第３図ａの基準レベルＬ１，Ｌ２および
Ｌ３によりサンプリングされ、データ信号Ｘ１，
Ｘ２に変換される。ｍ１〜ｍ４がレベルＬ１，Ｌ
３に収束している点、Ｔ―１，Ｔ０，Ｔ１が最適
サンプリング点となる。この復調ベースバンド信
号ｍとデータＸ１，Ｘ２との関係は第１表のよう
になる。ここでＸ１は主信号出力となり、Ｘ２は
入力信号の正規位置からどれだけずれているかを
表わす位置判別信号となる。
りタイミング信号を再生するタイミング同期回路
に関するものである。 デジタル搬送波伝送方式に用いられる復調装置
において、復調された信号をデジタル信号に変換
するためにはタイミング信号が必要となる。この
タイミング信号を再生する手段として従来種々使
われてきたが、その１つとして第１図に示される
如きものがある。１は位相検波器、２は全波整流
回路、３は位相同期回路、４は位相比較器、５は
電圧制御発振器、６は低域ろ波器、７は位相シフ
タ、８は１ビツトＡ／Ｄコンバータである。第１
図は変調波が２相PSK波の場合であり、以下動
作を説明する。入力PSK信号は位相検波器１で
基準搬送波により復調され、２値のベースバンド
信号になる。復調ベースバンド信号は全波整流回
路２に供給され、ここで２逓倍され、タイミング
信号が抽出される。この抽出信号は次に通常の位
相同期回路３に供給される。この位相同期回路３
において、入力抽出タイミング信号に位相同期し
且つ、狭帯域で帯域制限されたジツタ成分の少な
い再生タイミング信号が得られる。回路３の出力
は位相シフタ７を介してＡ／Ｄ（アナログ／デジ
タル）コンバータ８に入力され、復調ベースバン
ド信号をサンプリング整形するためのタイミング
信号として使用される。この時、復調ベースバン
ド信号が最適タイミングでサンプリングされるよ
うに、位相シフタ７にて位相調整する必要があ
る。このような回路においても、ジツタ成分の少
ないタイミング信号を再生できるが、位相調整を
しなければならないという欠点があつた。 本発明の目的は、ジツタ成分の少ない再生タイ
ミング信号を得ることができ、且つ位相調整が不
要で、常に最適タイミングに保つことができるタ
イミング同期回路を提供することにある。 以下、図面を用いて詳細に説明する。 第２図は本発明の実施例で、９は論理回路、１
０は判別回路、１１は２ビツトＡ／Ｄコンバー
タ、又、第３図は第２図の回路の説明図である。 以下、動作を説明する。位相検波器１の出力の
復調ベースバンド信号は何らかの帯域制限をうけ
たものとし、第３図ａにおけるｍ１〜ｍ４で示さ
れる如き波形を含むものとする。これら波形は３
タイムスロツト分の信号列を表わしている、この
ような復調ベースバンド信号はＡ／Ｄコンバータ
１１にて第３図ａの基準レベルＬ１，Ｌ２および
Ｌ３によりサンプリングされ、データ信号Ｘ１，
Ｘ２に変換される。ｍ１〜ｍ４がレベルＬ１，Ｌ
３に収束している点、Ｔ―１，Ｔ０，Ｔ１が最適
サンプリング点となる。この復調ベースバンド信
号ｍとデータＸ１，Ｘ２との関係は第１表のよう
になる。ここでＸ１は主信号出力となり、Ｘ２は
入力信号の正規位置からどれだけずれているかを
表わす位置判別信号となる。
【表】
次に第３図を用いて第２図で得られる誤差信号
APCについて説明する。 今、中央のタイムスロツトの信号に着目して説
明する。最適タイミングＴ０で信号列Ｍ１〜Ｍ４
をサンプリングするとサンプリングされるＭ１〜
Ｍ４の信号レベルはＬ１あるいはＬ３であり、位
置判別信号Ｘ２は１及び０が等確率で発生する信
号となるが、サンプリング信号が最適タイミング
Ｔ０から＋Δtだけずれたとすると、Ｘ２の出力
は次のように変化する。信号列Ｍ１の場合約100
％の確率で１、Ｍ２の場合約100％の確率で１、
Ｍ３の場合は０、Ｍ４の場合は０となる。同様に
−Δtだけずれた場合のＸ２の変化をまとめると
第２表の如くになる。
APCについて説明する。 今、中央のタイムスロツトの信号に着目して説
明する。最適タイミングＴ０で信号列Ｍ１〜Ｍ４
をサンプリングするとサンプリングされるＭ１〜
Ｍ４の信号レベルはＬ１あるいはＬ３であり、位
置判別信号Ｘ２は１及び０が等確率で発生する信
号となるが、サンプリング信号が最適タイミング
Ｔ０から＋Δtだけずれたとすると、Ｘ２の出力
は次のように変化する。信号列Ｍ１の場合約100
％の確率で１、Ｍ２の場合約100％の確率で１、
Ｍ３の場合は０、Ｍ４の場合は０となる。同様に
−Δtだけずれた場合のＸ２の変化をまとめると
第２表の如くになる。
【表】
第２表より信号列ｍ１〜ｍ２の如く、サンプリ
ングポイント（−Δt〜＋Δt）での信号が右より
の傾斜である場合、即ち微係数の極性が正である
場合、サンプリング点が＋Δtだけずれた時、Ｘ
２の出力は常に１、又はサンプリング点が−Δt
だけずれればＸ２の出力は常に０となる。 一方信号列ｍ３〜ｍ４即ちＴ０付近での微係数
の極性が負である復調ベースバンド信号の場合で
サンプリング信号が＋Δtあるいは−Δtずれた場
合ｍ１〜ｍ２と逆極性の出力Ｘ２を得る。 よつて復調ベースバンド信号のＴ０付近の微係
数の極性を判別しそれが負であるならば、Ｘ２の
出力を反転してやればその出力はサンプリング信
号が最適タイミングＴ０から＋Δtずれた時常に
１、又、−Δtずれた時は常に０となるので、サン
プリング信号のタイミングずれに応動する誤差信
号となる。尚最適タイミングの場合のＸ２は前述
したとおり、０と１が等確率で発生する。第２図
において判別回路１０はサンプリング点での微係
数の極性を判別するもので、信号Ｇは微係数の極
性が正の場合１となる。又、信号は負の場合１
となる。 論理回路９は信号Ｇが１の場合Ｘ２信号をその
まま出力し、信号が０の場合Ｘ２信号を極性反
転させ出力し、又Ｇ及びが共に０の場合即ち微
係数が０の場合、一番近い過去の信号Ｘ２を保持
するよう動作し、その出力はサンプリング点の−
Δtあるいは＋Δtずれに応動する誤差信号APCが
得られる。 よつて回路９の出力（APC）を低域ろ波器６
を介して電圧制御発振器５の制御信号として供給
してやれば第３図のループは、APC出力が１と
０が等確率で発生するように制御され収束する。
結局Ａ／Ｄコンバータ１１に常に最適なタイミン
グ信号が供給されるようになる。 尚論理回路９における微係数が０の場合の保持
機能は特性を改善するもので付加されなくても本
発明の動作には支障はない。 第４図は、論理回路９および判定回路１０の具
体的な実施例で、１２〜１６，２４はＤタイプフ
リツプフロツプ、１７は振幅比較器、１８は
OR／NORゲート、１９，２０はORゲート、２
１〜２３はANDゲートである。フリツプフロツ
プ１２〜１４は３ビツトのメモリーとして動作
し、フリツプフロツプ１２及び１４の出力Ｙ１，
Ｙ―１が振幅比較器１７に入力される。振幅比較
器１７はＡ／Ｄコンバータにおいて、サンプリン
グ点Ｔ０での復調ベースバンド信号の微係数の極
性を判別するもので、１タイムスロツト前の主デ
ータと１タイムスロツト後の主データとのデータ
比較によつて判定している。即ち、０から１の変
化の時は微係数の極性は正とし、１から０の変化
の時はその逆となる。振幅比較器１７の出力とし
て、Ｇ，が出力され、波形ｍ１〜ｍ２の時Ｇが
１、又ｍ３〜ｍ４の時が１となる。ゲート２０
〜２２は信号Ｇが１の場合Ｘ２をそのまま出力
し、信号が１の場合にはＸ２を極性反転させ出
力するように動作する。又、ANDゲート２３出
力には信号Ｇ，のどちらか一方が１の場合タイ
ミング信号を送出し、信号Ｇ，がともに０の時
には出力を０とするように動作する。よつてフリ
ツプフロツプ２４の出力には波形ｍ１〜ｍ４の場
合には、ORゲート２０の出力をそのまま出力
し、ｍ１〜ｍ４以外の場合には、現時点から１番
近い過去のｍ１〜ｍ４波形のいずれかの時のＸ２
信号を保持するように動作する。 第５図は振幅比較器１７の具体的な実施例であ
り、２５〜２６はOR／NDRゲート、２７〜２８
はANDゲートである。 第６図はQAM変調波等を検波した復調ベース
バンド信号が４値の場合の実施例であり、２９は
３ビツトＡ／Ｄコンバータ、３０は判別回路であ
る。 第７図は第６図の説明図で４値のベースバンド
信号とコンバータ２９の出力Ｘ１〜Ｘ３との関係
を表わしている。第６図において復調ベースバン
ド信号が４値の場合には、第７図の如く、入力信
号の位置を判定するデータ信号は最下位ビツトで
あるX3となるので、論理回路９にはＸ３が入力
される。３０は第２図の場合と同一機能の信号
Ｇ，を出力し、それらは論理回路９に入力され
る。その結果論理回路９出力にはサンプリング点
ずれを検出する誤差信号APCが得られるので、
それを低域ろ波器６を介して電圧制御発振器５に
制御信号として与えてやれば、第６図の回路は４
値の復調ベースバンド信号に適用できる。タイミ
ング回路として動作する。 第８図は判別回路３０の実施例であり、３１〜
３６はＤタイプフリツプフロツプ、３７は振幅比
較器である。以下動作を説明する。フリツプフロ
ツプ３１，３４の出力には信号Ｘ１，Ｘ２のＴ１
時のデータＹ１が得られ、フリツプフロツプ３
３，３６の出力には信号Ｘ１，Ｘ２のＴ―１時の
データＹ―１が得られるので、それらを振幅比較
器３７に入力して、ここで復調ベースバンド信号
の微係数の極性を判別する。今、Ｔ―１時の４値
信号をAT―１，Ｔ１時の４値信号をAT１とす
ると、振幅比較器３７では、AT1―AT―１＝Ｍ
を演算させ、Ｍが正即ちＴ０時の微係数が正の時
出力Ｇに１、Ｍが負、即ちＴ０時の微係数が負の
時、出力に１を出力する。AT―１，AT１は
フリツプフロツプ３１，３３，３４，３６の出力
から論理演算よつて得られる。 以上のように２値及び４値の復調ベースバンド
信号に適用できる本発明による実施例を説明した
が、本発明はこれに限られるものではなく、これ
以上の多値ベースバンド信号に適用できる。その
場合は、Ａ／Ｄコンバータの出力のうち最下位ビ
ツトを入力信号の位置判別信号に用い、残りの出
力で入力信号の微係数の極性を判別することにな
る。又第２図、第４図を直交デジタル搬送波方式
に拡張することも可能で、たとえば、４相PSK
波の場合には、このPSK波を２分岐し互に90度
位相差をつけて第２図の回路にそれぞれ供給すれ
ばよい。また16値QAM波の場合にはこのQAM
波を２分岐し互に90度の位相差をつけてそれぞれ
検波器を通して第６図の回路に供給すればよい。 以上説明したように、本発明は帯域制限をうけ
たベースバンド信号に対して適用されるもので、
実施例においての帯域制限の条件は第３図の如き
波形応答が得られるものを用いたが、帯域制限の
条件が変われば、当然第３図における波形応答が
変化する。その場合には、その条件に適合するよ
うに判別回路１０あるいは３０を変える必要があ
る。第２図、第６図の実施例においてはデジタル
搬送波伝送方式に用いられるタイミング同期回路
として説明したが、本発明はこれに限定されるも
のではなく、第３図ａに示されるようなベースバ
ンド信号を伝送するベースバンド伝送方式に対し
ても適用可能である。判別回路の実施例として第
４図及び第８図をあげたが、この回路に求められ
ることはサンプリング時点でのベースバンド信号
の微係数の極性を判別する機能であり、種々の実
現手段が考えられ、第４，８図に限定されない。
ングポイント（−Δt〜＋Δt）での信号が右より
の傾斜である場合、即ち微係数の極性が正である
場合、サンプリング点が＋Δtだけずれた時、Ｘ
２の出力は常に１、又はサンプリング点が−Δt
だけずれればＸ２の出力は常に０となる。 一方信号列ｍ３〜ｍ４即ちＴ０付近での微係数
の極性が負である復調ベースバンド信号の場合で
サンプリング信号が＋Δtあるいは−Δtずれた場
合ｍ１〜ｍ２と逆極性の出力Ｘ２を得る。 よつて復調ベースバンド信号のＴ０付近の微係
数の極性を判別しそれが負であるならば、Ｘ２の
出力を反転してやればその出力はサンプリング信
号が最適タイミングＴ０から＋Δtずれた時常に
１、又、−Δtずれた時は常に０となるので、サン
プリング信号のタイミングずれに応動する誤差信
号となる。尚最適タイミングの場合のＸ２は前述
したとおり、０と１が等確率で発生する。第２図
において判別回路１０はサンプリング点での微係
数の極性を判別するもので、信号Ｇは微係数の極
性が正の場合１となる。又、信号は負の場合１
となる。 論理回路９は信号Ｇが１の場合Ｘ２信号をその
まま出力し、信号が０の場合Ｘ２信号を極性反
転させ出力し、又Ｇ及びが共に０の場合即ち微
係数が０の場合、一番近い過去の信号Ｘ２を保持
するよう動作し、その出力はサンプリング点の−
Δtあるいは＋Δtずれに応動する誤差信号APCが
得られる。 よつて回路９の出力（APC）を低域ろ波器６
を介して電圧制御発振器５の制御信号として供給
してやれば第３図のループは、APC出力が１と
０が等確率で発生するように制御され収束する。
結局Ａ／Ｄコンバータ１１に常に最適なタイミン
グ信号が供給されるようになる。 尚論理回路９における微係数が０の場合の保持
機能は特性を改善するもので付加されなくても本
発明の動作には支障はない。 第４図は、論理回路９および判定回路１０の具
体的な実施例で、１２〜１６，２４はＤタイプフ
リツプフロツプ、１７は振幅比較器、１８は
OR／NORゲート、１９，２０はORゲート、２
１〜２３はANDゲートである。フリツプフロツ
プ１２〜１４は３ビツトのメモリーとして動作
し、フリツプフロツプ１２及び１４の出力Ｙ１，
Ｙ―１が振幅比較器１７に入力される。振幅比較
器１７はＡ／Ｄコンバータにおいて、サンプリン
グ点Ｔ０での復調ベースバンド信号の微係数の極
性を判別するもので、１タイムスロツト前の主デ
ータと１タイムスロツト後の主データとのデータ
比較によつて判定している。即ち、０から１の変
化の時は微係数の極性は正とし、１から０の変化
の時はその逆となる。振幅比較器１７の出力とし
て、Ｇ，が出力され、波形ｍ１〜ｍ２の時Ｇが
１、又ｍ３〜ｍ４の時が１となる。ゲート２０
〜２２は信号Ｇが１の場合Ｘ２をそのまま出力
し、信号が１の場合にはＸ２を極性反転させ出
力するように動作する。又、ANDゲート２３出
力には信号Ｇ，のどちらか一方が１の場合タイ
ミング信号を送出し、信号Ｇ，がともに０の時
には出力を０とするように動作する。よつてフリ
ツプフロツプ２４の出力には波形ｍ１〜ｍ４の場
合には、ORゲート２０の出力をそのまま出力
し、ｍ１〜ｍ４以外の場合には、現時点から１番
近い過去のｍ１〜ｍ４波形のいずれかの時のＸ２
信号を保持するように動作する。 第５図は振幅比較器１７の具体的な実施例であ
り、２５〜２６はOR／NDRゲート、２７〜２８
はANDゲートである。 第６図はQAM変調波等を検波した復調ベース
バンド信号が４値の場合の実施例であり、２９は
３ビツトＡ／Ｄコンバータ、３０は判別回路であ
る。 第７図は第６図の説明図で４値のベースバンド
信号とコンバータ２９の出力Ｘ１〜Ｘ３との関係
を表わしている。第６図において復調ベースバン
ド信号が４値の場合には、第７図の如く、入力信
号の位置を判定するデータ信号は最下位ビツトで
あるX3となるので、論理回路９にはＸ３が入力
される。３０は第２図の場合と同一機能の信号
Ｇ，を出力し、それらは論理回路９に入力され
る。その結果論理回路９出力にはサンプリング点
ずれを検出する誤差信号APCが得られるので、
それを低域ろ波器６を介して電圧制御発振器５に
制御信号として与えてやれば、第６図の回路は４
値の復調ベースバンド信号に適用できる。タイミ
ング回路として動作する。 第８図は判別回路３０の実施例であり、３１〜
３６はＤタイプフリツプフロツプ、３７は振幅比
較器である。以下動作を説明する。フリツプフロ
ツプ３１，３４の出力には信号Ｘ１，Ｘ２のＴ１
時のデータＹ１が得られ、フリツプフロツプ３
３，３６の出力には信号Ｘ１，Ｘ２のＴ―１時の
データＹ―１が得られるので、それらを振幅比較
器３７に入力して、ここで復調ベースバンド信号
の微係数の極性を判別する。今、Ｔ―１時の４値
信号をAT―１，Ｔ１時の４値信号をAT１とす
ると、振幅比較器３７では、AT1―AT―１＝Ｍ
を演算させ、Ｍが正即ちＴ０時の微係数が正の時
出力Ｇに１、Ｍが負、即ちＴ０時の微係数が負の
時、出力に１を出力する。AT―１，AT１は
フリツプフロツプ３１，３３，３４，３６の出力
から論理演算よつて得られる。 以上のように２値及び４値の復調ベースバンド
信号に適用できる本発明による実施例を説明した
が、本発明はこれに限られるものではなく、これ
以上の多値ベースバンド信号に適用できる。その
場合は、Ａ／Ｄコンバータの出力のうち最下位ビ
ツトを入力信号の位置判別信号に用い、残りの出
力で入力信号の微係数の極性を判別することにな
る。又第２図、第４図を直交デジタル搬送波方式
に拡張することも可能で、たとえば、４相PSK
波の場合には、このPSK波を２分岐し互に90度
位相差をつけて第２図の回路にそれぞれ供給すれ
ばよい。また16値QAM波の場合にはこのQAM
波を２分岐し互に90度の位相差をつけてそれぞれ
検波器を通して第６図の回路に供給すればよい。 以上説明したように、本発明は帯域制限をうけ
たベースバンド信号に対して適用されるもので、
実施例においての帯域制限の条件は第３図の如き
波形応答が得られるものを用いたが、帯域制限の
条件が変われば、当然第３図における波形応答が
変化する。その場合には、その条件に適合するよ
うに判別回路１０あるいは３０を変える必要があ
る。第２図、第６図の実施例においてはデジタル
搬送波伝送方式に用いられるタイミング同期回路
として説明したが、本発明はこれに限定されるも
のではなく、第３図ａに示されるようなベースバ
ンド信号を伝送するベースバンド伝送方式に対し
ても適用可能である。判別回路の実施例として第
４図及び第８図をあげたが、この回路に求められ
ることはサンプリング時点でのベースバンド信号
の微係数の極性を判別する機能であり、種々の実
現手段が考えられ、第４，８図に限定されない。
第１図はタイミング同期回路の従来例、第２図
は本発明によるタイミング同期回路の実施例、第
３図は第２図の説明図、第４図は本発明による判
別回路及び論理回路の実施例、第５図は第４図の
振幅比較器、第６図は本発明によるタイミング同
期回路の他の実施例、第７図は第６図の説明図、
第８図は第６図の判別回路の実施例である。 図において、１……位相比較器、２……全波整
流回路、３……位相同期回路、４……位相比較
器、５……電圧制御発振器、６……低域ろ波器、
７……位相シフター、８……１ビツトＡ／Ｄコン
バータ、９……論理回路、１０および３０……判
別回路、１１……２ビツトＡ／Ｄコンバータ、１
２〜１６，２４および３１〜３６……Ｄタイプフ
リツプフロツプ、１７および３７……振幅比較
器、１８，２５および２６……OR／NORゲー
ト、１９および２０……ORゲート、２１〜２
３，２７および２８……ANDゲート、２９……
３ビツトＡ／Ｄコンバータ、である。
は本発明によるタイミング同期回路の実施例、第
３図は第２図の説明図、第４図は本発明による判
別回路及び論理回路の実施例、第５図は第４図の
振幅比較器、第６図は本発明によるタイミング同
期回路の他の実施例、第７図は第６図の説明図、
第８図は第６図の判別回路の実施例である。 図において、１……位相比較器、２……全波整
流回路、３……位相同期回路、４……位相比較
器、５……電圧制御発振器、６……低域ろ波器、
７……位相シフター、８……１ビツトＡ／Ｄコン
バータ、９……論理回路、１０および３０……判
別回路、１１……２ビツトＡ／Ｄコンバータ、１
２〜１６，２４および３１〜３６……Ｄタイプフ
リツプフロツプ、１７および３７……振幅比較
器、１８，２５および２６……OR／NORゲー
ト、１９および２０……ORゲート、２１〜２
３，２７および２８……ANDゲート、２９……
３ビツトＡ／Ｄコンバータ、である。
Claims (1)
- １ 帯域制限をうけたベースバンド信号からタイ
ミング信号を再生するタイミング同期回路におい
て、制御信号によつて発振周波数が変化する電圧
制御発振器と、前記電圧制御発振器の出力を用い
て、前記ベースバンド信号をサンプリング整形す
るＡ／Ｄコンバータと、前記Ａ／Ｄコンバータ出
力からサンプリング点での前記ベースバンド信号
の微係数の極性を判別する判別回路と、前記判別
回路出力によつて前記Ａ／Ｄコンバータ出力のう
ち前記ベースバンド信号の位置判別を行う位置判
別信号の極性制御を行うことによつて前記制御信
号を得る論理回路とを具備することを特徴とする
タイミング同期回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58035348A JPS59161149A (ja) | 1983-03-04 | 1983-03-04 | タイミング同期回路 |
| CA000448593A CA1208311A (en) | 1983-03-04 | 1984-03-01 | Timing synchronizing circuit for demodulators |
| US06/585,653 US4528512A (en) | 1983-03-04 | 1984-03-02 | Timing synchronizing circuit for demodulators |
| AU25228/84A AU556574B2 (en) | 1983-03-04 | 1984-03-02 | Timing synchronizing circuit |
| DE8484102234T DE3485782T2 (de) | 1983-03-04 | 1984-03-02 | Taktsynchronisierungsschaltung. |
| EP84102234A EP0118119B1 (en) | 1983-03-04 | 1984-03-02 | Timing synchronizing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58035348A JPS59161149A (ja) | 1983-03-04 | 1983-03-04 | タイミング同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59161149A JPS59161149A (ja) | 1984-09-11 |
| JPH0223106B2 true JPH0223106B2 (ja) | 1990-05-22 |
Family
ID=12439351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58035348A Granted JPS59161149A (ja) | 1983-03-04 | 1983-03-04 | タイミング同期回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4528512A (ja) |
| EP (1) | EP0118119B1 (ja) |
| JP (1) | JPS59161149A (ja) |
| AU (1) | AU556574B2 (ja) |
| CA (1) | CA1208311A (ja) |
| DE (1) | DE3485782T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156555A (ja) * | 1984-08-27 | 1986-03-22 | Nec Corp | 復調装置 |
| JPS6171736A (ja) * | 1984-09-17 | 1986-04-12 | Nec Corp | 微係数判別回路 |
| JPS61137446A (ja) * | 1984-12-10 | 1986-06-25 | Nec Corp | 復調装置 |
| JPH0732391B2 (ja) | 1985-05-28 | 1995-04-10 | 日本電気株式会社 | クロック同期回路 |
| US4794341A (en) * | 1985-11-05 | 1988-12-27 | Signal Processors Limited | Digital filters and demodulators |
| US4912726A (en) * | 1987-01-12 | 1990-03-27 | Fujitsu Limited | Decision timing control circuit |
| WO1989000365A1 (en) * | 1987-06-30 | 1989-01-12 | Ant Nachrichtentechnik Gmbh | Timing system |
| WO1989002200A1 (en) * | 1987-08-28 | 1989-03-09 | Case/Datatel | Adaptive jitter-tracking method and system |
| US4790941A (en) * | 1988-03-18 | 1988-12-13 | Separation Dynamics, Inc. | Fluid decontamination system |
| FR2634083B1 (fr) * | 1988-07-06 | 1991-04-12 | Alcatel Thomson Faisceaux | Procede d'asservissement en phase du rythme recupere dans une demodulation numerique et dispositif de mise en oeuvre d'un tel procede |
| US4964117A (en) * | 1988-10-04 | 1990-10-16 | Vtc Incorporated | Timing synchronizing circuit for baseband data signals |
| JPH0369238A (ja) * | 1989-08-08 | 1991-03-25 | Mitsubishi Electric Corp | 復調データ識別判定装置 |
| JPH04298142A (ja) * | 1991-03-26 | 1992-10-21 | Nec Corp | クロック同期回路 |
| ATE166485T1 (de) * | 1992-02-24 | 1998-06-15 | Koninkl Philips Electronics Nv | Übertragungssystem mit einem empfänger mit verbesserten taktregenerationsmitteln |
| JPH07154439A (ja) * | 1993-11-26 | 1995-06-16 | Nec Eng Ltd | 復調装置 |
| JP2848320B2 (ja) * | 1996-03-07 | 1999-01-20 | 日本電気株式会社 | クロック同期回路 |
| US20140369395A1 (en) * | 2013-06-13 | 2014-12-18 | Lsi Corporation | Error Detection Based on Superheterodyne Conversion and Direct Downconversion |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917916B2 (ja) * | 1975-12-26 | 1984-04-24 | 日本電気株式会社 | イソウドウキソウチ |
| JPS5925500B2 (ja) * | 1978-03-03 | 1984-06-18 | 日本電気株式会社 | 搬送波再生回路 |
| JPS57131151A (en) * | 1981-02-06 | 1982-08-13 | Nec Corp | Carrier wave reproducing circuit |
| CA1180416A (en) * | 1981-05-19 | 1985-01-02 | Botaro Hirosaki | Timing recovery circuit |
-
1983
- 1983-03-04 JP JP58035348A patent/JPS59161149A/ja active Granted
-
1984
- 1984-03-01 CA CA000448593A patent/CA1208311A/en not_active Expired
- 1984-03-02 EP EP84102234A patent/EP0118119B1/en not_active Expired
- 1984-03-02 AU AU25228/84A patent/AU556574B2/en not_active Expired
- 1984-03-02 DE DE8484102234T patent/DE3485782T2/de not_active Expired - Lifetime
- 1984-03-02 US US06/585,653 patent/US4528512A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0118119A3 (en) | 1987-11-04 |
| DE3485782D1 (de) | 1992-07-30 |
| DE3485782T2 (de) | 1993-01-28 |
| JPS59161149A (ja) | 1984-09-11 |
| EP0118119A2 (en) | 1984-09-12 |
| US4528512A (en) | 1985-07-09 |
| AU556574B2 (en) | 1986-11-06 |
| AU2522884A (en) | 1984-09-06 |
| EP0118119B1 (en) | 1992-06-24 |
| CA1208311A (en) | 1986-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0223106B2 (ja) | ||
| US5124861A (en) | Digital signal magnetic recording and playback apparatus employing quadrature amplitude modulation | |
| US4620159A (en) | Demodulator for multiphase PSK or multilevel QAM signals | |
| JP2595961B2 (ja) | デイジタル変復調システム | |
| JPH0122787B2 (ja) | ||
| JPS6171736A (ja) | 微係数判別回路 | |
| JPS6210950A (ja) | デイジタル無線通信方式 | |
| JPH0326934B2 (ja) | ||
| JP2534650B2 (ja) | 復調装置 | |
| JP3312658B2 (ja) | クロック位相誤差検出方法および回路 | |
| JP2526540B2 (ja) | 搬送波同期回路 | |
| JP3269838B2 (ja) | 周波数弁別方式 | |
| JPH0323021B2 (ja) | ||
| JP3339093B2 (ja) | クロック再生回路及び多値ｑａｍ復調器 | |
| JPS6057780B2 (ja) | 搬送波再生装置 | |
| JP2553103B2 (ja) | 搬送波再生回路 | |
| JPH0234552B2 (ja) | ||
| JP2540958B2 (ja) | ディジタル変復調システム | |
| JPH06252964A (ja) | クロック再生回路 | |
| JPH0334705B2 (ja) | ||
| JPH0712178B2 (ja) | デイジタル変復調システム | |
| JP2564840B2 (ja) | ディジタル復調装置 | |
| JPH0234548B2 (ja) | ||
| JP2002271434A (ja) | 搬送波再生回路 | |
| JP2000312232A (ja) | クロック同期回路 |