JP2000312232A

JP2000312232A - クロック同期回路

Info

Publication number: JP2000312232A
Application number: JP11118938A
Authority: JP
Inventors: Masanori Takahashi; 政則高橋
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-04-27
Filing date: 1999-04-27
Publication date: 2000-11-07

Abstract

(57)【要約】【課題】ディジタル搬送波伝送信号から再生されたベ
ースバンド信号に対して同期され、受信の全期間にわた
りジッタ特性が改善されたクロック信号を発生するクロ
ック同期回路を提供する。【解決手段】ベースバンド信号を形成する連続的な複
数のサンプルに基づいて互いに異なる第１及び第２の位
相条件（２）、（３）によりベースバンド信号から位相
情報を抽出し、ベースバンド信号に対してクロック信号
を同期させるように予め設定した条件（４）により第１
及び第２の位相情報のいずれかを選択し、選択された第
１または第２の位相情報により発生するクロック信号の
位相をベースバンド信号に同期させるように電圧制御発
振器（６）を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル搬送波
伝送方式の復調器に設けられるクロック同期回路に関
し、特に、復調されたベースバンド信号に基づいて再生
されたクロック信号におけるジッタを軽減するように改
善されたクロック同期回路に関するものである。

【０００２】

【従来の技術】ディジタル搬送波伝送方式による信号を
復調する復調器においては、復調された信号をディジタ
ル変換する際に、これに信頼性をもって同期されたクロ
ック信号がまず必要となる。

【０００３】この場合に考慮すべきこととして、ディジ
タル搬送波伝送方式の復調器により復調されるベースバ
ンド信号は、ビット速度が益々増大し、しかもディジタ
ル搬送波の伝送過程において雑音の混入、フェージング
等による信号品質上で好ましくない影響を受けるような
環境条件においても再生されるクロック信号におけるジ
ッタを増加させることなく、復調されたベースバンド信
号に対して信頼性をもって同期されたクロック信号が得
られることが要求されている。

【０００４】このようなクロック信号を発生させる第１
の従来技術として、例えば、特開平５−３３６１８号公
報に開示されている復調器が提案されている。

【０００５】この第１の従来技術における復調器は、再
生信号の識別タイミングを各チャネルにおいて最適に保
持するようにクロック位相をチャネル毎に独立して行っ
ている。

【０００６】しかしながら、この復調器は、識別タイミ
ングを各チャネルにおいて最適に保持するためのフィー
ドバック・ループにクロックの周波数成分に基づく位相
比較を行う位相比較器を備え、その出力により電圧制御
発振器の周波数を制御している。

【０００７】従って、復調器ベースバンド信号の隣接す
るクロック位相に基づいて電圧制御発振器のクロック信
号の位相を制御するものではなく、フェージング等によ
る影響を受けたディジタル搬送波伝送方式によるディジ
タル信号の復調には適しない。

【０００８】更に、第２の従来技術としてあげられる、
特開平６−３５０６６０号公報に開示されている復調装
置が提案されている。

【０００９】この復調装置は、復調ベースバンド信号に
含まれているバースト信号を抽出し、これについてのみ
電圧制御発振器を同期させるものであり、バースト信号
が得られない期間では、安定した同期を期待することが
できず、またバースト信号の存在しない信号には、適用
することができない。

【００１０】さらにまた、第３の従来技術としてあげら
れる、特開平９−８３５９７号公報に開示されているＦ
ＳＫ搬送波信号再生装置がある。

【００１１】このＦＳＫ搬送波信号再生装置は、位相差
検出器が規定帯域変調信号に同期したクロック信号を１
／Ｎに分周して得たサンプリング信号により位相差検出
を行っている。

【００１２】このような位相差検出器の出力により制御
された電圧制御発振器は、使用しているビット速度レベ
ルでの位相同期の精度が悪く、ジッタの振れ幅及びＬＰ
Ｆの時定数も大となるので、高速の位相同期確立及びジ
ッタの少ないクロック信号が得られない。

【００１３】このようなジッタ特性を改善させた第４の
従来技術として、特公平２−２３１０６号公報に開示さ
れた「タイミング同期回路」が知られている。

【００１４】この第４の従来技術による回路によれば、
アナログ・ディジタル変換器から出力されるＱＰＳＫを
含む多値直交振幅変調されたベースバンド信号のアイ・
パターン上における収束点をサンプリング点として選択
し、そのベースバンド信号のレベル値を所定の３つの基
準レベルとそれぞれ比較をし、それらの比較結果におけ
る微係数の正負極性を判別し、この正負極性に基づいて
サンプリング点のずれに応動した誤差信号を発生し、か
つこの誤差信号が論理“０”及び“１”の両方で等確率
で発生するように電圧制御発振器を制御することによ
り、多値直交振幅変調されたベースバンド信号の復調に
最適なタイミング信号を得るようにしている。

【００１５】この第４の従来技術による「タイミング同
期回路」のような構成では、ディジタル搬送波の信号品
質が低いために、アイ・パターン上における前記ベース
バンド信号の収束点が明確でないときには、最適なサン
プリング点を確定することができず、従ってサンプリン
グ点のずれに正しく応動すべき誤差検出信号がノイズの
多いものとなり、最終的に得られるタイミング信号にお
いて十分にジッタが抑圧されていないという問題点があ
る。

【００１６】このようなジッタ特性を改善させるため
に、第５の従来技術としてあげられる特開平９−２４７
２２９号（特許第２８４８２０号）公報に「クロック同
期回路」が開示されている。

【００１７】この第５の従来技術による回路によれば、
多値直交振幅変調信号から同期検波された互いに直交す
る２チャネルのベースバンド信号のいずれかをそのシン
ボル速度の２倍のサンプリング速度でサンプリングし、
アナログ・ディジタル変換器によりディジタル変換した
後に、連続する３つのサンプリング信号の論理値に基づ
き、前記ベースバンド信号がアイ・パターン上でほぼ同
一のタイミングでゼロクロスするという論理条件を満足
させるサンプリング信号のみを選択的に抽出し、このサ
ンプリング信号によって電圧制御発振器を制御し、この
電圧制御発振器の出力により前記アナログ・ディジタル
変換器を動作させるようにしている。

【００１８】このような第５の従来技術による「クロッ
ク同期回路」によれば、前述の論理条件を満足させるサ
ンプリング信号のみにより制御された電圧制御発振器に
よって、復調信号を得ているので、そのようなサンプリ
ング信号が比較的安定して得られる限り、ジッタの少な
い追従性の良好なサンプリング用のクロック信号が得ら
れる。

【００１９】しかしながら、このようなクロック同期回
路は、位相判定の利得が小さく、前述の論理条件がしば
しば満足されないような低品質の入力信号においては、
電圧制御発振器を制御するための位相情報が十分に得ら
れない頻度が高くなるかまたは期間が長くなり、それだ
け電圧制御発振器の入力に対する同期特性が低下する。

【００２０】従って、このような電圧制御発振器の出力
によるサンプリング信号、即ち再生されたクロック信号
におけるジッタ特性の改善を含む同期の信頼性は、十分
とわいえない問題点がある。

【００２１】

【発明が解決しようとする課題】叙上の第５の従来技術
である特開平９−２４７２２９号公報に開示された従来
技術のように、低品質の多値直交振幅変調信号のときに
は、その信号に対して適切なサンプリング点を安定して
確保することが困難であるという問題点があり、また、
アイ・パターン上においてほぼ同一のタイミングで各ベ
ースバンド信号におけるゼロクロスが確保されたベース
バンド信号のみから抽出された位相情報を使用すること
により、位相判定の利得が小さな位相同期特性のタイミ
ング信号しか得られないという問題点がある。

【００２２】本発明は従来の上記実情に鑑み、従来の技
術に内在する上記欠点を解消するためになされたもので
あり、従って本発明の目的は、ディジタル搬送波伝送さ
れたベースバンド信号の全受信期間を通じ、その位相判
定の利得を低下させることなく、良好なジッタ特性を確
保することにより、信頼性の高い再生クロックを得るこ
とを可能とした新規なクロック同期回路を提供すること
にある。

【００２３】

【課題を解決するための手段】上記目的を達成する為
に、本発明に係るクロック同期回路は、ディジタル搬送
波伝送方式の復調器に設けられてディジタル搬送波から
再生されるベースバンド信号に対してクロック信号を同
期させるクロック同期回路において、前記ベースバンド
信号から抽出された連続的な複数のビット期間における
第１の位相条件により前記ベースバンド信号を判定する
第１の位相判定回路と、前記第１の位相判定条件より多
数のビット期間における第２の位相条件により前記ベー
スバンド信号を判定する第２の位相判定回路と、前記第
１及び第２の位相判定回路の判定結果に基づいて前記ベ
ースバンド信号に対して前記クロック信号を同期させる
ようにあらかめ設定した条件により前記第１及び第２の
位相判定回路の位相条件のいずれかを選択する位相情報
選択回路と、前記位相情報選択回路により選択された位
相条件により前記クロック信号の位相を前記ベースバン
ド信号に同期するようにクロック信号を制御して発生す
る電圧制御発振器とを備えていることを特徴とする。

【００２４】前記第１の位相判定回路の前記第１の位相
判定条件は、前記ベースバンド信号から連続的に抽出さ
れた第１及び第２のサンプル値が互いに異なる極性を有
するときに、前記第１のサンプル値の極性と、前記第１
及び第２のサンプル値の中間値の極性排他論理和により
求める条件を含んでいる。

【００２５】前記第２の位相判定回路の前記第２の位相
判定条件は、前記ベースバンド信号から連続的に抽出さ
れた第１及び第２のサンプル値が互いに異なる極性を有
するときに、前記第１のサンプル値の極性と前記第２の
サンプル値との間の排他論理和により求める条件を含ん
でいる。

【００２６】前記位相情報選択回路における前記予め設
定した条件は、前記ベースバンド信号から連続的に抽出
された第１及び第２のサンプル値が互いに異なる極性を
有することを示す第１の制御条件、及び前記第１の制御
条件を有しかつ前記第２のサンプル値に続く第３のサン
プル値と前記第２のサンプル値とが同一の極性を有する
ことを示す第２の制御条件を備え、前記第１の制御条件
が達成されず、前記第２の制御条件が達成されたときに
のみ前記第２の位相判定回路の位相条件を選択し、それ
以外のときには前記第１の制御条件を選択する条件を含
んでいる。

【００２７】

【発明の実施の形態】次に、本発明をその好ましい一実
施の形態について図面を参照しながら詳細に説明する。

【００２８】図１は、本発明による一実施の形態を示す
ブロック構成図である。

【００２９】［実施の形態の構成］図１を参照するに、
多値直交振幅変調信号を同期検波することにより得たベ
ースバンド信号がアナログ・ディジタル変換器（Ａ／
Ｄ）１に入力されている。

【００３０】アナログ・ディジタル変換器１は、帯域制
限されたベースバンド信号を以下に詳細に説明する、い
わゆるローカル的に再生されたクロック信号によりサン
プリングして、量子化されたベースバンド信号を出力す
る。この量子化されたベースバンド信号は第１及び第２
の位相判定回路２及び３に入力される。

【００３１】第１及び第２の位相判定回路２及び３は、
以下で詳細に説明するように、それぞれ選択したサンプ
リング点においてアナログ・ディジタル変換器１からの
ベースバンド信号に含まれている位相情報をそれぞれ抽
出し、それぞれ選択された極性判定レベルにより判定
し、その判定結果を位相判定信号として出力する。

【００３２】位相判定回路２及び３から出力された位相
判定信号は、位相情報選択回路４に入力される。位相情
報選択回路４は、位相判定回路２及び３から供給される
位相判定信号に従っていずれかを選択して出力する。

【００３３】位相情報選択回路４の出力は、その高調波
成分を除去する低域ろ波器５に入力される。低域ろ波器
５の出力は電圧制御発振器６の制御入力に供給される。
電圧制御発振器６の出力即ちクロック信号は、アナログ
・ディジタル変換器１のサンプリング・クロック入力に
供給される。

【００３４】従って、クロック同期回路には、位相同期
のためのフィードバック・ループが形成されている。

【００３５】図２は、図１に示す第１の位相判定回路２
の詳細な回路構成を示す論理回路図である。

【００３６】図２を参照するに、アナログ・ディジタル
変換器１からの量子化されたベースバンド信号は、象現
信号としてフリップ・フロップ２１に入力され、そのク
ロック入力には、図示されていないが、電圧制御発振器
６からのクロック信号が供給されている。

【００３７】また、フリップ・フロップ２１の出力は、
フリップ・フロップ２１と同一構成のフリップ・フロッ
プ２２の入力、排他論理和ゲート２３の第１の入力及び
中間点計算回路２４のＡ入力に供給されている。

【００３８】フリップ・フロップ２２の出力は排他論理
和ゲート２３の第２の入力、中間値計算回路２４のＢ入
力及び排他論理和ゲート２５の第１の入力に供給されて
いる。

【００３９】従って、排他論理和ゲート２３の入力には
アナログ・ディジタル変換器１の出力から供給される連
続的な第１及び第２のサンプルが入力されることにな
る。

【００４０】排他論理和ゲート２３の出力は制御信号１
として位相情報選択回路４に供給される。第１及び第２
のサンプルが互いに異なる値を有し、アイ・パターン上
での収束点間の中心に設定されたゼロ点に対して対称を
なす位置に存在するときには、この制御信号１は論理
“１”となる。

【００４１】中間値計算回路２４は、図２の中間値計算
回路２４内に、（Ａ＋Ｂ）／２と示されているように、
Ａ入力即ちフリップ・フロップ２１の出力であるサンプ
ルＡと、Ｂ入力即ちフリップ・フロップ２２の出力であ
るサンプルＢとの中間点の論理値Ａ＋Ｂ／２を求め、Ｏ
ＵＴ端から出力する。この出力は排他論理和ゲート２５
の第２の入力に供給される。

【００４２】排他論理和ゲート２５は、前述のように、
その第１の入力にフリップ・フロップ２２の出力即ちア
ナログ・ディジタル変換器１の出力をサンプリングした
第２のサンプルＢが入力され、その第２の入力に中間値
計算回路２４の出力である論理値Ａ＋Ｂ／２を入力し、
それらの排他論理和をとった結果を位相情報１として出
力する。この位相情報１は、フリップ・フロップ２２か
らの第１のサンプルＢと、中間値計算回路２４からの中
間点の論理値Ａ＋Ｂ／２とが一致しているか否かを表
す。

【００４３】図３は図１に示す第２の位相判定回路３の
詳細な回路構成を示す論理回路図である。

【００４４】図３を参照するに、この位相判定回路３
は、連続する３つのサンプルＡ、Ｂ及びＣ（時間はサン
プルＣ、Ｂ、Ａの順に進行する）を使用して制御信号２
及び位相情報２を抽出する。クロック位相を抽出できる
条件は、サンプルＢ及びサンプルＡが同一極性、かつサ
ンプルＣ及びサンプルＢが異なる極性のときである。ア
ナログ・ディジタル変換器１からの量子化されたベース
バンド信号は、象現信号としてフリップ・フロップ３１
の入力に供給されている。

【００４５】フリップ・フロップ３１は、３段のシフト
・レジスタとして機能するためにフリップ・フロップ３
２及び３３を縦続接続しており、特に図示していない
が、電圧制御発振器６からのクロック信号により駆動さ
れ、これらはベースバンド信号の３つのサンプルＡ、Ｂ
及びＣを保持する。

【００４６】同様の構成により、フリップ・フロップ３
４は、２段のシフト・レジスタとして機能するためにフ
リップ・フロップ３５を縦続接続しており、電圧制御発
振器６からのクロック信号により駆動され、Ｅ信号とし
てのベースバンド信号の２つのサンプルＡ及びＢを保持
する。

【００４７】フリップ・フロップ３１及び３２の出力
は、排他論理和ゲート３６の第１及び第２の入力にそれ
ぞれ供給され、サンプルＢ及びサンプルＡが同一極性で
あるか否かを判断する。

【００４８】フリップ・フロップ３２及び３３の出力
は、排他論理和ゲート３７の第１及び第２の入力にそれ
ぞれ供給され、サンプルＣ及びサンプルＢが異なる極性
であるか否かを判断する。

【００４９】排他論理和ゲート３６の論理反転出力及び
排他論理和ゲート３７の出力は、アンド・ゲート３８の
第１及び第２の入力に接続されている。アンド・ゲート
３８の出力は、制御信号２として出力される。

【００５０】さらにフリップ・フロップ３３及び３５の
出力は、排他論理和ゲート３９の第１及び第２の入力に
接続されており、サンプルＣ及びサンプルＢが異なる極
性であるか否かを判断し、排他論理和ゲート３９の出力
はその判断の結果を位相情報２として出力される。

【００５１】従って、この制御信号２は、フリップ・フ
ロップ３３及び３２の出力、即ち第１及び第２のサンプ
ルＣ及びＢが互いに異なる論理値であり、かつフリップ
・フロップ３２及び３１の出力、即ち第２及び第３のサ
ンプルＢ及びＡが同一の論理値であるときに、論理値
“１”をとる。

【００５２】また位相情報２は、フリップ・フロップ３
３及び３５の出力、即ち、第１及び第２のサンプルＣ及
Ｂが互いに異なる論理値であるときに、論理値“１”を
とる。

【００５３】図４は、図１に示す位相情報選択回路４の
詳細な回路構成を示す論理回路図である。

【００５４】図４を参照するに、位相情報選択回路４
は、位相判定回路２及び３が共にクロック位相情報を抽
出した場合には、制御信号１及び２の論理値を“１”に
し、一方、共にクロック位相情報を抽出しなかった場合
には、制御信号１及び２の論理値を“０”にするという
条件のもとに、クロック信号の位相遅れまたは位相進み
を除去するように、位相情報１または２を選択する回路
である。

【００５５】制御信号１及び２と位相情報１及び２の対
応関係を表１に示す。

【００５６】

【表１】

【００５７】位相情報選択回路４において、位相判定回
路２及び３からの制御信号１及び２は、論理和ゲート４
１の第１及び第２の入力と、選択回路４２のＡ及びＢ入
力にそれぞれ供給されている。選択回路４２は、表１に
示すように、そのＳ入力の制御信号１及び２に従って、
そのＡまたはＢ入力の位相情報１または２を選択して出
力する。

【００５８】選択回路４３は、その選択制御Ｓに論理和
ゲート４１の出力が供給され、またその選択入力１に選
択回路４２の出力が供給され、選択入力０にフリップ・
フロップ４４の出力が供給されている。

【００５９】フリップ・フロップ４４は、その入力に選
択回路４３の出力が供給され、この出力が変化するまで
その論理値を保持する。フリップ・フロップ４４は、こ
の位相情報選択回路４の出力となる。

【００６０】［実施の形態の動作］次に、以上のような
構成を有する本発明に係るクロック同期回路の動作を説
明する。

【００６１】図５は第１の位相判定回路２の動作を説明
する波形図である。

【００６２】（１）、電圧制御発振器６からのクロック
信号の位相が受信するベースバンド信号に対して適正に
同期されている場合には、連続する２つのサンプルは、
アイ・パターン上の収束点の中心に設定されたゼロ点か
ら互いにほぼ対称な位置をとる。

【００６３】従って、両者の中間点は、ほぼ同一の確率
で極性“１”または“０”の値をとり、位相情報１もそ
のような値をとる。

【００６４】（２）、クロック信号の位相が受信するベ
ースバンド信号に対して遅れ位相の場合には、図５の
（ａ）または図５の（ｂ）に示すようになる。図５の
（ａ）では、連続する２つのサンプルＡ及びＢの中間点
が極性（論理）“１”と“０”との間の点線により示す
境界線より上、即ち極性“１”に位置し、サンプルＡは
極性“０”であり、かつサンプルＢは極性“１”であ
る。

【００６５】図５の（ｂ）では、連続する２つのサンプ
ルＡ及びＢの中間点が極性“１”と“０”との間の境界
線より下、即ち極性“０”に位置し、サンプルＡは極性
“１”であり、サンプルＢは極性“０”である。

【００６６】ここで、排他論理和ゲート２５の動作に対
応する（Ｂの極性）ＸＯＲ（Ａ＋Ｂ／２）を求めると、
（ａ）及び（ｂ）は共に極性“０”、従って位相情報１
は論理“０”となる。

【００６７】（３）、クロック信号の位相が受信するベ
ースバンド信号に対して進み位相の場合には、図５の
（ｃ）または（ｄ）に示すようになる。

【００６８】図５の（ｃ）の場合の中間点は極性“０”
となり、（Ｂの極性）ＸＯＲ（Ａ＋Ｂ／２）の結果は、
極性“１”、従って位相情報１は論理“１”となる。

【００６９】図５の（ｄ）の中間点は極性“１”とな
り、（Ｂの極性）ＸＯＲ（Ａ＋Ｂ／２）の結果は極性
“１”、従って位相情報１は論理“１”となる。

【００７０】次に、図３に示す位相判定回路３の動作を
図６を参照して説明する。

【００７１】図６の時間軸は左から右へ進行し、前述の
ように、サンプリングはＣ、Ｂ、Ａの順に発生する。

【００７２】クロック位相を抽出できる条件は、Ｂ及び
Ａが同一極性、かつＣ及びＢが異なる極性のときのみで
ある。

【００７３】位相遅れの場合（ａ）、（ｂ）、及び位相
進みの場合（ｃ）、（ｄ）において、Ｂ点におけるＥ信
号（誤差信号）が互いに相違したものになるので、Ｃ点
のサンプリング信号の極性とＢ点のＥ信号の極性との排
他論理和（Ｃ点のサンプリング信号の極性ＸＯＲＢの
Ｅ信号の極性）をとることにより、位相遅れ及び位相進
みにそれぞれにおいて異なる極性“０”及び“１”を有
するＥ信号を得る。

【００７４】これにより得た位相情報１または２を低域
ろ波器５を介して電圧制御発振器６の制御入力に印加し
て発生するクロック信号の位相を制御する。

【００７５】以上の説明は、入力されるベースバンド信
号がＱＰＳＫの場合について説明したものであるが、こ
れは多値ＱＡＭであってもよい。

【００７６】これについて以下で更に説明する。

【００７７】図２の位相判定回路２の説明において、第
１及び第２のサンプル・データを、これらが属すると判
定したｍ２ＱＡＭ（ｍは２，４，８，１６）の信号点
であるとみなしたときに、これらがアイ・パターンにお
けるｍ個の収束点の中心をゼロ点に有する対称的な位置
に存在するときには、その位置情報を前述のＱＰＳＫの
場合と同様に、第１のサンプル・データの極性と、演算
により求めた第１及び第２の中間点の極性と一致するか
否かの情報とをクロック位相情報として利用することが
できる。

【００７８】

【発明の効果】本発明は以上の如く構成され、作用する
ものであり、本発明によれば以下に示す効果が得られ
る。

【００７９】本発明に係るクロック同期回路によれば、
互いにクロック位相の判定条件を異にする第１及び第２
の位相判定回路を備え、同期対称の信号の状態に応じて
それらの判定結果いずれかを選択し、これによって電圧
制御発振器を制御することにより、同期の全期間を通じ
て位相判定の利得の低下を回避すると共に、良好なジッ
タ特性を有する信頼性の高い再生クロックが得られると
いう効果が生じる。

【図面の簡単な説明】

【図１】本発明に係るクロック同期回路の一実施の形態
を示すブロック構成図である。

【図２】図１に示す第１の位相判定回路の一実施例であ
る詳細な回路構成を示す論理回路図である。

【図３】図１に示す第２の位相判定回路の一実施例であ
る詳細な回路構成を示す論理回路図である。

【図４】図１に示す位相情報選択回路の一実施例である
詳細な回路構成を示す論理回路図である。

【図５】（ａ）〜（ｄ）は図１に示す第１の位相判定回
路の動作を説明する波形図である。

【図６】（ａ）〜（ｄ）は図１に示す第２の位相判定回
路の動作を説明する波形図である。

【符号の説明】

１…アナログ・ディジタル変換器（Ａ／Ｄ）２、３…位相判定回路４…位相情報選択回路５…低域ろ波器６…電圧制御発振器（ＶＣＯ）

Claims

【特許請求の範囲】

【請求項１】ディジタル搬送波伝送方式の復調器に設
けられてディジタル搬送波から再生されるベースバンド
信号に対してクロック信号を同期させるクロック同期回
路において、前記ベースバンド信号から抽出された連続的な複数のビ
ット期間における第１の位相条件により前記ベースバン
ド信号を判定する第１の位相判定回路と、前記第１の位相判定条件より多数のビット期間における
第２の位相条件により前記ベースバンド信号を判定する
第２の位相判定回路と、前記第１及び第２の位相判定回路の判定結果に基づいて
前記ベースバンド信号に対して前記クロック信号を同期
させるようにあらかめ設定した条件により前記第１及び
第２の位相判定回路の位相条件のいずれかを選択する位
相情報選択回路と、前記位相情報選択回路により選択された位相条件により
前記クロック信号の位相を前記ベースバンド信号に同期
するようにクロック信号を制御して発生する電圧制御発
振器と、を備えていることを特徴とするクロック同期回路。
【請求項２】前記第１の位相判定回路の前記第１の位
相判定条件は、前記ベースバンド信号から連続的に抽出
された第１及び第２のサンプル値が互いに異なる極性を
有するときに、前記第１のサンプル値の極性と、前記第
１及び第２のサンプル値の中間値の極性排他論理和によ
り求める条件を含むことを更に特徴とする請求項１に記
載のクロック同期回路。
【請求項３】前記第２の位相判定回路の前記第２の位
相判定条件は、前記ベースバンド信号から連続的に抽出
された第１及び第２のサンプル値が互いに異なる極性を
有するときに、前記第１のサンプル値の極性と前記第２
のサンプル値との間の排他論理和により求める条件を含
むことを更に特徴とする請求項１に記載のクロック同期
回路。
【請求項４】前記位相情報選択回路における前記予め
設定した条件は、前記ベースバンド信号から連続的に抽
出された第１及び第２のサンプル値が互いに異なる極性
を有することを示す第１の制御条件、及び前記第１の制
御条件を有しかつ前記第２のサンプル値に続く第３のサ
ンプル値と前記第２のサンプル値とが同一の極性を有す
ることを示す第２の制御条件を備え、前記第１の制御条
件が達成されず、前記第２の制御条件が達成されたとき
にのみ前記第２の位相判定回路の位相条件を選択し、そ
れ以外のときには前記第１の制御条件を選択する条件を
含むことを更に特徴とする請求項１に記載のクロック同
期回路。