JP2006520553A - オーバーサンプリングレシーバにおけるサンプリング位相調整のためのセルフタイミング法および回路 - Google Patents
オーバーサンプリングレシーバにおけるサンプリング位相調整のためのセルフタイミング法および回路 Download PDFInfo
- Publication number
- JP2006520553A JP2006520553A JP2006501948A JP2006501948A JP2006520553A JP 2006520553 A JP2006520553 A JP 2006520553A JP 2006501948 A JP2006501948 A JP 2006501948A JP 2006501948 A JP2006501948 A JP 2006501948A JP 2006520553 A JP2006520553 A JP 2006520553A
- Authority
- JP
- Japan
- Prior art keywords
- population
- difference parameter
- pdmq
- sampling phase
- counters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
サンプリング位相調整法(SPA)は、その正しい値に対するサンプリング時点を調整するために、サンプリング統計を活用している。サンプリング統計は、異なったサンプリング時点での、複数のシンボルまたはパルスの波形から得られる。SPA法は、デジタルに伝送された信号の受信器の中で行われる。その受信器の関連部分が図2に示されている。受信された電気信号をs(t)とする。それは、携帯通信装置の場合の前置増幅されたアンテナ信号の出力信号、または光受信器の光電気インタフェースの出力であっても良い。受信信号s(t)のパワーレベルを変えるために、アナログデジタル変換器4の前に自動利得制御回路(AGC)1が含まれ、利得制御された信号gs(t)を発生する。AGC回路1は、アナログ信号の適切なアナログデジタル変換を保証する。ADC4は、量子化されたサンプルqsを出力する。ADCに続いてデジタル等化器(EQ)5と誤り訂正回路(ECC)6が設置される。
本発明の威力を示すために、多量の色分散、偏光モード分散でノイズが多い光チャンネルでシミュレーションを行った。サンプリングの分解能は、疑似連続信号に至るというシミュレーションの目的のため、32倍オーバーサンプリングと等価なT/32とした。ADC4の後、ブランチメトリック計算のため、一つのビットスロットのなかに、二つのサンプルを使うフラクショナリスペースML等化器を適用した。フラクショナリスペースML等化器の出力で得られたBERを図3に示す。時刻tにおいて示されるビットエラー率は、tとt+T/2でのサンプルを使って得られる。図3には、pdmqの最大値で規格化されたpdmqの値が示されている。(t1,t2)でのサンプリングが最適に近いBERで、4・10-4 であった。実際、真の最小値は、それより4/32T前にあるが、実用的には、この差異は大きなものではない。図2に参照されている回路では、特にECCは10-3のBERで動作し、出力時には、10-9から10-15に減らすことができる。(t2,t3)の時点でのサンプリングでもまた最適に近いBERが得られる。(t1’,t2’)の時点でのサンプリングは、満足なBERとなるが、(t1,t2)でのサンプリングによるEBRより大部悪くなる。
AGC: 自動利得制御
BER: ビットエラー率
CPU: 中央処理ユニット
CR: クロック復元
ECC: 誤り訂正コード、誤り訂正回路
EQ: デジタル等化器
FSE: フラクショナリスペース等化器
ISI: シンボル間干渉
PS: 位相シフト
SPA: サンプリング位相調整
XOR: 排他的OR
b(t): タイミング信号
Cψk(i):Mシンボル後の位相ψkに対するカウンター(i)のカウンター状態
C(t): 制御信号
clk: クロック
n: 量子化装置のビット分解能
N: それぞれのグループでのカウンターの段数、量子化レベル数
M: 計数されたシンボル数
pdf: 確率密度関数
pd: 母集団からの差異パラメータ
pdm: 変形された母集団からの差異パラメータ
pdq: 量子化された母集団からの差異パラメータ
pdmq:量子化され変形された母集団からの差異パラメータ
T: シンボル周期
A: サンプリング位相調整ステップ
ψ: 位相
ψ1、ψ2:サンプリング位相
Claims (11)
- シンボルの流れからなるアナログ信号(s(t))に対するサンプリング位相(CLK)の、位相調整のためのセルフタイミング法であり、
第1の複数のデジタル値からなる、第1のデジタル値を持つ第1の量子化されたサンプル(qs1)を得るために、シンボル内での第1のサンプリング位相で、アナログ信号をデジタル化すること(4)と、
第2の複数のデジタル値からなる、第2のデジタル値を持つ第2の量子化されたサンプル(qs2)を得るために、シンボル内での該第1のサンプリング位相と異なる第2のサンプリング位相で、アナログ信号をデジタル化すること(4)と、
該アナログ信号に含まれる異なるシンボルに対して、第1および第2の位相で、デジタル化を繰り返すことからなる方法において、
前記第1のデジタル値に対応して、該第1のカウンターは複数のカウンター(14,15,16,17)からなる該第1のカウンターを増加させることと、
前記第2のデジタル値に対応して、該第2のカウンターは複数のカウンター(18,19,20,21)からなる該第2のカウンターを増加させることと、
前記繰り返すことは、前記第1および第2のカウンターを増加させることを繰り返すことを含み、
前記第1および第2の複数のカウンターからなるカウンターの値に基づく前記第1および第2のサンプリング位相を調整すること(31)と
からなることを特徴とするサンプリング位相調整のためのセルフタイミング法。 - 前記第1および第2の複数のカウンターからなるそれぞれのカウンターの値に基づき母集団からの差異パラメータ(pdmq)が計算され、該母集団からの差異パラメータを最大にするように前記サンプリング位相が調整されることを特徴とする請求項1に記載されたサンプリング位相調整のためのセルフタイミング法。
- 前記第1および第2の複数のカウンターは、それぞれN個のカウンターからなることを特徴とする請求項1または請求項2に記載されたサンプリング位相調整のためのセルフタイミング法。
- 前記第1の複数のカウンターと第2の複数のカウンターに含まれる、それぞれのカウンターが対応し、その対応するカウンターの値の、差の絶対値(22,23,24,25)の総和(26)が母集団からの差異パラメータであることを特徴とする請求項3に記載されたサンプリング位相調整のためのセルフタイミング法。
- 前記第1および第2の複数のカウンターは、それぞれN個のカウンターからなり、第1および第2の複数のデジタル値は、N個の異なった値からなることを特徴とする請求項1から請求項4の何れかに記載されたサンプリング位相調整のためのセルフタイミング法。
- 請求項2における母集団からの差異パラメータの計算を繰り返し行い、
第1の母集団からの差異パラメータ(pdmq(t-MT))と該第1の母集団からの差異パラメータに続く第2の母集団からの差異パラメータ(pdmq(t))を比較すること(28)と、
第1の母集団からの差異パラメータを計算後、サンプリング位相が増加してきて(b(t-MT))、第2の母集団からの差異パラメータ(pdmq(t))が、第1の母集団からの差異パラメータ(pdmq(t-MT))より大きいときには(28)、あるいは、第1の母集団からの差異パラメータ(pdmq(t-MT))を計算後、サンプリング位相が減少してきて(b(t-MT))、第2の母集団からの差異パラメータ(pdmq(t))が、第1の母集団からの差異パラメータ(pdmq(t-MT))より小さいときには、サンプリング位相ψ(t)は増加させ(31)、
第1の母集団からの差異パラメータを計算後、サンプリング位相が増加してきて(b(t-MT))、第2の母集団からの差異パラメータ(pdmq(t))が、第1の母集団からの差異パラメータ(pdmq(t-MT))より小さいときには(28)、あるいは、第1の母集団からの差異パラメータ(pdmq(t-MT))を計算後、サンプリング位相が減少してきて、第2の母集団からの差異パラメータ(pdmq(t))が、第1の母集団からの差異パラメータ(pdmq(t-MT))より大きいときには(28)、サンプリング位相ψ(t)は減少させること(31)、
とを特徴とする請求項2または請求項3から請求項5の何れかに記載されたサンプリング位相調整のためのセルフタイミング法。 - シンボルの流れからなるアナログ信号(gs(t))を受信するアナログデジタル変換器(4)で、該アナログデジタルカウンター(4)はシンボル周期T毎にアナログデジタル変換を行い、それにより、第1の位相で第1の量子化されたサンプル(qs1)を生成し、第1の位相と異なる第2の位相で第2の量子化されたサンプル(qs2)を生成し、該第1の量子化されたサンプルは複数のデジタル値からなるデジタル値を有し、該第2の量子化されたサンプルも複数のデジタル値からなるデジタル値を有するアナログデジタル変換器において、
第1の複数のカウンター(14,15,16,17)で、それぞれのカウンターが第1のデジタル値に対応し、第1の量子化されたサンプル(qs1)が第1のデジタル値に等価であればインクリメントされ、
第2の複数のカウンター(18,19,20,21)で、それぞれのカウンターが第2のデジタル値に対応し、第2の量子化されたサンプル(qs2)が第2のデジタル値に等価であればインクリメントされ、
該第1および第2の複数のカウンターからなるカウンターの値に基づき、該アナログデジタルカウンター(4)のサンプリング位相を制御するためのサンプリング位相調整回路(3)と
からなることを特徴とする量子化セルフタイミング回路。 - 前記第1および第2の複数のカウンターからなるカウンターの値から、母集団からの差異パラメータ(pdmq)を計算するのに、前記第1および第2の複数のカウンターからなるカウンターに接続された回路(22,23,24,25,26)と、回路(22,23,24,25,26)に接続された最大値を求める回路(27,28,29,30,31)と、前記母集団からの差異パラメータ(pdmq)を最大にするためにサンプリング位相調整を制御するサンプリング位相調整回路(3)とからなることを特徴とする請求項7に記載の量子化セルフタイミング回路。
- 第1の複数のカウンターからなるそれぞれのカウンターと第2の複数のカウンターからなるそれぞれのカウンターが1対1に対応し、
一対の対応するカウンター値間の差の絶対値を計算するために、一対の対応するカウンターに接続され、その差の絶対値を求める複数の回路(22,23,24,25)と、
該差の絶対値を求める複数の回路の出力に接続された加算器(26)とそれぞれの差の絶対値の総和を計算し、その最大値を求める回路(27,28,29,30,31)とからなることを特徴とする請求項8に記載の量子化セルフタイミング回路。 - 前記最大値を求める回路は、
比較回路(27,28)が前記回路(22,23,24,25,26)の出力を受け、第1の母集団からの差異パラメータ(pdmq(t-MT))と、第1の母集団からの差異パラメータ(pdmq(t-MT))に続く第2の母集団からの差異パラメータ(pdmq(t))とを比較し、
該比較回路(27,28)の出力に接続された位相演算回路(29,30,31)とその位相シフトを出力するためのサンプリング位相調整回路からなり、
位相演算回路(29,30,31)は、
第1の母集団からの差異パラメータを計算後、サンプリング位相が増加してきて(b(t-MT))、第2の母集団からの差異パラメータ(pdmq(t))が、第1の母集団からの差異パラメータ(pdmq(t-MT))より大きいときには(28)、あるいは、第1の母集団からの差異パラメータ(pdmq(t-MT))を計算後、サンプリング位相が減少してきて(b(t-MT))、第2の母集団からの差異パラメータ(pdmq(t))が、第1の母集団からの差異パラメータ(pdmq(t-MT))より小さいときには、サンプリング位相ψ(t)は増加させ、
第1の母集団からの差異パラメータを計算後、サンプリング位相が増加してきて(b(t-MT))、第2の母集団からの差異パラメータ(pdmq(t))が、第1の母集団からの差異パラメータ(pdmq(t-MT))より小さいときには(28)、あるいは、第1の母集団からの差異パラメータ(pdmq(t-MT))を計算後、サンプリング位相が減少してきて、第2の母集団からの差異パラメータ(pdmq(t))が、第1の母集団からの差異パラメータ(pdmq(t-MT))より大きいときには(28)、サンプリング位相ψ(t)は減少させるようにしたことを特徴とする請求項7または請求項8に記載の量子化セルフタイミング回路。 - 前記アナログデジタル変換器(4)に接続され、第1の出力では第1の量子化されたサンプル(qs1)を、第2の出力では第2の量子化されたサンプル(qs2)を出力するためのデマルチプレクサ(11)を含み、
該デマルチプレクサ(11)には第1の配分回路(12)が接続され、第1の配分回路は第1の量子化されたサンプルと第1の複数のカウンター(14,15,16,17)のそれぞれのカウンターに対応させて、複数のデジタル値と比較し、第1の量子化されたサンプルが第1のデジタル値に等価であればインクリメントするパルスを発生することと、
該デマルチプレクサ(11)には第2の配分回路(13)が接続され、第2の配分回路は第2の量子化されたサンプルと第2の複数のカウンター(18,19,20,21)のそれぞれのカウンターに対応させて、複数のデジタル値と比較し、第2の量子化されたサンプルが第2のデジタル値に等価であればインクリメントするパルスを発生することを特徴とする請求項7または請求項9に記載の量子化セルフタイミング回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03004079A EP1453238A1 (en) | 2003-02-25 | 2003-02-25 | Self-timing method for adjustment of a sampling phase in an oversampling receiver and circuit |
PCT/EP2004/001838 WO2004077737A1 (en) | 2003-02-25 | 2004-02-25 | Self-timing method for adjustment of a sampling phase in an oversampling receiver and circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006520553A true JP2006520553A (ja) | 2006-09-07 |
JP4623598B2 JP4623598B2 (ja) | 2011-02-02 |
Family
ID=32748790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006501948A Expired - Fee Related JP4623598B2 (ja) | 2003-02-25 | 2004-02-25 | オーバーサンプリングレシーバにおけるサンプリング位相調整のためのセルフタイミング法および回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8068572B2 (ja) |
EP (2) | EP1453238A1 (ja) |
JP (1) | JP4623598B2 (ja) |
AT (1) | ATE546907T1 (ja) |
WO (1) | WO2004077737A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1494413A1 (en) | 2003-07-02 | 2005-01-05 | CoreOptics, Inc., c/o The Corporation Trust Center | Channel estimation and sequence estimation for the reception of optical signal |
EP1938537B1 (en) * | 2005-09-19 | 2009-12-09 | Nxp B.V. | Data communication circuit with equalization control |
EP1956744A1 (en) | 2007-02-12 | 2008-08-13 | CoreOptics, Inc., c/o The Corporation Trust Center | Tail extrapolator and method |
CN103746949B (zh) * | 2013-12-11 | 2017-01-18 | 厦门市迅芯电子科技有限公司 | 一种信号接收均衡化处理方法 |
US9319249B2 (en) | 2014-08-27 | 2016-04-19 | eTopus Technology Inc. | Receiver for high speed communication channel |
EP3248307B1 (en) * | 2015-02-13 | 2019-04-10 | Huawei Technologies Co., Ltd. | Sampling phase selection in an optical receiver |
US10153844B2 (en) | 2017-04-03 | 2018-12-11 | Futurewei Technologies, Inc. | Channel recovery in burst-mode, time-division multiplexing (TDM) passive optical networks (PONs) |
US10778364B2 (en) | 2017-04-15 | 2020-09-15 | Futurewei Technologies, Inc. | Reduced power consumption for digital signal processing (DSP)-based reception in time-division multiplexing (TDM) passive optical networks (PONs) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5245637A (en) * | 1991-12-30 | 1993-09-14 | International Business Machines Corporation | Phase and frequency adjustable digital phase lock logic system |
US5295155A (en) * | 1992-10-30 | 1994-03-15 | International Business Machines Corporation | Multi-level digital data regeneration system |
EP0959597A2 (en) * | 1997-12-30 | 1999-11-24 | Cable Television Laboratories Inc. | Quantizer that uses optimum decision thresholds |
JP2000049877A (ja) * | 1998-07-24 | 2000-02-18 | Nippon Telegr & Teleph Corp <Ntt> | クロックタイミング再生回路 |
US6052423A (en) * | 1997-04-17 | 2000-04-18 | Itt Manufacturing Enterprises, Inc. | Synchronization and tracking in a digital communication system |
JP2000312232A (ja) * | 1999-04-27 | 2000-11-07 | Nec Corp | クロック同期回路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4494242A (en) | 1982-08-30 | 1985-01-15 | At&T Bell Laboratories | Timing recovery in a baud-rate sampled-data system |
US4885636A (en) | 1987-06-22 | 1989-12-05 | Eastman Kodak Company | Block adaptive linear predictive coding with adaptive gain and bias |
JPH01503668A (ja) | 1987-06-22 | 1989-12-07 | イーストマン・コダック・カンパニー | 適応利得及びかたよりによるブロック適応線形予測符号化 |
CA1305768C (en) | 1987-11-16 | 1992-07-28 | Masanobu Arai | Digital signal receiving circuit with means for controlling a baud rate sampling phase by a power of sampled signals |
NL8800490A (nl) | 1988-02-26 | 1989-09-18 | At & T & Philips Telecomm | Ontvanger van een stelsel voor het met gegeven baudsnelheid overdragen van datasymbolen. |
ATE161134T1 (de) | 1991-04-24 | 1997-12-15 | Koninkl Philips Electronics Nv | Abtasttaktrückwinnung für empfänger, die viterbi- verarbeitung benutzen |
CA2113919A1 (en) | 1992-06-18 | 1993-12-23 | Norio Yamaguchi | Maximum likelihood sequence estimator and maximum likelihood sequence estimation method |
US6266799B1 (en) * | 1997-10-02 | 2001-07-24 | Xaqti, Corporation | Multi-phase data/clock recovery circuitry and methods for implementing same |
JP3934339B2 (ja) * | 1998-02-19 | 2007-06-20 | 松下電器産業株式会社 | 映像信号処理装置 |
US6760389B1 (en) * | 1998-06-01 | 2004-07-06 | Agere Systems Inc. | Data recovery for non-uniformly spaced edges |
JP4297552B2 (ja) * | 1998-07-06 | 2009-07-15 | 富士通マイクロエレクトロニクス株式会社 | セルフ・タイミング制御回路 |
JP2000174736A (ja) | 1998-12-08 | 2000-06-23 | Sharp Corp | ビット同期回路 |
US7333578B2 (en) * | 2000-05-22 | 2008-02-19 | The Board Of Trustees Of The Leland Stanford Junior University | Linear data recovery phase detector |
EP1314290B1 (en) | 2000-08-31 | 2006-09-27 | Ontrack Data International, Inc. | System and method for data management |
US6731697B1 (en) | 2000-10-06 | 2004-05-04 | Cadence Desicgn Systems, Inc. | Symbol timing recovery method for low resolution multiple amplitude signals |
JP4526194B2 (ja) * | 2001-01-11 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | オーバーサンプリングクロックリカバリ方法及び回路 |
US6738437B2 (en) | 2001-03-15 | 2004-05-18 | Qualcomm Incorporated | Symbol recovery from an oversampled hard-decision binary stream |
-
2003
- 2003-02-25 EP EP03004079A patent/EP1453238A1/en not_active Withdrawn
-
2004
- 2004-02-25 US US10/547,169 patent/US8068572B2/en active Active
- 2004-02-25 AT AT04714323T patent/ATE546907T1/de active
- 2004-02-25 EP EP04714323A patent/EP1604481B1/en not_active Expired - Lifetime
- 2004-02-25 WO PCT/EP2004/001838 patent/WO2004077737A1/en active Application Filing
- 2004-02-25 JP JP2006501948A patent/JP4623598B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5245637A (en) * | 1991-12-30 | 1993-09-14 | International Business Machines Corporation | Phase and frequency adjustable digital phase lock logic system |
US5295155A (en) * | 1992-10-30 | 1994-03-15 | International Business Machines Corporation | Multi-level digital data regeneration system |
US6052423A (en) * | 1997-04-17 | 2000-04-18 | Itt Manufacturing Enterprises, Inc. | Synchronization and tracking in a digital communication system |
EP0959597A2 (en) * | 1997-12-30 | 1999-11-24 | Cable Television Laboratories Inc. | Quantizer that uses optimum decision thresholds |
JP2000049877A (ja) * | 1998-07-24 | 2000-02-18 | Nippon Telegr & Teleph Corp <Ntt> | クロックタイミング再生回路 |
JP2000312232A (ja) * | 1999-04-27 | 2000-11-07 | Nec Corp | クロック同期回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2004077737A1 (en) | 2004-09-10 |
EP1453238A1 (en) | 2004-09-01 |
US8068572B2 (en) | 2011-11-29 |
JP4623598B2 (ja) | 2011-02-02 |
ATE546907T1 (de) | 2012-03-15 |
EP1604481B1 (en) | 2012-02-22 |
US20070291886A1 (en) | 2007-12-20 |
EP1604481A1 (en) | 2005-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9973328B2 (en) | Receiver with enhanced clock and data recovery | |
US8027409B2 (en) | Noise prediction-based signal detection and cross-talk mitigation | |
US7961823B2 (en) | System and method for adjusting multiple control loops using common criteria | |
US8837656B2 (en) | Phase detection method and circuit | |
EP1585279A2 (en) | Receiver circuit comprising equalizer | |
US20070195874A1 (en) | Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data | |
US11349689B2 (en) | Receiver for high speed communication channel | |
US6546063B1 (en) | Asynchronous clock for adaptive equalization | |
US7606301B2 (en) | Method and apparatus for adaptively establishing a sampling phase for decision-feedback equalization | |
CN110719242A (zh) | 均衡器调整装置、均衡器调整方法、接收器及收发系统 | |
JP4623598B2 (ja) | オーバーサンプリングレシーバにおけるサンプリング位相調整のためのセルフタイミング法および回路 | |
US8462037B2 (en) | Method and system having adjustable analog-to-digital conversion levels | |
KR102367086B1 (ko) | 이진 검색 방식 적응형 문턱전압 및 등화 제어 블록이 구현된 10Gbps PAM4 수신기 | |
US9112661B1 (en) | Method and apparatus for data reception in high-speed applications | |
KR100435494B1 (ko) | 디지털 통신에서의 동기 수행 시스템 및 그 방법 | |
US20050249275A1 (en) | Timing recovery method and device for combining pre-filtering and feed-forward equalizing functions | |
JP4323170B2 (ja) | 自動スキュー補償機能付き受信装置 | |
EP1443697A1 (en) | Error rate estimation method for a receiver and receiver apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090717 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091014 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091021 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091113 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091120 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091209 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100308 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100604 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100611 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100705 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100712 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100805 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101027 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101028 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4623598 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |