JP3792477B2 - フレーム同期検出器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＢＳデジタル放送などにおけるデジタル変調波のフレーム同期検出器に関する。
【０００２】
【従来の技術】
一般に、ＢＳデジタル放送における送信信号のフレームは、図７に示すように、８ＰＳＫ，ＱＰＳＫ，ＢＰＳＫのうちの任意の変調方式を選択できる主信号変調波７１の前に、フレーム単位・一定周期で、規定のビット数でＢＰＳＫ変調により伝送されるフレーム同期信号部分７２が配置された構成となっている。
【０００３】
ＢＳデジタル放送の受信機では、上記フレーム同期信号部分７２を受信し、最初にフレーム構造を復元することにより、受信機全体の同期を確立する。
【０００４】
図８に、ＢＳデジタル放送受信機の搬送波再生回路の構成例を示す。
入力端子８０１に入力されたＢＳデジタル放送波は、２つの同期検波回路８０２ａ，８０２ｂに入力される。同期検波回路８０２ａには、局部発振器８０３の出力が直接、再生搬送波として供給され、他方同期検波回路８０２ｂには、局部発振器８０３出力が移相器８０４で９０°移送された搬送波（キャリア）が再生搬送波として供給される。
【０００５】
同期検波回路８０２ａ，８０２ｂの出力は、各々低域フィルタ８０５ａ，８０５ｂに通され同期検波のＩ，Ｑ成分信号として各々Ａ／Ｄコンバータ８０６ａ，８０６ｂに入力される。これらの成分はこれらのコンバータにおいてデジタルデータに変換され、複素乗算器８０７に入力される。
【０００６】
この複素乗算器８０７には、数値制御発信器８０８出力信号ｓｉｎ成分とｃｏｓ成分がｓｉｎ／ｃｏｓ回路８０９を介して入力されており、上記Ａ／Ｄコンバータ８０６ａ，８０６ｂのデジタル出力が位相復調される。
位相復調された信号は、ロールオフ特性を有する伝送マッチングフィルタ８１０ａ，８１０ｂにて波形整形された後、その出力はＣ／Ｎ検出回路８１１に入力されると共に、フィルタ８１０ａの出力はＩ１として、フィルタ８１０ｂの出力はＱ１として、arcTAN(逆正接関数)型の位相角算出回路（ＴＡＮ−１）８１２に入力される。位相角算出回路８１２の出力は搬送波誤差検出回路８１３に入力され、ループフィルタ８１４を介して上記数値制御発信器８０８に入力される。
【０００７】
今仮に、入力信号の位相をθとし、局部発振器８０３の発振出力の位相が入力の絶対位相に一致しているとすれば、フィルタ８１０ａ，８１０ｂ出力即ちＩ１、Ｑ１成分はそれぞれｓｉｎθ、ｃｏｓθなる電力を有している。このことを利用して、位相角算出回路８１２の出力は入力の信号と同様の位相θを得ることができる。
【０００８】
しかしながら、受信機の初期状態では、前記局部発振器８０３の発振位相は入力の絶対位相に一致していないので、位相角算出回路８１２の出力の位相はθとは異なるθ'となり、この位相θ'と上記位相θの差が搬送波誤差検出回路８１３から出力されループフィルタ８１４に入力され、この出力は数値制御発信器８０８に入力され、復調キャリアが入力位相に一致するように数値制御発信器８０８の発振周波数及び発振位相を制御する。一方、位相角算出回路８１２の出力は、デジタル同期信号(Unique Word)を検出する同期検出器８１５にも入力される。
【０００９】
図８の搬送波再生回路における従来の同期検出器８１５の構成例を図９に示す。この回路は図７に示す信号の２値位相変調された同期信号を所定のパターンと比較し同期信号を検出するものであり、遅延検波により行う。
【００１０】
arcTAN型の位相角算出回路８１２出力の位相は遅延回路９０３に入力されているので、減算器９０４は、現時点の位相θ'から前時点の位相θ"を引いた位相（θ'−θ"）＝Φを出力し、この出力は検波器９０５にてその９０度前と９０度後の位相を基準に検波し得られた２値信号のパターンは、相関器９０６において所定パターンと相関を取られ、その出力Ａ１は比較器９０７にＡ入力とされる一方、他方入力Ｂに入力されたαと比較され、一致度が高ければパルス信号Ａ１がフレーム同期検出信号とされる。
【００１１】
ところで、本来ＢＰＳＫのシンボル位置は、図３（ｃ）に示されるようにＩ軸上の０°、１８０°の何れかに位置しており、このＩ軸に垂直なＱ軸のどちら側にあるかによって「１」と「０」を判断する。ところが、同期の初期状態ではこのＱ軸が判断できないので、２値信号の遷移により判断する。
【００１２】
今仮に、同期信号が「１０１１１００１０１０…」であったとすると、そのシンボル間差分は現シンボルと前シンボルの排他的論理和で表される「１１００１０１１１１…」となる。その２値化の際のスレショルド軸は例えば図３（ａ）のＱ'軸のようになる。即ち、現シンボルの位相に対して次のシンボルの位相がＱ'軸(９０°)を超えれば「１」、超えなければ「０」と判定することになる。
【００１３】
上記スレショルドＱ'軸は通常再生搬送波が収束した後はＱ軸に一致するが、受信Ｃ／Ｎが非常に低いときは誤判定がなされるおそれがある。即ち、Ｃ／Ｎが非常に低いときにはノイズの影響により、「０」の信号が範囲３０ａに、また「１」の信号が範囲３１ａにでき、これらの境界線としてスレッショルド軸Ｑ'が推定される。
【００１４】
したがって、上記推定されたスレッショルド軸Ｑ'を固定して判定するとすれば、ノイズが大きくなり、範囲３０ｂや範囲３１ｂが大きくなったときに、本来のＱ軸でなくＱ'軸により判定しているため、符号の判定を誤ってしまう。その結果、折角引き込んだフレーム同期が外れやすくなるといった問題があった。
【００１５】
【発明が解決しようとする課題】
上述のように、従来の同期検波器ではノイズが大きくなったときにフレーム同期が外れる問題点があった。したがって、この発明は上記問題点を解決し、非同期の場合にはより早くフレーム引きこみを行い、同期状態にあってはより安定なフレーム同期を維持できるフレーム同期検出器を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は、再生搬送波が非同期状態では同期信号パターンの変化により同期信号を検知し、同期状態では同期信号パターンによりフレーム同期信号を検出することに特徴がある。
【００１７】
上記目的を達成するために、本願発明の請求項１によれば、２相位相変調されたフレーム同期信号の同期信号パターンを含むデジタル変調波から前記フレーム同期信号を検出するフレーム同期検出器であって、受信状態が前記デジタル変調波の搬送波に同期していない状態にあるときには、受信した前記同期信号パターンの変化により同期信号を検出し、同期した状態では前記同期信号パターンによってフレーム同期信号を検出することを特徴とするフレーム同期検出器を提供する。
【００１８】
したがってこの発明によれば、受信状態が搬送波に非同期の状態ではより早くフレーム引きこみを行い、同期状態にあってはより安定なフレーム同期を維持できる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
＜実施形態１＞
図１に、本発明によるフレーム同期検出器の第１の実施形態の構成例を示す。
【００２０】
このフレーム同期検出器１００は、図８に示す位相角算出回路８１２出力を遅延させる遅延回路１０１と、この遅延回路１０１出力即ち前のシンボル値と現時点のシンボル値の差分を取る減算器１０２と、この減算器１０２出力を＋９０度及び−９０度の軸により位相検波を行う検波器１０３ａと、この検波器１０３ａ出力と同期信号の所定パターンと相関を取る相関器１０４ａと、この相関器１０４ａ出力を所定パターンαと比較する比較器１０５ａと、上記遅延回路１０１の出力を入力とし上記検波器１０３ａ，相関器１０４ａ，比較器１０５ａと同様の機能を果たす検波器１０３ｂ，相関器１０４ｂ，比較器１０５ｂと、比較器１０５ａの出力パルスＢ１及び比較器１０５ｂの出力パルスＢ２を搬送波のロック状態により切り替える選択器１０６とから成る。
【００２１】
比較器１０５ｂは、Ａ入力端子に入力される相関器１０４ｂの出力Ａ２をＢ入力端子に入力される値βと比較し、Ａ＞Ｂのとき相関器１０４ｂ出力Ａ２が同期信号であるとして出力パルスＢ２信号を出力する。
【００２２】
この同期検出器１００の特徴は、検出器、相関器及び比較器の縦続接続回路が２列となっており、比較器の出力が選択器により選択される点である。この実施形態の動作を図面を用いて説明する。
【００２３】
ＢＰＳＫ（２値位相）変調の場合、変調位相θは０°もしくは１８０°に限定されているので、同期がかかった定常状態では上記の位相θは０°もしくは１８０°になる。しかしながら、受信機の初期状態においては、図８における数値制御発振器８０８の周波数の制御は完了していない為、再生搬送波は非同期状態にある。
【００２４】
また図７に示したように、主信号変調波にも２０３シンボル毎に位相基準信号としてバースト状のＢＰＳＫ変調波が存在しているので、正確な再生を行うためにはまずＢＰＳＫ変調波、特に同期信号の位置を正確に知る必要がある。
【００２５】
この同信号の位置を正確に知る回路が、同期検出器である。図１に示した同期検出器１００は図７に示された各３２シンボルのフレーム同期信号の位置を正確に検出する機能を有する。
【００２６】
図８の位相角算出回路８１２にて導出された再生位相角θ'は、フリップフロップにより構成された遅延回路１０１にて1クロック分遅延される。減算器１０２では、現時点の再生位相角θ'から遅延回路１０１によって遅延された１サンプル前の再生位相角θ"を減算しその差分Φを算出する。
【００２７】
この差分Φは、検出器１０３ａに入力され、ここで「０」「１」判定し遅延検波される。遅延回路１０１にて１クロック分遅延された再生位相角θ"は、もう一方の検出器１０３ｂに入力される。
【００２８】
検出器１０３ａではシンボル値の変化の２値信号になっているので、相関器１０４ａでは、既知の同期信号のパターンを１クロック分遅延し元の同期信号と排他的論理和を取り得られたパターンと検出器１０３ａ出力と比較し、一致した数値である値をＡ１として出力する。この場合には、図３（ａ）に示すように、スレッショルド軸Ｑ'により「１」「０」の判定がなされていることになる。
【００２９】
比較器１０５ａでは、Ａ端子に入力される相関器１０４ａの出力Ａ１をＢ端子に入力される所定値αと比較し、Ａ１がαより大きいとき、即ち同期信号３２ビット中αビット以上が一致したときに、比較器１０５ａの出力パルスＢ１として選択器１０６に出力される。
【００３０】
他方、検出器１０３ｂには１クロック分遅延された再生位相角θ"の信号が入っており、検出器１０３ｂの出力はシンボル値そのものである。この場合には図３（ｂ）に示すスレッショルド軸Ｑにより、「１」「０」の判定がなされていることになる。相関器１０４ｂでは検出器１０３ｂ出力を既知の同期信号のパターンと比較しＡ２信号として出力する。比較器１０５ｂでは、Ａ端子に入力される相関器１０４ｂの出力Ａ２をＢ端子に入力される所定値βと比較し、Ａ２がβより大きいとき、即ち同期信号３２ビット中βビット以上が一致したときに、比較器１０５ｂの出力Ｂ２パルスとして選択器１０６に出力される。
【００３１】
フレーム同期信号が入力されたとき、比較器１０５ａの出力Ａ１及び比較器１０５ｂの出力Ｂ２が、同時に選択器１０６に入力されることがあり得るが、Ｂ１の値はノイズの大きさ、即ち受信状態のＣ／Ｎによって必ずしも一致しない。
Ｃ／Ｎが低い状態では、搬送波が非同期のときには、相関器１０４ｂの出力であるＡ２はほとんどβを超えず出力Ｂ２は発生しない。しかし、一旦搬送波が同期してしまうと逆に相関器１０４ｂ出力Ａ２がβを超えるようになり、選択器１０６出力としてのフレーム同期信号はＢ２となる。
【００３２】
図８の搬送波誤差検出回路８１３から受信状態がデジタル変調波の搬送波に同期しているか否かを示すキャリアロック信号が出力されている。このキャリアロック信号にしたがって選択器１０６は、同期していない状態では比較器１０５ａの出力Ｂ１を選択し、同期した状態では比較器１０５ｂの出力Ｂ２を選択するように動作し、したがって非同期のときにはフレーム同期信号をより早く検出でき、同期状態ではより安定してフレーム同期信号を検出できるようになる。
【００３３】
なお、上記検出器１０３ａ，１０３ｂは、説明を簡単にするために２値回路として説明したが、勿論、３以上のビット構成のｍ値化回路でも実現可能である。＜実施形態２＞
上記第１の実施形態では、受信したデジタル変調波を１クロック分遅延した信号を検出器に通して２値信号に変えて相関器にて相関をとっている。しかし、受信したデジタル変調波そのものを検出器にて2値信号に変換し、相関を取った後に１クロック分遅らせるようにしてもよい。このような実施形態の構成を図２に示す。即ち、この構成ではデジタル変調波は検出器２０３ｂに入力されて２値信号とされる。その後相関器２０４ｂで相関を取られた後、遅延回路２０１ｂに入力される。遅延された信号Ａ２は図１の場合と同じように比較器２０５ｂに入力される。
【００３４】
この実施形態では、他の構成及び動作は図１に示した第１の実施形態と同様である。
＜実施形態３＞
上記第１及び第２の実施形態では、比較器は相関器出力Ａ２と固定の所定値βと比較していた。しかし、この所定値βをノイズレベルに応じて変えることができる。
【００３５】
この種の第３の実施形態の構成例を図４に示した。
【００３６】
第１、第2の実施形態と異なっているのは所定値発生回路４０７が追加されている点であり、この所定値発生回路４０７は、図８のＣ／Ｎ検出回路８１１から入力されるノイズレベル信号に応じて異なる所定値β１，β２を発生する機能を有する。他の４００番台の番号の付されている各回路は、それぞれ図１の１００番台の各回路と同様の機能を有する。
【００３７】
次に、この実施形態の動作を説明する。
【００３８】
図８の位相角算出回路８１２にて導出された再生位相角θ'は、フリップフロップにより構成された遅延回路４０１にて１クロック分遅延される。減算器４０２では、現時点の再生位相角θ'から遅延回路４０１によって遅延された１サンプル前の再生位相角θ"を減算しその差分Φを算出する。
【００３９】
この差分Φは、検出器４０３ａに入力され、ここで「０」「１」判定し遅延検波される。遅延回路４０１にて１クロック分遅延された再生位相角θ"は、もう一方の検出器４０３ｂに入力される。
【００４０】
検出器４０３ａではシンボル値の変化の２値信号になっているので、相関器４０４ａでは、既知の同期信号のパターンを１クロック分遅延し元の同期信号と排他的論理和を取り得られたパターンと検出器４０３ａ出力と比較し、一致した数値である値をＡ１として出力する。この場合には、図３（ａ）に示すように、スレッショルド軸Ｑ'により「１」「０」の判定がなされていることになる。
【００４１】
比較器４０５ａでは、Ａ端子に入力される相関器４０４ａの出力Ａ１をＢ端子に入力される所定値αと比較し、Ａ１がαより大きいとき、即ち同期信号３２ビット中αビット以上が一致したときに、比較器４０５ａの出力パルスＢ１として選択器４０６に出力される。
【００４２】
他方、検出器４０３ｂには１クロック分遅延された再生位相角θ"の信号が入っており、検出器４０３ｂの出力はシンボル値そのものである。この場合には図３（ｂ）に示すスレッショルド軸Ｑにより、「１」「０」の判定がなされていることになる。相関器４０４ｂでは検出器４０３ｂ出力を既知の同期信号のパターンと比較しＡ２信号として出力する。
【００４３】
所定値発生回路４０７は、図８のＣ／Ｎ検出回路８１１から入力されるノイズレベル信号に応じ、受信Ｃ／Ｎが低い程、即ちノイズレベルが大きいほどβ値が小さくなるように、異なる所定値β１，β２を発生し、出力は比較器４０５ｂに入力されている。
【００４４】
受信された直交変調波の非同期状態のコンスタレーションを示す図５を用いてＣ／Ｎと受信搬送波電力Ｒ及びノイズ電力ｒの関係を説明する。図５に示すように、Ｉ軸，Ｑ軸を取ると、受信搬送波電力Ｒとノイズ電力ｒは図示するようになる。
【００４５】
即ち、Ｃ／Ｎが一定とすると、非同期状態においても受信キャリア電力Ｒとノイズ電力ｒとの比例関係は一定であることは明らかであるから、受信Ｃ／Ｎを換算するには次式を計算すればよい。
【００４６】
Ｃ／Ｎ＝ｒ／Ｒ
所定値発生回路４０７はｒ／Ｒが一定の閾値Ｋより小さいときβ１を出力し、Ｋより大きいとき上記β１より大きいβ２を出力し、比較器４０５ｂのＢ端子に入力される。
【００４７】
比較器４０５ｂでは、Ａ端子に入力される相関器４０４ｂの出力Ａ２をＢ端子に入力される所定値β１又はβ２と比較し、Ａ２がβ１又はβ２より大きいとき、即ち同期信号３２ビット中βビット以上が一致したとき、比較器４０５ｂの出力パルスＢ２として選択器４０６に出力される。
【００４８】
フレーム同期信が入力されたとき、比較器４０５ａの出力Ａ１及び比較器４０５ｂの出力Ａ２が、同時に選択器４０６に入力されることがあり得るが、その値はノイズの大きさ、即ち受信状態のＣ／Ｎによって必ずしも一致しない。
Ｃ／Ｎが低い状態では、搬送波が非同期のときには、相関器４０４ｂの出力であるＡ２はほとんどβ１を超えず出力Ｂ２は発生しない。しかし、一旦搬送波が同期してしまうと逆に相関器４０４ｂの出力Ａ２がβ２を超えるようになり、選択器４０６出力としてのフレーム同期信号はＢ２となる。
【００４９】
なお、上記所定値発生回路４０７は、説明を簡単にするために２入力としたが、勿論多ビット構成のｍ入力の回路でも実現可能である。
＜実施形態４＞
上記実施形態では、選択器により、比較器の出力Ｂ１，Ｂ２を選択していたが、本発明では実際上論理和回路により、出力するようにしてもよい。
【００５０】
この種の実施形態の構成を図６に示す。この構成が図１に示した実施形態と異なるのは、選択器１０６が論理和回路６０６になっている点である。他の６００番台の番号の付されている各回路は、それぞれ図１の１００番台の各回路と同様の機能を有する。
【００５１】
図８の位相角算出回路８１２にて導出された再生位相角θ'は、フリップフロップにより構成された遅延回路６０１にて１クロック分遅延される。減算器６０２では、現時点の再生位相角θ'から遅延回路１０１によって遅延された１サンプル前の再生位相角θ"を減算しその差分Φを算出する。
【００５２】
この差分Φは、検出器６０３ａに入力され、ここで「０」「１」判定し遅延検波される。遅延回路６０１にて１クロック分遅延された再生位相角θ"は、もう一方の検出器６０３ｂに入力される。
【００５３】
検出器６０３ａではシンボル値の変化の２値信号になっているので、相関器６０４ａでは、既知の同期信号のパターンを１クロック分遅延し元の同期信号と排他的論理和を取り得られたパターンと検出器６０３ａ出力と比較し、一致した数値である値をＡ１として出力する。この場合には、図３（ａ）に示すように、スレッショルド軸Ｑ'により「１」「０」の判定がなされていることになる。
【００５４】
比較器６０５ａでは、Ａ端子に入力される相関器６０４ａの出力Ａ１をＢ端子に入力される所定値αと比較し、Ａ１がαより大きいとき、即ち同期信号３２ビット中αビット以上が一致したとき、比較器６０５ａの出力パルスＢ１として論理和回路６０６に出力される。
【００５５】
他方、検出器６０３ｂには１クロック分遅延された再生位相角θ"の信号が入っており、検出器１０３ｂの出力はシンボル値そのものである。この場合には図３（ｂ）に示すスレッショルド軸Ｑにより、「１」「０」の判定がなされていることになる。相関器６０４ｂでは検出器６０３ｂ出力を既知の同期信号のパターンと比較しＡ２信号として出力する。比較器６０５ｂでは、Ａ端子に入力される相関器６０４ｂの出力Ａ２をＢ端子に入力される所定値βと比較し、Ａ２がβより大きいとき、即ち同期信号３２ビット中βビット以上が一致したちき、比較器６０５ｂの出力パルスＢ２として論理和回路６０６に出力される。
【００５６】
フレーム同期信が入力されたとき、比較器６０５ａの出力Ａ１及び比較器６０５ｂの出力Ａ２が、同時に論理和回路６０６に入力されることがあり得るが、その値はノイズの大きさ、即ち受信状態のＣ／Ｎによって必ずしも一致しない。
【００５７】
この実施形態では、論理和回路６０６は、比較器６０５ａと比較器６０５ｂの出力の論理和をとっているのみであり、キャリアロック信号などによって同期状態を検知していない。
【００５８】
しかし、同期がかかっていないと、適正なＩ軸及びＱ軸が見つけられていないので、図３（ｂ）に示すように、検出器６０３ｂでは正しい２値の判定が期待できず、したがって相関器６０４ｂで検出される相関度は低いのでＡ２は小さく、非同期のとき比較器６０５ｂの出力が出ることは少ない。
【００５９】
非同期状態では、検出器６０３ａでは、図３（ａ）に示すようにＱ'軸で２値判定を行うので相関度は比較的高く、相関器６０４ａ出力Ａ１が大きくなる。したがって比較器６０５ａの出力Ｂ１が論理和回路６０６に入り、Ｂ１がフレーム同期信号となる。
【００６０】
一方、同期状態では、検出器６０３ａでは特にＣ／Ｎが小さいと誤検出が多くなるのに対して、検出器６０３ｂは安定して比較的正確に２値判定できるので、相関器６０４ｂ出力Ａ２が大きくなり、比較器６０５ｂ出力Ｂ２がフレーム同期信号となる可能性が高くなる。
【００６１】
このように、この実施形態では、同期状態を検出していないが、同期状態に応じてＢ１出力又はＢ２出力をフレーム同期信号とすることができることになる。
【００６２】
【発明の効果】
本発明によれば、受信状態が搬送波に非同期の状態では、より早くフレーム引き込みを行い、同期状態にあってはより安定なフレーム同期を維持できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のフレーム同期検出器の構成図。
【図２】本発明の第２の実施形態のフレーム同期検出器の構成図。
【図３】２値信号判定の状態を説明するための図。
【図４】本発明の第３の実施形態のフレーム同期検出器の構成図。
【図５】非同期状態におけるＣ／Ｎと電力の関係を説明するための図。
【図６】本発明の第４の実施形態のフレーム同期検出器の構成図。
【図７】ＢＳデジタル放送における信号の形態を説明するための図。
【図８】ＢＳデジタル放送受信機の搬送波再生回路の構成例を示す図。
【図９】従来のフレーム同期検出器の構成例を示す図。
【符号の説明】
１００・・・フレーム同期検出器、１０１，２０１，２０１ｂ，４０１，６０１・・・遅延回路、１０２，２０２，４０２，６０２・・・減算器、１０３ａ，１０３ｂ，２０３ａ，２０３ｂ，４０３ａ，４０３ｂ，６０３ａ，６０３ｂ・・・検出器、１０４ａ，１０４ｂ、２０４ａ，２０４ｂ，４０４ａ，４０４ｂ，６０４ａ，６０４ｂ・・・相関器、１０５ａ，１０５ｂ，２０５ａ，２０５ｂ，４０５ａ，４０５ｂ，６０４ａ，６０４ｂ・・・比較器、１０６，２０６，４０６・・・選択器、６０６・・・論理和回路

Claims (5)

1. ２相位相変調されたフレーム同期信号の同期信号パターンを含むデジタル変調波から前記フレーム同期信号を検出するフレーム同期検出器であって、
   受信状態が前記デジタル変調波の搬送波に同期していない状態にあるときには、受信した前記同期信号パターンの変化により同期信号を検出し、同期した状態では前記同期信号パターンによってフレーム同期信号を検出することを特徴とするフレーム同期検出器。
2. 受信したデジタル変調波を遅延検波する手段と、
   この手段により遅延検波された信号を２値信号として検出した後この２値信号を所定の同期信号パターンの変化と比較判別し同期信号である場合にその信号を出力する第１の同期信号出力手段と、
   前記受信したデジタル変調波を１クロック分だけ遅延させこの遅延させた信号を２値信号として検出した後この２値信号を前記所定の同期信号パターンと比較判別し同期信号である場合にその信号を出力する、あるいは前記受信したデジタル変調波を２値信号として検出した後この２値信号を前記所定の同期信号パターンと比較判別し同期信号である場合にその信号を１クロック分だけ遅延させて出力する第２の同期信号出力手段と、
   受信状態が前記デジタル変調波の搬送波に同期していない状態にあるとき前記第１の同期信号出力手段の出力する同期信号をフレーム同期信号として出力し、前記デジタル変調波の搬送波に同期している状態にあるとき前記第２の同期信号出力手段の出力する同期信号をフレーム同期信号として出力する選択手段とを備えて成ることを特徴とするフレーム同期検出器。
3. ２相位相変調されたフレーム同期信号を含むデジタル変調波から前記フレーム同期信号を検出するフレーム同期検出器であって、
   現シンボル値を１クロックだけ遅延させる遅延手段と、
   この手段により遅延された１クロック前のシンボルを現シンボル値から減算する手段と、
   この手段により減算された信号を２値信号として検出する手段と、
   この手段により検出された２値信号を所定の同期信号のパターンの変化と相関を取る手段と、
   この手段により取られた相関が第１の所定値より大きいとき前記２値信号を同期信号として出力する第１の同期信号出力手段と、
   前記遅延手段により遅延されたシンボル値を２値信号として検出する手段と、
   この手段により検出された２値信号を前記所定の同期信号のパターンと相関を取る手段と、
   この手段により取られた相関が第２の所定値より大きいとき前記２値信号を同期信号として出力する第２の同期信号出力手段と、
   受信状態が前記デジタル変調波の搬送波に同期していない状態にあるとき前記第１の同期信号出力手段の出力する同期信号をフレーム同期信号として出力し、前記デジタル変調波の搬送波に同期している状態にあるとき前記第２の同期信号出力手段の出力する同期信号をフレーム同期信号として出力する選択手段とを備えて成ることを特徴とするフレーム同期検出器。
4. 前記第２の同期信号出力手段は、受信デジタル信号のＣ／Ｎに応じてＣ／Ｎが小さいときには前記第２の所定値を小さくすることを特徴とする請求項３記載のフレーム同期検出器。
5. 受信したデジタル変調波を遅延検波する手段と、
   この手段により遅延検波された信号を２値信号として検出した後この２値信号を所定の同期信号パターンの変化と比較判別し同期信号である場合にその信号を出力する第１の同期信号出力手段と、
   前記受信したデジタル変調波を１クロック分だけ遅延させこの遅延させた信号を２値信号として検出した後この２値信号を前記所定の同期信号パターンと比較判別し同期信号である場合にその信号を出力する、あるいは前記受信したデジタル変調波を２値信号として検出した後この２値信号を前記所定の同期信号パターンと比較判別し同期信号である場合にその信号を１クロック分だけ遅延させ出力する第２の同期信号出力手段と、
   この第２の同期信号出力手段の出力と前記第１の同期信号出力手段の出力の論理和をとる手段とを備えて成ることを特徴とするフレーム同期検出器。

Images