KR20000061607A - 자동 이득 제어기 - Google Patents

Abstract

본 발명의 자동 이득 제어기는 증폭기, A/D 컨버터, 검파기, 비교기, 보상부를 포함하며, 증폭기는 수신 디지털 신호를 입력받아 증폭하여 출력하고, A/D 컨버터는 증폭기의 출력 디지털 신호를 입력받아 아날로그 신호로 변환하고, 검파기는 A/D 컨버터의 출력 신호를 입력받아 진폭을 검파하고, 비교기는 상기 검파기에서 검파된 수신 신호의 진폭과 기준값과 비교하여 그 오차를 출력하고, 보상부는 비교기에서 출력하는 오차를 입력신호에 반영하여 입력신호를 기준값에 근사하도록 보상하여 증폭기로 출력하며, 본 발명의 자동 이득 제어기를 따르면 이득 조정이 정밀하고, 이득 조정에 걸리는 시간이 빨라진다.

Description

자동 이득 제어기{automatic gain controller}

본 발명은 본 발명은 자동 이득 제어기에 관한 것으로서, 구체적으로는 QAM(qudarature amplitude modulation) 통신의 자동 이득 제어기(automatic gain controller, AGC)에 관한 것이고, 더욱 구체적으로는 원하는 이득으로 제어되는 속도가 빠른 자동 이득 제어기에 관한 것이다.

도1은 16 QAM통신 방식의 성상도를 나타낸 것이다.

도1에 도시된 바와 같이, QAM 통신은 진폭과 위상을 둘 다 변조함으로써 디지털 통신의 제한되 채널에서 데이터 전송률을 높인 디지털 통신 방식이다.

디지털 통신에서 수신기에 입력되는 수신 신호의 진폭은 다양한 원인에 의해 많은 왜곡이 일어나고, 수신 신호의 진폭 왜곡은 수신기의 수신 성능에 매우 심각한 영향을 초래한다. 이와 같은 수신 신호의 진폭 왜곡에 의한 수신기 성능저하를 방지하기 위하여 자동 이득 제어기가 사용되는데, 자동 이득 제어기는 수신 신호의 진폭 왜곡을 가능한 경감하여 수신 신호를 일정한 진폭 레벨로 유지시키는 기능을 수행하는 장치이다.

이하에서는 종래의 자동 이득 제어기에 대해 도면을 참조하여 설명한다.

도2은 종래의 자동 이득 제어기를 도시한 것이다.

도2에 도시된 바와 같이, 종래의 자동 이득 제어기는 이득 제어 증폭기(10, gain controlled amplifier:GCA), 검파기(20), 루프 필터(30)로 구성된다.

입력 신호는 이득 제어 증폭기(10)에서 증폭되고, 증폭된 입력 신호는 진폭 성분을 얻기 위하여 검파기(20)에 입력된다. 검파기(20)는 기준 신호(Vr)와 비교하여 그 차를 루프필터(30)로 출력한다. 이 때, 기준 신호는 QAM 통신에서는 모든 경우의 수에 대한 총 파워의 평균값이다. 루프 필터(30)는 기준 신호와 검파된 입력신호의 차를 제어하여 이득 제어 증폭기(10)로 출력하고, 이득 제어 증폭기(10)는 루프 필터(30)의 제어값에 따라 입력신호를 증폭한다. 그런데, 종래의 자동 이득 제어기는 기준 신호와 검파된 입력신호를 비교하여 기준 신호보다 크면 -1을, 기준 신호보다 작으면 +1의 에러값을 발생시키고, 이를 루프 필터로 출력하여 평균값을 취하고, 이러한 동작을 반복하여 입력신호의 진폭을 조정한다.

그런데, 이러한 방식은 정밀한 이득 조정이 어렵고, 진폭 조정에 걸리는 시간이 느려지는 문제점이 있다. 특히, 진폭과 위상을 변조하는 QAM 방식에서 이러한 문제가 더욱 심하다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 이득 조정이 정밀하고, 진폭 조정에 걸리는 시간이 빠른 자동 이득 제어기를 구현하는 것을 목적으로 한다.

도1은 16 QAM 방식 통신의 성상도이다.

도2은 종래의 자동 이득 제어기를 도시한 것이다.

도3는 본 발명의 일 실시예에 따른 자동 이득 제어기를 도시한 것이다.

도4는 본 발명의 실시예를 따른 자동 이득 제어기의 임계값으로 입력 신호 진폭의 근사화 과정을 도시한 것이다.

본 발명의 자동 이득 제어기는 증폭기, A/D 컨버터, 검파기, 비교기, 보상부를 포함하며, 증폭기는 수신 디지털 신호를 입력받아 증폭하여 출력하고, A/D 컨버터는 증폭기의 출력 디지털 신호를 입력받아 아날로그 신호로 변환하고, 검파기는 A/D 컨버터의 출력 신호를 입력받아 진폭을 검파하고, 비교기는 상기 검파기에서 검파된 수신 신호의 진폭과 기준값과 비교하여 그 오차를 출력하고, 보상부는 비교기에서 출력하는 오차를 입력신호에 반영하여 입력신호를 기준값에 근사하도록 보상하여 증폭기로 출력한다.

보상부는 비교기의 출력 오차를 카운터하여 이진화하는 카운터, 카운터의 이진화된 오차를 PWM 파로 변환하는 PWM 인터페이스, PWM 인터페이스의 출력 PWM파를 필터링하는 로우 패스 필터를 포함하는 것이 바람직하다.

이하에서는 본 발명의 바람직한 일 실시예를 도면을 참조하여 상세히 설명한다.

도3는 본 발명의 일 실시예에 따른 자동 이득 제어기를 도시한 것이다.

본 실시예에 따른 자동 이득 제어기는 증폭기(100), A/D 컨버터(200), 검파기(300), 비교기(400), 보상부(500)를 포함하고, 보상부(500)는 카운터(510), PWM 인터페이스(520), 로우 패스 필터(530)로 이루어져 있고, 증폭기(100)는 외부 입력단과 연결되고, A/D 컨버터(210, 220)은 증폭기(100)의 신호 성분(I)과 잡음 성분(Q) 각각의 출력단과 연결되고, 검파기(300)는 A/D 컨버터(210, 220)의 출력단과 연결된다. 비교기(400)는 검파기(300)의 출력단과 연결되고, 카운터(510)는 비교기(400)의 출력단과 연결되고, PWM 인터페이스(520)는 카운터(510)의 출력단과 연결되고, 로우 패스 필터(530)의 입력단은 PWM 인터페이스(520)의 출력단과 연결되고, 출력단은 증폭기(100)에 연결된다.

이하에서는 도면을 참조하여 본 발명의 일실시예에 따른 자동 이득 제어기의 동작에 대해 설명한다.

증폭기(100)는 수신된 디지털 신호를 증폭하고, 증폭된 수신 신호의 신호 성분(I)과 잡음 성분(Q)으로 분리하여 출력한다. 이 때, 증폭비는 수신 신호의 진폭과 무관하게 일정값으로 설정되는데, 증폭비는 이하에서 설명할 오차 보상의 과정이 최소 회수 반복될 수 있는 값이 적절하다. 즉, 예를 들면, 도1에 도시된 16 QAM의 경우 원점에 가까운 점 a1의 값이 출력단에서 그대로 출력되도록 증폭비를 설정하는 것이 바람직하다. 여기서, 신호 성분(I)은 도1의 성상도의 가로축 성분이고, 잡음 성분(Q)은 도1의 성상도의 세로축 성분이다.

A/D 컨버터(200)는 제1 A/D 컨버터(210)와 제2 A/D 컨버터로 이루어지며, 제1 A/D 컨버터(210)는 신호 성분(I)을 디지털 신호로 변환하고, 제2 A/D 컨버터(220)는 잡음 성분(Q)을 디지털 신호로 변환한다.

검파기(300)는 디지털 신호로 변환된 신호 성분(I)과 잡음 성분(Q)의 전력(power)의 합을 계산하여 출력한다.

비교기(400)는 검파기(300)에서 계산된 신호 성분과 잡음 성분(Q)의 전력의 합을 입력받고, 임계값(threshold)과 신호 성분(I)과 잡음 성분(Q)의 전력의 합을 비교하여 그 오차를 출력한다. 즉, 종래기술과 같이 입력받은 신호 성분과 잡음 성분의 전력의 합과 임계값의 오차의 유무만 출력하는 것이 아니라, 오차의 양을 출력한다. 이로 인해, 원하는 진폭으로 근사화하는 데 걸리는 시간이 줄어들게 된다. 이 때의 임계값은 도1의 16 QAM 방식을 예를 들면, 점 a의 신호 성분을 기준점으로 잡는다면 점 a에서의 신호성분과 잡음성분의 전력의 합이 임계값이 된다. 여기서, 임계값이란 입력받은 모든 신호의 진폭이 근사화되는 진폭의 제곱값이다.

카운터(510)는 비교기(500)에서 오차를 입력받아 그 오차를 카운트하여 2진수로 출력한다. 이 때, 2진수 대신에 16진수 등으로 대체할 수 있다는 것은 당업자라면 알 수 있다.

PWM 인터페이스(520)는 카운터(510)로부터 입력받은 오차의 2진값을 반영한 PWM파를 출력한다. 이 때, 오차의 2진값 중 상위 수비트만 PWM파로 변환하고, 오차값의 하위 비트는 변환하지 않는다. 이는 미세한 오차를 무시하기 위해서이다. 또한, 오차값의 크기는 PWM 파의 듀티비(duty ratio)로써 나타낸다. 즉, 듀티비가 클수록 오차값은 큼을 나타낸다.

로우 패스 필터(520)는 PWM 인터페이스(520)로부터 입력받은 PWM파를 로우 패스 필터링하여 일정크기의 아날로그값으로 변환하여 증폭기(100)로 출력한다. 증폭기(100)는 로우 패스 필터(520)로부터 오차값을 입력받아 이를 반영하여 출력한다.

이상의 동작을 계속 반복함으로써 입력신호의 진폭을 원하는 임계값으로 근사화할 수 있다.

도4는 본 발명의 실시예를 따른 자동 이득 제어기의 임계값으로 입력 신호 진폭의 근사화 과정을 도시한 것이다.

가로축의 샘플의 수는 상기한 도3의 루프를 반복한 회수를 나타내고, 세로 축은 신호성분과 잡음 성분의 전력의 합을 나타낸 것이다.

도4를 통해 입력신호의 진폭이 원하는 임계값으로 근사화하는 데 걸리는 시간이 감소함을 알 수 있다.

본 발명은 이상에서 설명한 실시예에 한정되는 것이 아니라, 본 발명의 기술적 범위와 본질 내에서 다양한 변화가 가능하다.

본 발명의 자동 이득 제어기를 따르면, 이득 조정이 정밀하고, 이득 조정에 걸리는 시간이 빨라진다.

Claims (7)

1. 수신 신호를 입력받아 증폭하여 출력하는 증폭기,

   상기 증폭기의 출력 신호를 입력받아 디지털 신호로 변환하는 A/D 컨버터,

   상기 A/D 컨버터의 출력신호를 입력받아 진폭을 검파하는 검파기,

   상기 검파기에서 검파된 수신 신호의 진폭과 기준값과 비교하여 그 오차를 출력하는 비교기,

   상기 비교기에서 출력하는 상기 오차를 상기 입력신호에 반영하여 상기 입력신호를 상기 기준값에 근사하도록 보상하여 상기 증폭기로 출력하는 보상부

   를 포함하는 자동 이득 제어기.
2. 제1항에서,

   상기 보상부는,

   상기 비교기의 출력 오차를 카운터하여 이진화하는 카운터,

   상기 카운터의 이진화된 오차를 PWM 파로 변환하는 PWM 인터페이스.

   상기 PWM 인터페이스의 출력 PWM파를 필터링하여 아날로그 값으로 변환하는 로우 패스 필터

   를 포함하는 자동 이득 제어기.
3. 제1항에서,

   상기 증폭기는,

   상기 수신 신호의 신호 성분과 잡음 성분을 각각 분리하여 출력하는

   자동 이득 제어기.
4. 제3항에서,

   상기 D/A 컨버터는,

   상기 증폭기의 출력신호중 신호 성분을 디지털 신호로 변환하는 제1 A/D 컨버터,

   상기 증폭기의 출력신호중 잡음 성분을 디지털 신호로 변환하는 제2 A/D 컨버터

   를 포함하는 자동 이득 제어기.
5. 제4항에서,

   상기 비교기는,

   상기 수신 신호의 신호 성분의 전력과 상기 잡음 성분의 전력의 합과 상기 기준값을 비교하여 그 차를 오차로 출력하는

   자동 이득 제어기.
6. 제5항에서,

   상기 PWM 인터페이스는,

   상기 카운터의 이진화된 출력 오차값 중 상위 수 비트의 값을 듀티비에 의해 대소가 표현되는 PWM파로 출력하는

   자동 이득 제어기.
7. 제6항에서,

   상기 증폭기는,

   상기 로우 패스 필터의 출력값을 입력받아 상기 수신 신호에 가산하여 증폭하는

   자동 이득 제어기.