JPS60185473A - 映像信号制御装置 - Google Patents
映像信号制御装置Info
- Publication number
- JPS60185473A JPS60185473A JP59041106A JP4110684A JPS60185473A JP S60185473 A JPS60185473 A JP S60185473A JP 59041106 A JP59041106 A JP 59041106A JP 4110684 A JP4110684 A JP 4110684A JP S60185473 A JPS60185473 A JP S60185473A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- circuit
- video signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はテレビジョン受像機などに使用できる２ぺ〕ア
映像信号をディジタル信号で制御する映像信号制御装置
に関するものである。
に関するものである。
従来例の構成とその問題点
従来のテレビジョン受像機で（ｄビデオ信号はアナログ
的に処理されている。しかし最近のＩＣ技術及び製造技
術の発展により、調整及び部品の削減等で総合的なコス
ト低減、信頼性の向上が行えるディジタルテレビジョン
受像機が開発されている。以下従来のディジタルテレビ
ジョン受像機の構成を第１図に示す。
的に処理されている。しかし最近のＩＣ技術及び製造技
術の発展により、調整及び部品の削減等で総合的なコス
ト低減、信頼性の向上が行えるディジタルテレビジョン
受像機が開発されている。以下従来のディジタルテレビ
ジョン受像機の構成を第１図に示す。
第１図において、１はアナログビデオ信号、２はＡ／Ｄ
変換器、３は同期分離回路、４ばｙｃ分離回路、６はＹ
信号処理回路、６はＣ信号処理回路、７はマトリクス回
路、８は輝度、コントラスト、色相等の制御信号を発生
する画像制御信号発生回路、９はデジタル信号処理回路
、１０は３ケのＤ／Ａ変換器である。
変換器、３は同期分離回路、４ばｙｃ分離回路、６はＹ
信号処理回路、６はＣ信号処理回路、７はマトリクス回
路、８は輝度、コントラスト、色相等の制御信号を発生
する画像制御信号発生回路、９はデジタル信号処理回路
、１０は３ケのＤ／Ａ変換器である。
以」二のような構成のディジタルテレビの動作全説明す
る。アナログビデオ信号１ｆｒ：Ａ／Ｄ変換器２に供給
し４ｆｓｃの標本化周波数のクロックでデ３ 、゛ イジタル化を行ない、破線で示す９のディジタル信号処
理回路に供給する。ディジタル信号処理回路９はディジ
タル化されたビデオ信号をＹ／Ｃ分離回路４で、輝度信
号（以下Ｙ信号と呼ぶ）と色信号（以下Ｃ信号）に分離
にされ、Ｙ信号処理回路５、Ｃ信号処理回路６に供給さ
れる。Ｙ信号処理回路６は画像制御信号発生回路８から
の制御信号で所定の輝度、コントラストの制御全行ない
マトリクス回路了に導かれる。Ｃ信号処理回路６も同様
に画像制御信号発生回路８により所定の色の濃さが制御
され、マトリクス回路に供給される。
る。アナログビデオ信号１ｆｒ：Ａ／Ｄ変換器２に供給
し４ｆｓｃの標本化周波数のクロックでデ３ 、゛ イジタル化を行ない、破線で示す９のディジタル信号処
理回路に供給する。ディジタル信号処理回路９はディジ
タル化されたビデオ信号をＹ／Ｃ分離回路４で、輝度信
号（以下Ｙ信号と呼ぶ）と色信号（以下Ｃ信号）に分離
にされ、Ｙ信号処理回路５、Ｃ信号処理回路６に供給さ
れる。Ｙ信号処理回路６は画像制御信号発生回路８から
の制御信号で所定の輝度、コントラストの制御全行ない
マトリクス回路了に導かれる。Ｃ信号処理回路６も同様
に画像制御信号発生回路８により所定の色の濃さが制御
され、マトリクス回路に供給される。
さらにマ） ＩＪクス回路７に、色相の制御信号を加え
、Ｙ信号処理回路６とＣ信号処理回路６の出力信号のマ
］・リクス演算の係数を制御して色相制御を行ナイ、Ｒ
，Ｇ、Ｈの原色信号となり、Ｄ／Ａ変換器１ｏに供給さ
れる。Ｄ／Ａ変換器１０ｔｒｉＲ。
、Ｙ信号処理回路６とＣ信号処理回路６の出力信号のマ
］・リクス演算の係数を制御して色相制御を行ナイ、Ｒ
，Ｇ、Ｈの原色信号となり、Ｄ／Ａ変換器１ｏに供給さ
れる。Ｄ／Ａ変換器１０ｔｒｉＲ。
Ｇ、Ｂのディジタル信号をアナログ信号に変換しＣＲＴ
を駆動するドライブ回路（図示せず）に供給する。
を駆動するドライブ回路（図示せず）に供給する。
画像制御信号発生回路８は前述のように輝度コントラス
ト色の濃さ、色相等を所定のディジタル値で制御するデ
ィジタル信号を発生させるもので、アップダウンカウン
タ、メモリ（レジスタ）等で構成される。この所定のデ
ィジタル信号は各回路を例えば１６〜３２段階でコント
ロールする場合４本〜６本の信号線とＭヶの各回路を指
示するＭ本の信号線より構成される。今後制御する回路
は増加すると思われる。従って、信号線が増加し第１図
のディジタル信号処理ＱｉＩＣ化する場合、ピン数が増
加し、コストアンプの大きな原因となる。
ト色の濃さ、色相等を所定のディジタル値で制御するデ
ィジタル信号を発生させるもので、アップダウンカウン
タ、メモリ（レジスタ）等で構成される。この所定のデ
ィジタル信号は各回路を例えば１６〜３２段階でコント
ロールする場合４本〜６本の信号線とＭヶの各回路を指
示するＭ本の信号線より構成される。今後制御する回路
は増加すると思われる。従って、信号線が増加し第１図
のディジタル信号処理ＱｉＩＣ化する場合、ピン数が増
加し、コストアンプの大きな原因となる。
発明の目的
本発明は上記従来の問題点を解消するものであり、ディ
ジタル信号処理回路ＱＩＣ化する場合にもピン数が少な
く、低コストで実現できる映像信号制御装置を提供する
ことを目的とするものである。
ジタル信号処理回路ＱＩＣ化する場合にもピン数が少な
く、低コストで実現できる映像信号制御装置を提供する
ことを目的とするものである。
発明の構成
本発明はアナログビデオ信号をディジタル化するＡ／Ｄ
変換器と、画像制御の信号を発生する画６ 置二 像制御信号発生手段と、前記Ａ／Ｄ変換器と前記画像制
御信号発生手段の出力を切換えるディジタルマルチプレ
クザ手段とを備え、前記マルチプレクザ手段の出力で画
像を制御することを特徴とする映像信号制御装置である
。
変換器と、画像制御の信号を発生する画６ 置二 像制御信号発生手段と、前記Ａ／Ｄ変換器と前記画像制
御信号発生手段の出力を切換えるディジタルマルチプレ
クザ手段とを備え、前記マルチプレクザ手段の出力で画
像を制御することを特徴とする映像信号制御装置である
。
実施例の説明
以下本発明の一実施例を図面を参照して説明する。第２
図は本発明の一実施例における映像信号制御装置の構成
図である。第２図において、第１図と同様の動作を行な
うものは同じ番号で示し説明は省略する。１１は同期信
号検出終了回路、１２はデータ保持回路、１３はディジ
タルマルチプレクザ、１４は制御信号発生回路であり、
本発明の為に設けたものである、。
図は本発明の一実施例における映像信号制御装置の構成
図である。第２図において、第１図と同様の動作を行な
うものは同じ番号で示し説明は省略する。１１は同期信
号検出終了回路、１２はデータ保持回路、１３はディジ
タルマルチプレクザ、１４は制御信号発生回路であり、
本発明の為に設けたものである、。
以上の構成によるこの装置の動作を第３図の信号波形を
用いて説明する。第３図において、１６はアナログビデ
オ信号、１６は同期信号、１７はＤＭＵＸの制御信号で
ある。
用いて説明する。第３図において、１６はアナログビデ
オ信号、１６は同期信号、１７はＤＭＵＸの制御信号で
ある。
同期信号検出終了回路１１はアナログビデオ信号１５を
Ａ／Ｄ変換器２でディジタル化された信６ ｇ −、− 号から水平同期信号１６の検出を行なう。この検出はデ
ィジタル信号の値が一定値第３図のＡのレベルでスライ
スすることで検出可能となる。さらに同期信号検出終了
回路がＡ以下のレベルでＴ１時間連続したことを検出す
れば、同期信号を検出したと判断し、ＤＭＵＸｌ ３と
データ保持回路１２と制御信号発生回路１４に切換え信
号１７を供給する。データ保持回路１２は切換え信号１
了のＴ２の期間、Ｔ１のデータを保持１〜、Ｙ／Ｃ分離
回路４、同期分離回路３に供給する。ＤＭＵＸｌ ３は
制御信号発生回路１４の出力信号をディジタル信号処理
９に供給するように切換を行なう。画像制御信号発生回
路は制御信号１７を検出後、制御の種類とその値のディ
ジタル制御信号を送出する。
Ａ／Ｄ変換器２でディジタル化された信６ ｇ −、− 号から水平同期信号１６の検出を行なう。この検出はデ
ィジタル信号の値が一定値第３図のＡのレベルでスライ
スすることで検出可能となる。さらに同期信号検出終了
回路がＡ以下のレベルでＴ１時間連続したことを検出す
れば、同期信号を検出したと判断し、ＤＭＵＸｌ ３と
データ保持回路１２と制御信号発生回路１４に切換え信
号１７を供給する。データ保持回路１２は切換え信号１
了のＴ２の期間、Ｔ１のデータを保持１〜、Ｙ／Ｃ分離
回路４、同期分離回路３に供給する。ＤＭＵＸｌ ３は
制御信号発生回路１４の出力信号をディジタル信号処理
９に供給するように切換を行なう。画像制御信号発生回
路は制御信号１７を検出後、制御の種類とその値のディ
ジタル制御信号を送出する。
ディジタル制御信号は、ディジタル信号処理回路９に供
給され、Ｙ信号処理回路５、Ｃ信号処理回路６、マトリ
クス回路７で各制御が実行される。制御信号１７は制御
信号発生回路１４から制御の種類とその値が送出される
時間を、あらかじめ所定の時間Ｔ２と決めておきＴ２後
、ディジタルマルチプ７ く −・ レクサ１３を制御し、アナログビデオ信号がディジタル
信号処理回路９に入力させる。さらにデータ保持回路１
２の保持動作を停市させる。Ｔ２の時間は、１つの水平
周期で１つの制御を行なう場合、その種類と制御の値の
２つの信号を送出する時間、必要となる。
給され、Ｙ信号処理回路５、Ｃ信号処理回路６、マトリ
クス回路７で各制御が実行される。制御信号１７は制御
信号発生回路１４から制御の種類とその値が送出される
時間を、あらかじめ所定の時間Ｔ２と決めておきＴ２後
、ディジタルマルチプ７ く −・ レクサ１３を制御し、アナログビデオ信号がディジタル
信号処理回路９に入力させる。さらにデータ保持回路１
２の保持動作を停市させる。Ｔ２の時間は、１つの水平
周期で１つの制御を行なう場合、その種類と制御の値の
２つの信号を送出する時間、必要となる。
以上、水平周期で制御を行なう動作を説明したが、垂直
周期で動作しても同様である。壕だ各制御の種類を表す
信号を制御信号発生回路１４から送出するように説明し
だが、垂直同期信号を基準として、各制御の種類と水平
周期の順序をあらかじめ決めておけば、制御の種類を表
わす信号は発生する必要は々くなり、回路の簡略化に有
効となる。
周期で動作しても同様である。壕だ各制御の種類を表す
信号を制御信号発生回路１４から送出するように説明し
だが、垂直同期信号を基準として、各制御の種類と水平
周期の順序をあらかじめ決めておけば、制御の種類を表
わす信号は発生する必要は々くなり、回路の簡略化に有
効となる。
発明の効果
以上のように本発明によれば、各制御信号の入力とディ
ジタルビデオ信号の入力を共用する為、ＩＣ化を行なう
時、ビン数の削減に有効となる。
ジタルビデオ信号の入力を共用する為、ＩＣ化を行なう
時、ビン数の削減に有効となる。
第１図は従来の映像信号制御装置のブロック図、第２図
は本発明の一実施例における映像信号制御装置のブロッ
ク図、第３図は第２図の映像信号制御装置の動作を説明
する為の波形図である。 ２・・弼・・Ａ／Ｄ変換器、３・・・・・・同期分離回
路、４・・・・・Ｙ／Ｃ分離回路、５・・・・・・Ｙ信
号処理回路、６・・・・Ｃ信号処理回路、７・・・・・
マトリクス、１０・・・Ｄ／Ａ変換器、１１・・・・・
・同期検出回路、１２・・・・・・データ保持回路、１
３・・・・ディジタルマルチプレクザ、１４・・・・・
・制御信号発生回路。
は本発明の一実施例における映像信号制御装置のブロッ
ク図、第３図は第２図の映像信号制御装置の動作を説明
する為の波形図である。 ２・・弼・・Ａ／Ｄ変換器、３・・・・・・同期分離回
路、４・・・・・Ｙ／Ｃ分離回路、５・・・・・・Ｙ信
号処理回路、６・・・・Ｃ信号処理回路、７・・・・・
マトリクス、１０・・・Ｄ／Ａ変換器、１１・・・・・
・同期検出回路、１２・・・・・・データ保持回路、１
３・・・・ディジタルマルチプレクザ、１４・・・・・
・制御信号発生回路。
Claims (1)
- 【特許請求の範囲】 （１）アナログビデオ信号をディジタル化するＡ／Ｄ変
換器と、画像制御の信号を発生する画像制御信号発生手
段と、前記Ａ／Ｄ変換器と前記画像制御信号発生手段の
出力を切換えるデイジタルマルチプレクザ手段とを備え
、前記マルチプレクザ手段の出力で画像を制御すること
を特徴とする映像信号制御装置。 俊）画像制御の種類と大きさを発生する画像制御信号発
生手段を備えた特許請求の範囲第１項記載の映像信号制
御装置。 （３） 同期信号検出終了信号で切換えるデイジタノ（
・マルチプ１／クサ手段を備えだ特許請求の範囲第１項
または第２項記載の映像信号制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041106A JPS60185473A (ja) | 1984-03-02 | 1984-03-02 | 映像信号制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041106A JPS60185473A (ja) | 1984-03-02 | 1984-03-02 | 映像信号制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60185473A true JPS60185473A (ja) | 1985-09-20 |
Family
ID=12599220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59041106A Pending JPS60185473A (ja) | 1984-03-02 | 1984-03-02 | 映像信号制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60185473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06144167A (ja) * | 1992-10-30 | 1994-05-24 | Tokyo Buhin Kogyo Kk | ブレーキギャップ手動調整機構付きホイールシリンダ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55143883A (en) * | 1979-04-25 | 1980-11-10 | Westinghouse Electric Corp | Scramble for television voice signal and scramble eliminating system |
| JPS57201382A (en) * | 1981-06-05 | 1982-12-09 | Toshiba Corp | Digital television set |
-
1984
- 1984-03-02 JP JP59041106A patent/JPS60185473A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55143883A (en) * | 1979-04-25 | 1980-11-10 | Westinghouse Electric Corp | Scramble for television voice signal and scramble eliminating system |
| JPS57201382A (en) * | 1981-06-05 | 1982-12-09 | Toshiba Corp | Digital television set |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06144167A (ja) * | 1992-10-30 | 1994-05-24 | Tokyo Buhin Kogyo Kk | ブレーキギャップ手動調整機構付きホイールシリンダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011562B1 (ko) | 자동 동기 극성 제어 회로 | |
| JPH0591528A (ja) | 色信号輪郭補正装置 | |
| JPS60185473A (ja) | 映像信号制御装置 | |
| US5333015A (en) | Image signal processing apparatus having noise eliminating and special effect mode | |
| US5887114A (en) | Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal | |
| US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
| US5323237A (en) | Timing compensator for video signal processor | |
| JPH0583650A (ja) | テレビジヨン受像機の画面停止回路 | |
| NL192283C (nl) | Digitale videosignaalprocessor voor een televisie-ontvanginrichting ingericht voor het in een beeld-in-beeld (PIP)-modus weergeven van ten minste een subschermbeeld in een hoofdschermbeeld op een bijbehorend beeldscherm. | |
| US7417687B2 (en) | Video synchronization signal removal circuitry | |
| JP2957867B2 (ja) | アナログ回路の制御装置 | |
| US5844626A (en) | HDTV compatible vertical sync separator | |
| JPH05299987A (ja) | 自動識別レベル制御装置 | |
| JPS60153672A (ja) | 映像信号制御装置 | |
| JPH0659656A (ja) | ハードウエアによるスクリーンセーバー | |
| JPH05276516A (ja) | 入力インターフェイス装置 | |
| JPH01174077A (ja) | 映像信号処理装置 | |
| JPH01236783A (ja) | テレビジョン受像機 | |
| JP3081554B2 (ja) | マイクロコンピュータを用いたアナログ回路の制御装置 | |
| JPH06133233A (ja) | Ｓ映像出力回路 | |
| JPH08191403A (ja) | ビデオ信号取り込み装置 | |
| JPH10145691A (ja) | 映像信号処理装置 | |
| JPH07295533A (ja) | 映像信号処理装置 | |
| JPH06233235A (ja) | 不要信号記録阻止装置 | |
| JPH05252454A (ja) | シリアルバス信号処理装置 |