JPS60153672A - 映像信号制御装置 - Google Patents
映像信号制御装置Info
- Publication number
- JPS60153672A JPS60153672A JP59010402A JP1040284A JPS60153672A JP S60153672 A JPS60153672 A JP S60153672A JP 59010402 A JP59010402 A JP 59010402A JP 1040284 A JP1040284 A JP 1040284A JP S60153672 A JPS60153672 A JP S60153672A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- control
- analog
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は一映倫信号をディジタル什１−でＩｌｌ ｍす
る映像信号制御装置に関するものである。
る映像信号制御装置に関するものである。
従来例の構成とその問題点
従来、テレビジ目ン受像機では、映像信号はアナログ信
号処理されている。この場合、輝度、コントラスト、色
の濃さ９色相等の制御において、例えば、輝度は、映像
増幅トランジスタのバイアス点を可変抵抗器で調整し、
その利得をかえることにより制御されており、その他の
制御も同様な方式となつている。しかし、最近ではＩＣ
技術及び製造技術の進歩により、ビデオ信号をディジタ
ル化して処理するディジタル信号処理が可能となってき
た。このようにディジタル信号で処理すると動作状態の
安定化、Ｙ−Ｃ分離の１３／Ｎ向上といった性能面での
改善がなされるとともに外付部品及び組立工程の減少、
調整箇所の減少といつたことでＩＣ化１〜た場合のコス
トダウンが可能である。
号処理されている。この場合、輝度、コントラスト、色
の濃さ９色相等の制御において、例えば、輝度は、映像
増幅トランジスタのバイアス点を可変抵抗器で調整し、
その利得をかえることにより制御されており、その他の
制御も同様な方式となつている。しかし、最近ではＩＣ
技術及び製造技術の進歩により、ビデオ信号をディジタ
ル化して処理するディジタル信号処理が可能となってき
た。このようにディジタル信号で処理すると動作状態の
安定化、Ｙ−Ｃ分離の１３／Ｎ向上といった性能面での
改善がなされるとともに外付部品及び組立工程の減少、
調整箇所の減少といつたことでＩＣ化１〜た場合のコス
トダウンが可能である。
ところで、このようなディジタル信号処理システムを実
現する場合には、アナログ信号処理と同様に、上記の画
質制御信号を加える必要があり、その信号は当然ディジ
タル信号でなければならない。ここで従来のよ２に使用
者の使い勝手を考えアナログ信号で入力し、制御しよう
とすると、各制御信号ごとにＡ／Ｉ）コンバータが必要
とな９、回路規模がかなり大きくなり、コストも高くな
る。
現する場合には、アナログ信号処理と同様に、上記の画
質制御信号を加える必要があり、その信号は当然ディジ
タル信号でなければならない。ここで従来のよ２に使用
者の使い勝手を考えアナログ信号で入力し、制御しよう
とすると、各制御信号ごとにＡ／Ｉ）コンバータが必要
とな９、回路規模がかなり大きくなり、コストも高くな
る。
また数ビットのディジタル信号で直接入力した場合には
、ビン数が非常に多くなｐＩＣ化には適さない。
、ビン数が非常に多くなｐＩＣ化には適さない。
以上のような、問題を解決する従来技術として特開昭５
７−２０１３８２号のような従来例がある。
７−２０１３８２号のような従来例がある。
発明の目的 ′ □
本発明は、従来技術を発展させ、更にコストダウン、ま
たピン数の削減をはかるものである。
たピン数の削減をはかるものである。
発明の構成
本発明は、画像制御用のアナログ信号を発生する制御信
号発生回路と、前記制御信号発生回路の出力信号とアナ
ログビデオ信号を選択するアナログマルチプレクサと、
前記アナログマルチプレクサの出力信号をディジタル化
するム／Ｄｆ換回路とを備え、前記ム／Ｄ変換回路によ
りディジタル化さｉ″″をアナログビデオ信号を・デ″
タ″化された制御信号発生回路の出力信号に応じてディ
ジタル信号処理を行う映像信号制御装置である。
号発生回路と、前記制御信号発生回路の出力信号とアナ
ログビデオ信号を選択するアナログマルチプレクサと、
前記アナログマルチプレクサの出力信号をディジタル化
するム／Ｄｆ換回路とを備え、前記ム／Ｄ変換回路によ
りディジタル化さｉ″″をアナログビデオ信号を・デ″
タ″化された制御信号発生回路の出力信号に応じてディ
ジタル信号処理を行う映像信号制御装置である。
実施例の説明
以下添付図面を用いて本発明の詳細な説明する。
第１図は本発明における一実施例の映像信号制御装置の
ブロック図である。′第２図は同実施例における制御信
号発生回路の一具体例を示す図である。
ブロック図である。′第２図は同実施例における制御信
号発生回路の一具体例を示す図である。
第１図において、ビデオ信号１は本発明の為に設けた第
１アナログマルチプレクサ２と夕、イミン、グ発生回路
４に供給される。この第１アナログマルチプレクサ２は
、ビデオ信号１と制御信号発生回路３の出力信号を切換
え、Ａ／Ｄ変換器５に供給する。この切換えは、ビデオ
信号１の帰線期間をタイミング発生回路４で検出し、帰
線期間内は、制御信号発生回路３の出力信号をム／Ｄ変
換器５に加え、それ以外はビデオ信号１がＡ／ＤＪ換器
５に供給される。ム／Ｄ変換器６でディジタル化された
信号は、破線で囲まれたディジタル信号処理回路１２に
加え、そこでＹＣ分離回路６．Ｙ信号処理回路７．Ｃ信
号処理回路８２色復調回路９により処理され、ディジタ
ルの原色信号であるＲｌＧ、Ｂ出力１３，１４，１５が
Ｄ／Ａ変換器１０に供給されることになる。その後にＤ
／Ａ変換器１０で前記Ｒ，Ｇ、Ｂ出力がアナログ信号に
変換され、ＣＲＴを駆動する原色ドライブ回路（図示せ
ず）に出力される。ここで輝度制御信号、コントラスト
制御信号２色の濃さ制御信号２色相制御信号の制御信号
について、第２図、第３図により説明する。
１アナログマルチプレクサ２と夕、イミン、グ発生回路
４に供給される。この第１アナログマルチプレクサ２は
、ビデオ信号１と制御信号発生回路３の出力信号を切換
え、Ａ／Ｄ変換器５に供給する。この切換えは、ビデオ
信号１の帰線期間をタイミング発生回路４で検出し、帰
線期間内は、制御信号発生回路３の出力信号をム／Ｄ変
換器５に加え、それ以外はビデオ信号１がＡ／ＤＪ換器
５に供給される。ム／Ｄ変換器６でディジタル化された
信号は、破線で囲まれたディジタル信号処理回路１２に
加え、そこでＹＣ分離回路６．Ｙ信号処理回路７．Ｃ信
号処理回路８２色復調回路９により処理され、ディジタ
ルの原色信号であるＲｌＧ、Ｂ出力１３，１４，１５が
Ｄ／Ａ変換器１０に供給されることになる。その後にＤ
／Ａ変換器１０で前記Ｒ，Ｇ、Ｂ出力がアナログ信号に
変換され、ＣＲＴを駆動する原色ドライブ回路（図示せ
ず）に出力される。ここで輝度制御信号、コントラスト
制御信号２色の濃さ制御信号２色相制御信号の制御信号
について、第２図、第３図により説明する。
第２図は制御信号発生回路３を示す。電源２２により動
作するポテンショメータからなる輝度制御器１８．コン
トラスト制御器１９２色の濃さ制御器２ｏ１色相制御器
２１の各出力は、第２マルチプレクサ制御回路２４から
の選択タイミング信号２６，２６，２７．２８が加えら
れている第２アナログマルチプレクサ２３に入力される
。この、第２アナログマルチプレクサ２３は、選択タイ
ミング信号２５．２６．２７．２８に従って上記４つの
制御電圧を、順次、第１アナログマルチプレクサ２に供
給する。次にこの選択タイミング信号２５．２６．２７
．２８と、第２アナログマルチプレクサ２３、第１アナ
ログマルチプンクサ２の切換えタイミングについて、第
３図のタイムチャートにより説明する。１はビデオ信号
、１７は第１アナログマルチグレクサ２の制御信号、２
５゜２６．２７．２８は第２アナログマルチプレクサ２
３の制御信号を示す。第３図１７の第１アナログマルチ
プレクサ２制御信号は、ビデオ信号１が入力されるタイ
ミング発生回路４から検出される。
作するポテンショメータからなる輝度制御器１８．コン
トラスト制御器１９２色の濃さ制御器２ｏ１色相制御器
２１の各出力は、第２マルチプレクサ制御回路２４から
の選択タイミング信号２６，２６，２７．２８が加えら
れている第２アナログマルチプレクサ２３に入力される
。この、第２アナログマルチプレクサ２３は、選択タイ
ミング信号２５．２６．２７．２８に従って上記４つの
制御電圧を、順次、第１アナログマルチプレクサ２に供
給する。次にこの選択タイミング信号２５．２６．２７
．２８と、第２アナログマルチプレクサ２３、第１アナ
ログマルチプンクサ２の切換えタイミングについて、第
３図のタイムチャートにより説明する。１はビデオ信号
、１７は第１アナログマルチグレクサ２の制御信号、２
５゜２６．２７．２８は第２アナログマルチプレクサ２
３の制御信号を示す。第３図１７の第１アナログマルチ
プレクサ２制御信号は、ビデオ信号１が入力されるタイ
ミング発生回路４から検出される。
これは従来の同期分離回路と同様にして行なわれる。次
にこの制御信号１７を第１アナログマルチプレクサ２に
供給し、第３図１７ムの期間は第２マルチプレクサ２３
の出力信号をＡ／Ｄ変換器５に加え、Ｂの期間ではビデ
オ信号１をム／Ｄ変換器５に加えディジタル化を行ない
、ディジタル信号処理回路に加える。次に第３図のムの
期間について説明する。これはビデオ信号１の帰線期間
を示し第２アナログマルチプレクサ２３に供給され、各
制御電圧を時分割でＡ／Ｄ変換器５に加える期間である
。この期間における選択タイミング信号２５．２６，２
７．２８はタイミング発生回路４からの制御信号１７の
０″の期間が到達すると、順次第３図に示す選択タイミ
ング信号２５，２６゜２７．２８を発生するものである
。次にこの選択タイミング信号に対応して各制御電圧を
Ａ／Ｄ変換器６に加えディジタル化し、ディジタル信号
処理回路１２に加える。
にこの制御信号１７を第１アナログマルチプレクサ２に
供給し、第３図１７ムの期間は第２マルチプレクサ２３
の出力信号をＡ／Ｄ変換器５に加え、Ｂの期間ではビデ
オ信号１をム／Ｄ変換器５に加えディジタル化を行ない
、ディジタル信号処理回路に加える。次に第３図のムの
期間について説明する。これはビデオ信号１の帰線期間
を示し第２アナログマルチプレクサ２３に供給され、各
制御電圧を時分割でＡ／Ｄ変換器５に加える期間である
。この期間における選択タイミング信号２５．２６，２
７．２８はタイミング発生回路４からの制御信号１７の
０″の期間が到達すると、順次第３図に示す選択タイミ
ング信号２５，２６゜２７．２８を発生するものである
。次にこの選択タイミング信号に対応して各制御電圧を
Ａ／Ｄ変換器６に加えディジタル化し、ディジタル信号
処理回路１２に加える。
次に前述のようにして、ディジタル化されたアナログ制
御電圧をディジタル信号処理回路１２に取り込む動作に
ついて説明する。
御電圧をディジタル信号処理回路１２に取り込む動作に
ついて説明する。
第１において、各制御信号は、Ｙ信号処理回路７、Ｃ信
号処理回路８２色復調回路９に加え、制御するのである
が、取り込む制御は、前記の各回路に制御信号分のレジ
スタを設はラッチ−パルス制御回路１１により取り込ま
れる。このラッチパルス制御回路１１からの取り込み信
号は、制御信号入力回路３の第２マルチプレクサ制御回
路２４の選択タイミング信号２５，２６，２７．２８×
同様に、タイミング発生回路４からの制御信号により作
り出されるものであるが、この時、Ａ／Ｄ変換回路６に
よる遅延時間を考慮する必要がある。
号処理回路８２色復調回路９に加え、制御するのである
が、取り込む制御は、前記の各回路に制御信号分のレジ
スタを設はラッチ−パルス制御回路１１により取り込ま
れる。このラッチパルス制御回路１１からの取り込み信
号は、制御信号入力回路３の第２マルチプレクサ制御回
路２４の選択タイミング信号２５，２６，２７．２８×
同様に、タイミング発生回路４からの制御信号により作
り出されるものであるが、この時、Ａ／Ｄ変換回路６に
よる遅延時間を考慮する必要がある。
発明の効果
以上のように本発明によれば、制御信号をディジタル化
するム／Ｄ変換回路を増設する必要がなく、又制御信号
用の入力端子とビデオ信号の端子を共用することができ
る。従ってピン数を大巾に削減することができる。以上
のようにＩＣ化した場合のコストダウンに有効である。
するム／Ｄ変換回路を増設する必要がなく、又制御信号
用の入力端子とビデオ信号の端子を共用することができ
る。従ってピン数を大巾に削減することができる。以上
のようにＩＣ化した場合のコストダウンに有効である。
なお本発明の一実施例では、制御信号を時分割で入力す
る方法として、一つの水平帰線期間内で全体の制御信号
を送出するようにしているが、アナログマルチブレフサ
の動作時間が遅いものでも十分動作させるために、一つ
の水平帰線期間で一つの制御信号を順次送り出すように
してもよい。
る方法として、一つの水平帰線期間内で全体の制御信号
を送出するようにしているが、アナログマルチブレフサ
の動作時間が遅いものでも十分動作させるために、一つ
の水平帰線期間で一つの制御信号を順次送り出すように
してもよい。
第１図は本発明の一実施例における映像信号制御装置の
構成を示すブロック図、第２図は同実施例における制御
信号入力回路の構成を示す回路図、第３図は制御信号発
生回路と第１マルチプレクサの動作を説明するためのタ
イムチャートである。 ２・・・・・・第１アナログマルチプレクサ、３−＝
−°°制御信号発生回路、５・・・・・・Ａ／Ｄ変換回
路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
［！Ｉ 第２図 第３図
構成を示すブロック図、第２図は同実施例における制御
信号入力回路の構成を示す回路図、第３図は制御信号発
生回路と第１マルチプレクサの動作を説明するためのタ
イムチャートである。 ２・・・・・・第１アナログマルチプレクサ、３−＝
−°°制御信号発生回路、５・・・・・・Ａ／Ｄ変換回
路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
［！Ｉ 第２図 第３図
Claims (2)
- （１）画像制御用のアナログ信号を発生する制御信号発
生回路と、前記制御信号発生回路の出力信号とアナログ
ビデオ信号を選択するアナログマルチプレクサと、前記
アナログマルチプレクサの出力信号をディジタル化する
ム／Ｄ変換回路とを備え、前記ム／Ｄ変換回路によｐデ
ィジタル化されたアナログビデオ信号を、ディジタル化
された制御信号発生回路の出力信号に応じてディジタル
信号処理を行う映像信号制御装置。 - （２） アナログマルチプレクサは、アナログビデオ信
号の帰線期間に制御信号発生回路の出力管ム／Ｄ変換回
路に加えるように切換えられる特許請求の範囲第１項記
載の映像信号制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010402A JPS60153672A (ja) | 1984-01-24 | 1984-01-24 | 映像信号制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010402A JPS60153672A (ja) | 1984-01-24 | 1984-01-24 | 映像信号制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60153672A true JPS60153672A (ja) | 1985-08-13 |
Family
ID=11749142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59010402A Pending JPS60153672A (ja) | 1984-01-24 | 1984-01-24 | 映像信号制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153672A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521637A (en) * | 1978-08-04 | 1980-02-15 | Hitachi Ltd | Multiplex transmission system for still picture |
| JPS55143883A (en) * | 1979-04-25 | 1980-11-10 | Westinghouse Electric Corp | Scramble for television voice signal and scramble eliminating system |
| JPS5713875A (en) * | 1980-06-26 | 1982-01-23 | Matsushita Electric Ind Co Ltd | Digital to analog conversion system |
| JPS57201382A (en) * | 1981-06-05 | 1982-12-09 | Toshiba Corp | Digital television set |
-
1984
- 1984-01-24 JP JP59010402A patent/JPS60153672A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521637A (en) * | 1978-08-04 | 1980-02-15 | Hitachi Ltd | Multiplex transmission system for still picture |
| JPS55143883A (en) * | 1979-04-25 | 1980-11-10 | Westinghouse Electric Corp | Scramble for television voice signal and scramble eliminating system |
| JPS5713875A (en) * | 1980-06-26 | 1982-01-23 | Matsushita Electric Ind Co Ltd | Digital to analog conversion system |
| JPS57201382A (en) * | 1981-06-05 | 1982-12-09 | Toshiba Corp | Digital television set |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2521183Y2 (ja) | ディジタル信号処理回路 | |
| US5103218A (en) | Source electrode driving circuit for matrix type liquid crystal display apparatus | |
| JPH07236151A (ja) | デジタルビデオスイッチャ | |
| US4338625A (en) | Solid state television camera | |
| KR100339319B1 (ko) | 디지탈-아날로그변환기 | |
| JPS60153672A (ja) | 映像信号制御装置 | |
| US6219096B1 (en) | Image signal generating and converting device | |
| US5552836A (en) | Image signal processing apparatus in which the ADC and/or the 1DHL have low power consumption during vertical blanking | |
| JPS60153690A (ja) | 映像信号制御装置 | |
| JP2605699B2 (ja) | 表示制御回路及びカラー画像表示装置 | |
| JPH05244006A (ja) | Ａ／ｄコンバータおよびレベル制御装置 | |
| US4975774A (en) | Art processor in a picture-in-picture system | |
| JPS60185473A (ja) | 映像信号制御装置 | |
| JP2537196B2 (ja) | 映像信号処理装置 | |
| JPH08191403A (ja) | ビデオ信号取り込み装置 | |
| JP2957866B2 (ja) | マイクロコンピュータを用いたアナログ回路の制御装置 | |
| JP2760655B2 (ja) | 電荷転送装置の駆動回路 | |
| JP2957867B2 (ja) | アナログ回路の制御装置 | |
| KR960008071Y1 (ko) | 영상기기에서의 아날로그 동기신호 출력회로 | |
| JP2817897B2 (ja) | ビデオ信号処理回路 | |
| JPS62180682A (ja) | 切替回路 | |
| JPH0514921A (ja) | 色差信号処理回路 | |
| JPS63149917A (ja) | アナログ・デイジタル変換装置 | |
| JPH02279073A (ja) | 画像入力装置 | |
| JPH05276516A (ja) | 入力インターフェイス装置 |