JPH0620280B2 - テレビジョン信号用振幅検出回路 - Google Patents

テレビジョン信号用振幅検出回路

Info

Publication number
JPH0620280B2
JPH0620280B2 JP56113624A JP11362481A JPH0620280B2 JP H0620280 B2 JPH0620280 B2 JP H0620280B2 JP 56113624 A JP56113624 A JP 56113624A JP 11362481 A JP11362481 A JP 11362481A JP H0620280 B2 JPH0620280 B2 JP H0620280B2
Authority
JP
Japan
Prior art keywords
circuit
amplitude
detection circuit
signal
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56113624A
Other languages
English (en)
Other versions
JPS5815376A (ja
Inventor
征彦 飯島
定 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56113624A priority Critical patent/JPH0620280B2/ja
Priority to US06/400,147 priority patent/US4511920A/en
Priority to CA000407829A priority patent/CA1189960A/en
Publication of JPS5815376A publication Critical patent/JPS5815376A/ja
Publication of JPH0620280B2 publication Critical patent/JPH0620280B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Television Receiver Circuits (AREA)

Description

【発明の詳細な説明】 本発明は入力されるテレビジョン信号の振幅を検出する
テレビジョン信号用振幅検出回路に関する。
最近の画像処理技術並びに半導体技術の進歩により,広
い分野で画像処理技術を応用した画像処理装置が開発さ
れている。これらの画像処理装置においては,入力テレ
ビジョン信号の振幅がテレビジョン信号の規定振幅にく
らべ大き過ぎたり小さ過ぎたりすると,これらの画像処
理装置の特性や性能を損ってしまう場合がある。このた
め,入力テレビジョン信号として規定振幅のテレビジョ
ン信号が入力されているか否かを検出することは,画像
処理装置の特性や性能を良好に維持するうえで重要にな
ってくる。
テレビジョン信号の振幅は映像信号振幅0.7V,同期
信号振幅0.3Vと規定されているが,映像信号振幅は
映像信号によって0〜0.7Vの間を変化するので,テ
レビジョン信号の振幅が規定振幅であるか否かの検出
は,一般に水平同期信号振幅を用いている。しかしなが
ら,水平同期区間(フロントポーチ部分,水平同期信号
部分,バックポーチ部分を含む区間)においては,カラ
ーテレビジョン信号の場合には,カラーバーストが挿入
されるので,水平同期区間で同期信号振幅を検出するに
は,水平同期区間のカラーバースト区間以外の限られた
狭い時間領域で同期信号振幅を検出する必要がある。こ
のために,テレビジョン信号の水平同期信号の位置を正
確に検出する同期分離回路が必要となり,回路構成が複
雑となる欠点がある。
さらに簡易形カラーカメラの場合には,カラーバースト
の挿入される位置が,規定の位置に規定通りに挿入され
ない場合があり,この場合には,水平同期信号の位置を
正確に検出する同期分離回路を用いても,同期信号振幅
の検出を誤ってしまう場合がある。
本発明の目的は,上述の如き同期分離回路が不要となる
簡単な回路構成で,精度より安定なテレビジョン信号の
検出を実現できるテレビジョン信号用振幅検出回路を提
供することにある。
本発明は,テレビジョン信号の垂直同期区間(垂直同期
パルス部分とその前後の等化パルス部分とを含む区間)
における,垂直同期パルス部分と該垂直同期パルス部分
の前あるいは後の等化パルス部分とを含む区間を検出対
象区間とする。そして,本発明は,その検出対象区間に
おけるペデスタルレベルの平均値と垂直同期パルスレベ
ルの平均値との差を同期信号振幅として検出する第1の
検出回路と,該第1の検出回路によって検出された前記
同期信号振幅が予め定められた許容しうる範囲内にある
か否かを検出する第2の検出回路とを備え,前記第2の
検出回路の検出出力を、前記テレビジョン信号の振幅が
許容しうる範囲内にあるか否かを示す検出結果としたこ
とを特徴とする。
本発明によれば、垂直同期区間にはカラーテレビジョン
信号の場合でもカラーバーストが挿入されることがない
から,水平同期区間の同期信号振幅を検出する従来のテ
レビジョン信号の振幅検出回路に比べ,非常に広い時間
領域での同期信号振幅検出が可能となる。このため,上
述の如き水平同期信号の位置を正確に検出する同期分離
回路が不要となり,本発明によれば,簡単な回路構成で
安定でかつ正確なテレビジョン信号振幅の検出が可能と
なる。
以下,図面を参照しながら本発明を詳細に説明する。
第1図にカラーテレビジョン信号における水平同期区間
の波形を示す。第1図において,フロントポーチ部分1
1と水平同期信号部分12とバックポーチ部分13とカ
ラーバースト部分14とブランキングレベル部分15と
を含む区間が,水平同期区間である。10は映像信号部
分である。フロントポーチ部分11は(1.55±0.25)μ
s,水平同期信号部分12は(4.7±0.2)μs,
バックポーチ部分13は(0.9±0.1)μs,カラ
ーバースト部分14は(2.35±0.23)μs,ブ
ランキングレベル部分15は(2.25±0.2)μs
である。第1図から明らかなように,水平同期区間で同
期信号振幅16を検出するには,水平同期信号とフロン
トポーチ又はバックポーチとの振幅差により同期信号振
幅16は検出できるが,バックポーチには,カラーバー
ストが挿入されているためにカラーバースト区間14を
避けて振幅差を検出する必要がある。又,テレビジョン
信号にディジタル処理を施すディジタル処理装置におい
ては,テレビジョン信号をディジタル化する前に折返し
雑音を防ぐために一般に低域波器が用いられる。この
場合には,フロントポーチ,水平同期信号及びバックポ
ーチのそれぞれの区間にリンギング等の波器の過渡応
答により信号波形が変形する場合があるので波器の過
渡応答特性を考慮して同期信号振幅を検出する位置を定
める必要がある。このように水平同期区間で,同期信号
振幅を正確に検出するには非常に限られた時間領域で検
出する必要がある。
第2図に垂直同期区間の信号波形を示す。第2図から明
らかな如く垂直同期区間は,前側の等化パルス部分(3
H)21と垂直同期パルス部分(3H)22と後側の等
化パルス部分(3H)21とを含む9H(572μsec )
からなっており,それぞれのパルス幅は約0.5H(3
1.8μsec )となっており,しかもこの垂直同期区間
には,カラーバーストが挿入されていない。従って,
波器の過渡応答による影響を充分に避けた位置で同期信
号振幅23を検出することができるので,精度よく安定
にテレビジョン信号振幅を検出することが可能となる。
なお,Hは一つの走査線の初めから次の走査線の初めま
での時間,24はペデスタルレベル,25は垂直同期パ
ルスレベルである。
また、等化パルスのペデスタルレベル24と垂直同期パ
ルス25との差を求めるのは第2図に示すように、振幅
レベル23は、これらレベル24と25の差により表わ
されるためであり、平均値を使用するのは各レベルの値
をより正確に求めるためである。
第3図は本発明のテレビジョン信号用振幅検出回路の一
実施例を示すブロック図である。尚,本実施例において
は,ディジタル演算において同期信号振幅を検出する場
合について説明するが本発明はディジタル演算に限定定
されることはない。
本実施例におけるテレビジョン信号用振幅検出回路は,
第3図に示すように,極性反転回路1,ゲートパルス発
生回路2,加算回路3,メモリ4,割算回路5,第1の
比較器6,第2の比較器7,第1のバイアス回路8,及
び第2のバイアス回路9を含んでいる。テレビジョン信
号の垂直同期パルス部分と該垂直同期パルス部分の前あ
るいは後の等化パルス部分とを含む区間におけるペデス
タルレベルの平均値と垂直同期パルスレベルの平均値と
の差を同期信号振幅として検出する第1の検出回路は,
極性反転回路1と,ゲートパルス発生回路2と,加算回
路3と,メモリ4と,割算回路5とを含む。前記第1の
検出回路によって検出された前記同期信号振幅が予め定
められた許容しうる範囲内にあるか否かを検出する第2
の検出回路は,第1の比較器6と,第2の比較器7と,
第1のバイアス回路8と,第2のバイアス回路9とを含
む。そして,本実施例は,前記第2の検出回路の検出出
力(即ち第3図のX及びX′)を,前記テレビジョン信
号の振幅が許容しうる範囲内にあるか否かを示す検出結
果としたものである。
PCM信号に変換されたテレビジョン信号Dは,極性反転
回路1に供給される。極性反転回路1においては,ゲー
トパルス発生回路2から送られてくる制御パルスG1及
びG2によって,予め定められた垂直同期パルス期間
(第2図の22)における垂直同期パルスレベル(第2
図の25)のテレビジョン信号Nサンプル(Nは任意の
不整数)の極性を反転させたテレビ信号を出力し,さら
には,予め定められた等化パルス期間(第2図の21)
におけるペデスタルレベル(第2図の24)のテレビジ
ョン信号Nサンプルを何の操作も加えず極性反転するこ
となくそのまま出力し,それ以外の期間においては,零
を出力するように制御される。
極性反転回路1の出力は,加算回路3へ送られ,加算回
路3でメモリ4の出力との和が計算される。加算回路3
の出力はメモリ4に送られ,メモリ4において1クロッ
ク期間記憶される。メモリ4の出力には,1クロック遅
延された加算回路3の出力が出力され,割算回路5及び
加算回路3へそれぞれ送られる。尚,メモリ4において
は,予め定められた位相で,テレビジョン信号のフレー
ム単位にゲートパルス発生回路2から送られてくる制御
パルスG3の制御により,メモリ4に記憶されている内
容が,強制的に零にクリアされる。
つまり,極性反転回路1,加算回路3及びメモリ4によ
って等化パルス期間のNサンプルのペデスタルレベルの
加算結果と垂直同期パルス期間のNサンプルの垂直同期
パルスレベルの加算結果との差が計算され,メモリ4か
らフレーム単位に出力される。メモリ4の出力は割算回
路5へ送られ,割算回路5において1/N倍され,第1
の比較器6及び第2の比較器7へ送られる。したがっ
て,割算回路5の出力にテレビジョン信号の垂直同期区
間における同期信号振幅(第2図の23),つまりペデ
スタルレベルと垂直同期パルスレベルとの差の平均値が
出力される。
第1の比較器6においては,割算回路5で計算された同
期信号振幅の平均値を,第1のバイアス回路8から送ら
れてくる,予め定められた許容しうる同期信号振幅の最
大値を示す第1の基準値に比較し,割算回路5から送ら
れてくる同期信号振幅の平均値が,前記第1の基準値よ
り大きい場合は,入力テレビジョン信号振幅が過大振幅
であることを示す信号Xを出力する。
第2の比較器7においては,割算回路5から送られてく
る同期信号振幅の平均値を,第2のバイアス回路9から
送られてくる,予め定められた,許容しうる同期信号振
幅の最小値を示す第2の基準値に比較し,割算回路5か
ら送られてくる同期信号振幅の平均値が第2の基準値よ
り小さい場合は,入力テレビジョン信号振幅が過小振幅
であることを示す信号X′を出力する。
以下に第3図の実施例の各回路の動作を第4図に示すタ
イムチャートによって説明する。第4図において,D,
F,HS,G1,G2,G3,C,P及びYは,第3図
の各信号線に示される信号をそれぞれ示している。
第4図におけるDは,テレビ信号の垂直同期区間の信号
波形を示し,Fはフレームパルス,HSは水平同期パル
ス,Cはクロックパルスをそれぞれ示す。
本実施例におけるゲートパルス発生回路2は,F,HS
及びCを受け,第4図に示すような制御パルスG1,G
2及びG3を発生するものとする。
極性反転回路1の出力は,第4図Pに示すように制御パ
ルスG1,G2により制御される。つまり,G1,G2
パルスが共にHIGHレベルの区間は零を出力し,G
1,G2パルスが共にLOWレベル区間のNサンプルは
極性反転回路1への入力テレビジョン信号a1,a2,
…,aNの極性を反転,つまり−a1,−a2,…,−
aNを出力し,G1パルスがHIGHレベル,G2パル
スがLOWレベルの区間のNサンプルは,入力テレビジ
ョン信号b1,b2,…,bNをそのまま出力する。
第4図から明らかなように,a1,a2,…,aNは,
A点における同期レベルのNサンプルを,b1,b2,
…,bNは,B点におけるペデスタルレベルのNサンプ
ルの振幅値をそれぞれ示す。
メモリ4は,まずフレーム単位に発生する制御パルスG
3によってメモリ4に記憶されている内容が強制的に零
にクリアされる。次に加算回路3には第4図に示すPが
入力されるので,第4図Yに示すように,−a1,−a
2,…,−aNが入力されるのに従い,−a1,−(a
1+a2),−(a1+a2+a3),…,−(a1+
a2+…+aN)が加算器3の出力に出力される。−a
N入力後は零が入力されるので がb1,b2,…,bNが入力されるまで保持される。
b1,b2,…,bNが1サンプルずつ入力されるのに
従い, が出力される。最終的には が出力され,次の制御パルスG3がくるまで は保持される。つまり,フレーム単位に が計算される。
第4図に示すYはメモリ4にて1クロック遅延されて割
算回路5へ送られ1/N倍されるので,割算回路5の出
力には が出力される。すなわち,割算回路5の出力には,垂直
同期区間のNサンプルを平均した同期信号振幅が出力さ
れる。
本実施例においては,説明の便宜上垂直同期区間の同期
信号振幅を検出するのに,A点の垂直同期パルス区間の
垂直同期パルスレベルと後側の等化パルス区間のB点の
ペデスタルレベルとの振幅差を計算したが,本発明はA
点,B点に限定されることなく垂直同期区間の垂直同期
パルスレベルとペデスタルレベルであればどこでもよ
い。
以上の説明から明らかなように,本発明によれば,簡単
な回路構成で,安定でかつ正確なテレビジョン信号振幅
の検出が可能となる。
【図面の簡単な説明】
第1図は,カラーテレビジョン信号における水平同期区
間の波形を示す図。第2図は,垂直同期区間の信号波形
を示す図。第3図は本発明のテレビジョン信号用振幅検
出回路の実施例の構成を示すブロック図。第4図は第3
図のテレビジョン信号用振幅検出回路内部のタイムチャ
ートを示す図。 なお,第3図において,1……極性反転回路,2……ゲ
ートパルス発生回路,3……加算回路,4……メモリ,
5……割算回路,6……第1の比較器,7……第2の比
較器,8……第1のバイアス回路,9……第2のバイア
ス回路,をそれぞれ示す。
フロントページの続き (56)参考文献 特開 昭50−98724(JP,A) 特開 昭50−156315(JP,A) 特開 昭50−154022(JP,A) 特公 昭54−44573(JP,B1)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力されるテレビジョン信号の振幅を検出
    する回路において、前記テレビジョン信号の垂直同期パ
    ルス部分の前あるいは後の等化パルス部分におけるペデ
    スタルレベルの平均値と前記垂直同期パルスレベルの平
    均値との差を同期信号振幅として検出する第1の検出回
    路と、該第1の検出回路によって検出された前記同期信
    号振幅が予め定められた許容しうる範囲内にあるか否か
    を検出する第2の検出回路とを備え、前記第2の検出回
    路の検出出力を、前記テレビジョン信号の振幅が許容し
    うる範囲内にあるか否かを示す検出結果としたことを特
    徴とするテレビジョン信号用振幅検出回路。
JP56113624A 1981-07-22 1981-07-22 テレビジョン信号用振幅検出回路 Expired - Lifetime JPH0620280B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56113624A JPH0620280B2 (ja) 1981-07-22 1981-07-22 テレビジョン信号用振幅検出回路
US06/400,147 US4511920A (en) 1981-07-22 1982-07-20 Television signal amplitude detection circuit
CA000407829A CA1189960A (en) 1981-07-22 1982-07-22 Television signal amplitude detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56113624A JPH0620280B2 (ja) 1981-07-22 1981-07-22 テレビジョン信号用振幅検出回路

Publications (2)

Publication Number Publication Date
JPS5815376A JPS5815376A (ja) 1983-01-28
JPH0620280B2 true JPH0620280B2 (ja) 1994-03-16

Family

ID=14616928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56113624A Expired - Lifetime JPH0620280B2 (ja) 1981-07-22 1981-07-22 テレビジョン信号用振幅検出回路

Country Status (3)

Country Link
US (1) US4511920A (ja)
JP (1) JPH0620280B2 (ja)
CA (1) CA1189960A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2609884A (en) * 1983-04-14 1984-10-18 Monarch Marking Systems Inc. Labeller with thermographic printer
JPS6030284A (ja) * 1983-07-29 1985-02-15 Toshiba Corp 映像利得制御回路
JPS60193009U (ja) * 1984-05-31 1985-12-21 大島エンジニア株式会社 ハンドラベラ−
JPH0644292B2 (ja) * 1984-07-09 1994-06-08 オムロン株式会社 二次元視覚認識装置
JPS624045A (ja) * 1985-06-26 1987-01-10 株式会社 サト− 携帯用サ−マルラベルプリンタ
JPS6228331A (ja) * 1985-07-26 1987-02-06 株式会社 新盛インダストリ−ズ 電子式ラベラ−
US4722004A (en) * 1985-11-27 1988-01-26 Victor Company Of Japan, Ltd. Video signal discriminating apparatus
JPS63147410U (ja) * 1987-03-16 1988-09-28
JPH03104388A (ja) * 1989-09-18 1991-05-01 Kokusai Electric Co Ltd ビデオ信号のデジタル式自動利得制御方法及び装置
JPH0767815B2 (ja) * 1990-11-29 1995-07-26 株式会社新盛インダストリーズ 電子式ラベラーのサーマルヘッド装置
US5233418A (en) * 1991-10-25 1993-08-03 Tektronix, Inc. Catv sweep system using a gated receiver
KR100207713B1 (ko) 1997-01-17 1999-07-15 윤종용 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로
CN1158877C (zh) * 2000-06-15 2004-07-21 Tcl王牌电子(深圳)有限公司 电视图像色彩的实时检测调整装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7000743A (ja) * 1970-01-19 1971-07-21
JPS5098724A (ja) * 1973-12-27 1975-08-06
DE2604523A1 (de) * 1976-02-06 1977-08-11 Bosch Gmbh Robert Verfahren zur genauen bestimmung der zeitlichen lage des vertikalanteils in einem fernseh-synchronsignal
US4319275A (en) * 1980-04-30 1982-03-09 Zenith Radio Corporation Vertical synchronization detection system and method
US4362394A (en) * 1980-09-30 1982-12-07 Marconi Instruments Limited Time interval measurement arrangement

Also Published As

Publication number Publication date
US4511920A (en) 1985-04-16
JPS5815376A (ja) 1983-01-28
CA1189960A (en) 1985-07-02

Similar Documents

Publication Publication Date Title
JP2516758B2 (ja) 雑音概算装置
JPH0620280B2 (ja) テレビジョン信号用振幅検出回路
JP3252228B2 (ja) フィールド形式表示信号発生装置
JPS63222589A (ja) ノイズ低減回路
US5121207A (en) Digital circuit arrangement for processing an analog video signal at a free running system clock
KR940011064B1 (ko) 비데오 신호 처리 장치
NL8101194A (nl) Snelheidsfoutcompensator.
JPH02223869A (ja) 雑音測定装置
US4583120A (en) Ghost canceller
JP4541452B2 (ja) 遅延補正回路
US4152657A (en) Echo suppression circuit
EP0596444A1 (en) Automatic focusing apparatus including improved digital high-pass filter
EP0217091A1 (en) Velocity error correcting circuit for time base error corrector
US5053869A (en) Digital circuit arrangement detecting synchronizing pulses
EP1100258A1 (en) Device for measuring period of synchronizing signal and display device
JP2548920B2 (ja) テレビジョン信号の波形歪検出方式及び受信装置
JP2597650B2 (ja) クランプ回路
JP3027985B2 (ja) 外部同期カメラ制御装置
US6195130B1 (en) Vertical timing signal generating circuit
US5283660A (en) Video signal processing apparatus having timebase corrector and means for replacing residual error data with specific data
EP0507346B1 (en) Image signal outline enhancing device
JP3322635B2 (ja) 表示装置
KR880000409Y1 (ko) 비월주사 영상 신호의 우 · 기수필드 검출회로
JP3641263B2 (ja) 時間軸誤差検出器及びこれを用いた時間軸誤差補正装置
JPH0335869B2 (ja)