KR880000409Y1 - 비월주사 영상 신호의 우 · 기수필드 검출회로 - Google Patents

비월주사 영상 신호의 우 · 기수필드 검출회로 Download PDF

Info

Publication number
KR880000409Y1
KR880000409Y1 KR2019850003257U KR850003257U KR880000409Y1 KR 880000409 Y1 KR880000409 Y1 KR 880000409Y1 KR 2019850003257 U KR2019850003257 U KR 2019850003257U KR 850003257 U KR850003257 U KR 850003257U KR 880000409 Y1 KR880000409 Y1 KR 880000409Y1
Authority
KR
South Korea
Prior art keywords
signal
output
circuit
capacitor
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR2019850003257U
Other languages
English (en)
Other versions
KR860012537U (ko
Inventor
남병덕
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019850003257U priority Critical patent/KR880000409Y1/ko
Publication of KR860012537U publication Critical patent/KR860012537U/ko
Application granted granted Critical
Publication of KR880000409Y1 publication Critical patent/KR880000409Y1/ko
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/284—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator monostable

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.

Description

비월주사 영상 신호의 우·기수필드 검출회로
제1도는 본 고안의 회로도.
제2도는 본 고안 회로도에서 우수필드 검출시 타임챠트도.
제3도는 본 고안 회로도에서 기수필드 검출시 타임챠트도.
* 도면의 주요부분에 대한 부호의 설명
10 : 수직동기 신호 분리회로 20 : 필드 검출회로
30 : 동기신호 분리회로 CP : 비교기
R1-R9: 저항 A1: 앤드게이트
M1, M2:단안정멀티 바이브레이터 Q1: 트랜지스터
FF : 기우수 분리용 플립플롭 PE : 우수필드검출신호
PO : 기수필드 검출신호 VR1, VR2: 가변저항
C1-C6: 콘덴서
본 고안은 비월주사 영상신호를 샘플링하여 메모리에 고해 상도를 갖는 디지탈 영상 데이터를 저장할때에 사용하는 비월주사 영상 신호의 우, 기수 필드 검출 회로에 관한 것이다.
고해상도(256×256)보다 적은 해상도(128×128) 이하의 영상 데이타는 우수(EVEN)나 기수(ODD)의 어느한 필드(FIELD)만에서도 데이타 처리를 행할수가 있으나, 고해상도 이상의 영상 데이타를 얻기 위하여 우, 기수 필드를 분리할 필요가 있는 것이다.
따라서 고해상도(256×256) 영상 데이타를 필드 분리시키지 않은 상태에서 데이타 처리를 행할 때에는 데이타중 일부는 영상신호가 아닌 다른 신호가 인가되는 것을 방지할 수가 없는 것이었다.
본 고안의 목적은 비월주사 영상 신호의 데이타처리시에 우수 및 기수 필드를 분리시켜 데이타 처리를 행할 수 있도록 하여 고해 상도를 갖는 디지탈 영상처리시에 적합한 비월주사영상 신호의 우, 기수 필비 검출 회로를 제공하고자 하는 것으로, 동기분리 회로와 수직동기회로 사이에 기, 우수 필드검출 회로를 구성시키되 앤드게이트를 통한 단안정멀티바 이브레이터의 출력과 충방전 회로에서 지연되어 트랜지스터를 통하여 인가되는 클럭펄스가 플립플롭에 인가되게 구성시켜 각각 플립플롭의 출력단자로 기, 우수 검출 신호가 출력되게한 것이다.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.
본 고안의 동기신호 분리회로(30)는 입력단자(1)에 인가되는 영상신호가 비교기(CP)의 일측단자(+)에 인가되게 구성하고 비교기(CP)의 타측단자(-)에는 콘덴서(C1)(C2)(3), 저항(R2)(R4), 가변저항(VR3)을 통하여 분배되는 전압(B+)(B-)이 인가되어 비교기(CP)에서 영상신호가 제거된 동기신호의 출력이 수직동기 신호 분리회로(10)와 필드 검출회로(20)에 인가되게 구성한다.
여기서 두개의 전원(B+)(B-)을 사용하는 것은 동기신호의 레벨에 따라 가변저항(VR3)으로 원하는 기준 레 벨을 선택하기 용이하게 한 것이다.
그리고 동기 신호가 앤드게이트(A1)를 통하여 가변저항(VR1)과 콘덴서(C4)와 연결된 단안정 멀티바이브 레이터(M1)의 클럭단자(CK)에 연결되고 단안정멀티 바이브 레이터(M1)의 출력단자()는 앤드게이트(A1)의 입력측과 연결되게 구성하여 가변저항(VR1) 및 콘덴서(C4)의 시정수에 의하여 등화펄스 및 수직동기 신호를 제거되게 구성시킨 후 가변저항(VR2) 및 콘덴서(C5)와 연결된 단안정 멀티바 이브레이저(M2)를 통하여 수평동기 신호와 동일한 신호가 가변저항(VR2) 및 콘덴서(C5)의 시정수에 의하여 복원되게 구성시키며 타측으로 기, 우수 분리용 플립플롭(FF)의 입력단자에 인가되게 구성시킨다.
수직동기 신호 분리회로(10)를 통하여 출력되는 수직동기 신호는 저항(R8)과 콘덴서(C6)로 구성된 충방전회로를 통하여 트랜지스터(Q1)를 제어하도록 구성하여 지연된 상태 신호가 기, 우수 분리용 플립플롭(FF)의 클럭단자(CK)에 인가되어 플립플롭(FF)의 출력(Q)에서 고전위 상태 신호일때에 기수필드 검출 신호를 출력하며 저전위 상태 신호일때에 우수필드 검출 신호 가출력되게 구성시킨 것이다.
여기서 수직동기 신호 분리회로(10)는 RC 적분기와 비교기에 의하여 구성된다.
이와 같이 구성된 본 고안에서 동기신호 분리회로(30)의 입력단자(1)에 비월주사된 영상 신호가 인가되면 비교기(CP)의 일측단자(-)에 저항(R2)(R4) 및 가변저항(VR3)으로 분배된 기준 전압과 비교된 출력이 나타나게 되는 것으로 영상신호중의 수평, 수직동기 신호와 등화펄스 신호가 출력하게 된다.
텔레비젼의 기수비월 주사에 있어서 동기신호는 우수번째와 기수번째의 필드에 따라서 다르기 때문에 비월주사가 완전히 이루어지지 않기 때문에 이것을 방지하기 위해 수직동기 신호의 전후에 넓은 동기신호의 한성분을 등화펄스라 하고 수직귀선 소거 기간내에서 등화펄스-수직동기 펄스-등화펄스-수평동기펄스순으로 들어있는 것으로 수직동기 신호분리회로(10)에서는 적분되고 비교된(G)도와 같은 펄스를 수직동기 펄스기간에 출력시키게 된다.
그리고 시스템의 파워온 순간에는 리셋트 상태이므로 단안정 멀티바이브레이터(M1)의 초기출력은 출력단자()의 「1」의 상태 신호가 출력되고 이 신호와 각각의 동기신호가 앤드게이트(A1)에 의하여 앤드되어 단안정 멀티바이브 레이터(M1)의 클럭단자(CK)에 입력되고 동기신호의 폴링에지(falling edge)에서 단안정 멀티바이브레이터(M1)는 가변저항(VR1) 및 콘덴서(C4)의 시정수에 의하여 주기(W1)만큼의 펄스폭을 갖는 하나의 펄스를 발생시키며 이 신호는 앤스게이트(A1)로 궤환되어 다시 동기신호와 앤드되어 단안정멀티 바이브레이터(M1)에 입력되는 것으로 이때의 출력 파형은 우수필드 및 기수 필드에서 제2도 및 제3도와 같이 된다.
여기서 단안정멀티 바이브레이터(M1)의 펄스의 폭(T1)은 수평동기 신호에서에 해당하는 등 화펄스를 제거하기 위하여보다 크게 가변저항(VR1) 및 콘덴서(C4)의 값이 설제되어 있어 등화펄스 및 수직 동기 펄스가 제거된 1H 간격의 펄스가제(B)도와 같이 출력된다.
이 출력은 수평동기 펄스의 간격(H)과 동일한 간격의 펄스를 발생시키나 제(a)도 및 제(b)도와 같이 수평동기 신호의 펄스와는 시간적으로 일치되지 못하므로 단안정멀티바이브 레이터(M2)에 입력시켜 가변저항(VR2) 및 콘덴서(C5)로 주기가 조정되게 하여 출력점(C)에서는 수평동기 신호와 일치되는 펄스로 복원되어 수평동기 신호로 출력되는 동시에 플립플롭(FF)의 입력단자(D)에 인가하게 된다.
그리고 수직동기 신호분리회로(10)의 출력점(G)으로 출력되는 수직동기 신호는 저항(R8)과 콘덴서(C6)로 구성된 충방전 회로를 통하여 트랜지스터(Q1)를 도통시키는 것으로 충방전 회로에 의하여 일정시간(X)만큼 지연된 출력 펄스가 트랜지스터(Q1)의 콜렉터측으로 반전된후(E점) 반전된 출력이 기, 우수 분리용 플립플롭(FF)의 클럭단자(CK)에 클럭신호로서 인가되며 저항(R8) 및 콘덴서(C6)의 시정수로서 기수 필드의 경우 플립플롭(FF)의 출력단자로 고전위 상태신호(「1」레벨)가 출력되도록 설정하여 우수필드에서는 제2도와 같이 플립플롭(FF)은 저전위상태)「0」레벨)의 신호가 출력됨으로서 기, 우수 검출신호(PO)(PE)가 단자하게 되는 것이다.
따라서 본 고안은 상기와 같이 우수 및 기수 필드를 분리할 수가 있어메모리에 고해 상도를 갖은 영상 데이타 처리에 적합한 비월주사 영상신호의 우, 기수 필드 검출 회로를 제공할 수가 있는 것이다.

Claims (1)

  1. 앤드게이트(A1)의 출력이 인가되는 단안정멀티바이브레이터(M1)가 가변저항(VR1) 및 콘덴서(C4)와 연결되게 구성하여 일측으로 앤드게이트(A1)의 입력측으로 궤환되게 구성시키고 타측으로 가변저항(VR1) 및 콘덴서(C5)와 연결된 단안정멀티 바이브레이터(M2)를 통하여 복원된 수평동기 신호가 플립플롭(FF)의 입력단자(D)에 인가되게 접속시키며 저항(R8) 및 콘덴서(C6)로 구성된 충방전 회로가 트랜지스터(Q1)를 통하여 플립플롭(FF)의 클럭단자(CK)와 연결되게 필드검출회로(20)를 구성시킨 후 동기분리회로(30)와 수직동기 신호분리회로(10) 사이에서 연결되게 구성한 비월주사 영상신호의 우, 기수 필드 검출회로.
KR2019850003257U 1985-03-25 1985-03-25 비월주사 영상 신호의 우 · 기수필드 검출회로 Expired KR880000409Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850003257U KR880000409Y1 (ko) 1985-03-25 1985-03-25 비월주사 영상 신호의 우 · 기수필드 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850003257U KR880000409Y1 (ko) 1985-03-25 1985-03-25 비월주사 영상 신호의 우 · 기수필드 검출회로

Publications (2)

Publication Number Publication Date
KR860012537U KR860012537U (ko) 1986-10-10
KR880000409Y1 true KR880000409Y1 (ko) 1988-03-10

Family

ID=19240896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850003257U Expired KR880000409Y1 (ko) 1985-03-25 1985-03-25 비월주사 영상 신호의 우 · 기수필드 검출회로

Country Status (1)

Country Link
KR (1) KR880000409Y1 (ko)

Also Published As

Publication number Publication date
KR860012537U (ko) 1986-10-10

Similar Documents

Publication Publication Date Title
EP0323260A2 (en) Drive apparatus for liquid crystal display device
CA1189960A (en) Television signal amplitude detection circuit
DE3235936C2 (de) Synchronschaltung zum Ableiten und Verarbeiten eines in einem eintreffenden Videosignal vorhandenen Synchronsignals
GB1195388A (en) Synchronizing System for Television Receivers
KR880000409Y1 (ko) 비월주사 영상 신호의 우 · 기수필드 검출회로
EP0504209A1 (de) Schaltungsanordnung zum erkennen eines fernsehsignals.
EP0296682B1 (en) Picture pick-up device including a solid-state sensor and an electronic shutter
US5053869A (en) Digital circuit arrangement detecting synchronizing pulses
US3418425A (en) System for reducing low frequency variations in the average value of a signal
US6108043A (en) Horizontal sync pulse minimum width logic
US5274452A (en) Horizontal synchronizing signal separator
JPH0810947B2 (ja) ビデオ信号処理装置
JP3198203B2 (ja) 同期分離装置
JP2590892B2 (ja) 時間軸補正装置
JPS6126760B2 (ko)
KR100425687B1 (ko) 평판표시장치의 합성동기신호 분리회로
JP3322992B2 (ja) フィールド判別回路
KR900007978Y1 (ko) 수직동기 신호 검출회로
JP2956983B2 (ja) 垂直同期信号分離回路
KR920001109B1 (ko) Vdp정지신호 검출회로
KR200141097Y1 (ko) 문자 흔들림 방지 회로
KR100190653B1 (ko) 프레임그래버의 수평블랭크신호 발생장치
JPS6318779A (ja) 水平同期信号分離装置
JPS60130971A (ja) 同期信号分離回路
JPH05336401A (ja) フィールド判別回路

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19850325

UA0201 Request for examination

Patent event date: 19850325

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19870812

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19880107

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19880526

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19880820

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19880820

UR1001 Payment of annual fee

Payment date: 19901127

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19920302

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19930213

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 19940304

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 19950225

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 19960226

Start annual number: 9

End annual number: 9

UR1001 Payment of annual fee

Payment date: 19970224

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 19980220

Year of fee payment: 11

UR1001 Payment of annual fee

Payment date: 19980220

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee