JP2590892B2 - 時間軸補正装置 - Google Patents
時間軸補正装置Info
- Publication number
- JP2590892B2 JP2590892B2 JP62168237A JP16823787A JP2590892B2 JP 2590892 B2 JP2590892 B2 JP 2590892B2 JP 62168237 A JP62168237 A JP 62168237A JP 16823787 A JP16823787 A JP 16823787A JP 2590892 B2 JP2590892 B2 JP 2590892B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time axis
- supplied
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は時間軸補正装置に関する。
この発明は、時間軸補正装置において、ジッタ電圧の
直流分が奇数フィールド期間と偶数フィールド期間とで
等しくなるように制御することにより、再生画面の曲が
りを防ぐようにしたものである。
直流分が奇数フィールド期間と偶数フィールド期間とで
等しくなるように制御することにより、再生画面の曲が
りを防ぐようにしたものである。
〔従来の技術〕 一般に、VTRにおいては、回転ヘッドを使用してカラ
ービデオ信号（カラーコンポジットビデオ信号）の記録
及び再生を行っているが、回転ヘッドの回転むらや偏心
あるいは磁気テープの走行時のワウ・フラッタなどによ
り、再生されたビデオ信号には、時間軸変動（ジッタ
ー）を生じている。
ービデオ信号（カラーコンポジットビデオ信号）の記録
及び再生を行っているが、回転ヘッドの回転むらや偏心
あるいは磁気テープの走行時のワウ・フラッタなどによ
り、再生されたビデオ信号には、時間軸変動（ジッタ
ー）を生じている。
そこで、業務用のVTRにおいては、再生されたビデオ
信号をTBC（時間軸補正装置）に供給して時間軸変動を
除去するようにしている。
信号をTBC（時間軸補正装置）に供給して時間軸変動を
除去するようにしている。
第４図はそのようなTBCの一例を示すもので、VTR（図
示せず）により再生されたカラービデオ信号Scが、端子
（１）を通じてA/Dコンバータ（２）に供給されるとと
もに、後述するAPC回路（14）から信号Sc中の水平同期
パルスPh及びバースト信号Sbに同期し、かつ、色副搬送
周波数fcの４倍の周波数の交番信号Sfが取り出され、こ
の信号Sfがコンバータ（２）にクロックとして供給され
て信号Scは、この信号Scの時間軸変動を含む速度でデジ
タル信号Pcに変換される。
示せず）により再生されたカラービデオ信号Scが、端子
（１）を通じてA/Dコンバータ（２）に供給されるとと
もに、後述するAPC回路（14）から信号Sc中の水平同期
パルスPh及びバースト信号Sbに同期し、かつ、色副搬送
周波数fcの４倍の周波数の交番信号Sfが取り出され、こ
の信号Sfがコンバータ（２）にクロックとして供給され
て信号Scは、この信号Scの時間軸変動を含む速度でデジ
タル信号Pcに変換される。
そして、この信号Pcが、メモリ（３）に供給されると
ともに、信号Sfがアドレスジェネレータ（15）に供給さ
れて書き込みアドレス信号Swが形成され、この信号Swが
メモリ（３）に供給される。したがって、デジタルビデ
オ信号Pcは、その１サンプルごとに、信号Scの時間軸変
動を含む速度で、メモリ（３）の、信号Swが示すアドレ
スに順次書き込まれていく。
ともに、信号Sfがアドレスジェネレータ（15）に供給さ
れて書き込みアドレス信号Swが形成され、この信号Swが
メモリ（３）に供給される。したがって、デジタルビデ
オ信号Pcは、その１サンプルごとに、信号Scの時間軸変
動を含む速度で、メモリ（３）の、信号Swが示すアドレ
スに順次書き込まれていく。
また、このとき、クロックジュネレータ（17）におい
て基準となる安定な周波数4fc及び位相のクロック信号S
kが形成され、この信号Skがアドレスジェネレータ（1
8）に供給されて読み出しアドレス信号Srが形成され、
この信号Srがメモリ（３）に供給されてメモリ（３）か
ら信号Pcが一定の速度で読み出される。
て基準となる安定な周波数4fc及び位相のクロック信号S
kが形成され、この信号Skがアドレスジェネレータ（1
8）に供給されて読み出しアドレス信号Srが形成され、
この信号Srがメモリ（３）に供給されてメモリ（３）か
ら信号Pcが一定の速度で読み出される。
そして、この読み出された信号PcがD/Aコンバータ
（４）に供給されるとともに、信号Skがコンバータ
（４）にクロックとして供給されて信号Pcはもとのアナ
ログのカラービデオ信号Scに変換されて端子（５）に取
り出される。したがって、端子（５）には時間軸変動の
除去されたカラービデオ信号Scが得られることになる。
（４）に供給されるとともに、信号Skがコンバータ
（４）にクロックとして供給されて信号Pcはもとのアナ
ログのカラービデオ信号Scに変換されて端子（５）に取
り出される。したがって、端子（５）には時間軸変動の
除去されたカラービデオ信号Scが得られることになる。
そして、この場合、信号Sfは次のようにして形成され
る。すなわち、端子（１）からの信号Scが同期分離回路
（11）に供給されて水平同期パルスPhが取り出され、こ
のパルスPhが位相比較回路（21）に供給される。
る。すなわち、端子（１）からの信号Scが同期分離回路
（11）に供給されて水平同期パルスPhが取り出され、こ
のパルスPhが位相比較回路（21）に供給される。
この比較回路（21）は他の回路（22）〜（25）ととも
にPLL（20）を構成しているもので、VCO（24）から自走
周波数が4fcの発振信号Soが取り出され、この信号Soが
分周回路（24）に供給されて水平周波数の信号に分周さ
れ、この分周信号が比較回路（21）に供給されてパルス
Phと位相比較され、その比較出力Spがローパスフィルタ
（22）に供給されて不要成分が除去されてから加算回路
（23）を通じてVCO（24）にその制御信号として供給さ
れる。したがって、VCO（24）からは、水平同期パルスP
hに同期し、かつ、周波数4fcの信号Soが取り出される。
にPLL（20）を構成しているもので、VCO（24）から自走
周波数が4fcの発振信号Soが取り出され、この信号Soが
分周回路（24）に供給されて水平周波数の信号に分周さ
れ、この分周信号が比較回路（21）に供給されてパルス
Phと位相比較され、その比較出力Spがローパスフィルタ
（22）に供給されて不要成分が除去されてから加算回路
（23）を通じてVCO（24）にその制御信号として供給さ
れる。したがって、VCO（24）からは、水平同期パルスP
hに同期し、かつ、周波数4fcの信号Soが取り出される。
そして、この信号SoがAPC回路（14）に供給されると
ともに、端子（１）の信号Scがバーストゲート回路（1
3）に供給されてバースト信号Sbが取り出され、この信
号SbがAPC回路（14）に供給される。このAPC回路（14）
は、PLL（40）と同様、例えばVCOと、このVCO出力と信
号So,Sbとの各位相比較出力をVCOに制御信号として供給
する位相比較回路などにより構成され、信号Ph,Sbに同
期し、かつ、周波数4fcの交番信号Sfを形成するもので
ある。
ともに、端子（１）の信号Scがバーストゲート回路（1
3）に供給されてバースト信号Sbが取り出され、この信
号SbがAPC回路（14）に供給される。このAPC回路（14）
は、PLL（40）と同様、例えばVCOと、このVCO出力と信
号So,Sbとの各位相比較出力をVCOに制御信号として供給
する位相比較回路などにより構成され、信号Ph,Sbに同
期し、かつ、周波数4fcの交番信号Sfを形成するもので
ある。
したがって、この信号Sfにより上述のようにカラービ
デオ信号Scの時間軸補正が行われる。
デオ信号Scの時間軸補正が行われる。
ところで、VTRにおいては回転ヘッドが映像トラック
の開始点でテープに当たるとき、及び映像トラックの終
了点でテープから離れるとき、テープに振動を生じ、こ
れが時間軸変動、いわゆるインパクトエラーとして現れ
るとともに、このインパクトエラーは、数kHzの周波数
成分を有する。
の開始点でテープに当たるとき、及び映像トラックの終
了点でテープから離れるとき、テープに振動を生じ、こ
れが時間軸変動、いわゆるインパクトエラーとして現れ
るとともに、このインパクトエラーは、数kHzの周波数
成分を有する。
ところが、上述のTBCでは、PLL（20）の応答速度に限
界があり、数百Hzまでの時間軸変動しか補正できないの
で、インパクトエラーは補正できない。
界があり、数百Hzまでの時間軸変動しか補正できないの
で、インパクトエラーは補正できない。
そこで、上述のTBCには、インパクトエラーを補正す
る補正回路（30）が付加されている。この補正回路（3
0）は、インパクトエラーにフレーム相関性があるこ
と、及び位相比較回路（21）の出力信号Spが現在再生中
のビデオ信号Scの位相誤差φmn（第ｍ番目のフレーム第
ｎ番目の水平ラインにおける水平同期パルスの位相誤差
φmn）を示していることに着目し、信号Spを１フレーム
期間ごとに累積することによりインパクトエラー成分Si
を取り出し、これにより交番信号Soの位相を制御してイ
ンパクトエラーを補正するものである。
る補正回路（30）が付加されている。この補正回路（3
0）は、インパクトエラーにフレーム相関性があるこ
と、及び位相比較回路（21）の出力信号Spが現在再生中
のビデオ信号Scの位相誤差φmn（第ｍ番目のフレーム第
ｎ番目の水平ラインにおける水平同期パルスの位相誤差
φmn）を示していることに着目し、信号Spを１フレーム
期間ごとに累積することによりインパクトエラー成分Si
を取り出し、これにより交番信号Soの位相を制御してイ
ンパクトエラーを補正するものである。
すなわち、比較回路（21）からの信号Spが、A/Dコン
バータ（31）に供給されて水平同期パルスPhごとに、現
在再生中のビデオ信号Scの位相誤差φmnを示すデジタル
信号Ppに変換され、この信号Ppが演算回路（32）に供給
されて１水平ラインごとに、 Σｍ・ｎ＝ａΣｍ−１・ｎ＋φmn ‥‥‥（ｉ） の演算が行われる。この場合、値Σｍ・ｎは、メモリ
（33）の値ｎに対応するアドレスに書き込まれ、次のフ
レーム期間に値Σｍ−１・ｎとして読み出される。
バータ（31）に供給されて水平同期パルスPhごとに、現
在再生中のビデオ信号Scの位相誤差φmnを示すデジタル
信号Ppに変換され、この信号Ppが演算回路（32）に供給
されて１水平ラインごとに、 Σｍ・ｎ＝ａΣｍ−１・ｎ＋φmn ‥‥‥（ｉ） の演算が行われる。この場合、値Σｍ・ｎは、メモリ
（33）の値ｎに対応するアドレスに書き込まれ、次のフ
レーム期間に値Σｍ−１・ｎとして読み出される。
そして、演算回路（32）からは、現在再生中の信号Sc
についてのインパクトエラー成分として値Σｍ・ｎ−１
が取り出され、これがD/Aコンバータ（34）に供給され
てアナログのインパクトエラー成分Siに変換され、この
信号Siが加算回路（23）を通じてVCO（24）にその制御
信号として供給される。
についてのインパクトエラー成分として値Σｍ・ｎ−１
が取り出され、これがD/Aコンバータ（34）に供給され
てアナログのインパクトエラー成分Siに変換され、この
信号Siが加算回路（23）を通じてVCO（24）にその制御
信号として供給される。
したがって、インパクトエラーによる時間軸変動も補
正される。
正される。
第５図は補正回路（30）を等価回路により示したもの
で、信号Spが、加算回路（301）を通じて遅延回路（30
2）に供給されて「１フレーム期間−１水平期間」だけ
遅延され、この遅延出力が遅延回路（303）に供給され
て１水平期間だけ遅延され、したがって、遅延回路（30
2），（303）により合計で１フレーム期間遅延され、こ
の遅延信号がアッテネータ（304）によりａ倍（＝31/3
2）のレベルとされてから加算回路（301）に供給され
る。
で、信号Spが、加算回路（301）を通じて遅延回路（30
2）に供給されて「１フレーム期間−１水平期間」だけ
遅延され、この遅延出力が遅延回路（303）に供給され
て１水平期間だけ遅延され、したがって、遅延回路（30
2），（303）により合計で１フレーム期間遅延され、こ
の遅延信号がアッテネータ（304）によりａ倍（＝31/3
2）のレベルとされてから加算回路（301）に供給され
る。
したがって、信号Spは、１フレーム期間分ずつ（ｉ）
式にしたがって累積されることになり、遅延回路（30
2）の遅延出力がインパクトエラー成分Siとなる。
式にしたがって累積されることになり、遅延回路（30
2）の遅延出力がインパクトエラー成分Siとなる。
こうして、上述のTBCによれば、各種の時間軸変動を
補正できる。しかも、構成が簡単であるとともに、ロー
コストであり、取材用のポータブルVTRなどに内蔵させ
ることができる。
補正できる。しかも、構成が簡単であるとともに、ロー
コストであり、取材用のポータブルVTRなどに内蔵させ
ることができる。
文献：特願昭61−83751号の明細書及びその図面 〔発明が解決しようとする問題点〕 ここで、上述の補正回路（30）について直流ゲインAv
を考える。今、第５図において、 x:入力直流レベル y:出力直流レベル とすると、 ｘ＋ay＝ｙ であるから、 Av＝y/x ＝1/（１−ａ） ＝1/（１−31/32）（∵ａ＝31/32） ＝32〔倍〕 となる。
を考える。今、第５図において、 x:入力直流レベル y:出力直流レベル とすると、 ｘ＋ay＝ｙ であるから、 Av＝y/x ＝1/（１−ａ） ＝1/（１−31/32）（∵ａ＝31/32） ＝32〔倍〕 となる。
したがって、信号Spに直流成分Sd（＝ｘ）が含まれて
いると、これは例えば32倍のように大きく拡大されてVC
O（24）に供給されてしまうので、信号Spは直流成分Sd
をカットしてから補正回路（30）に供給する必要があ
る。
いると、これは例えば32倍のように大きく拡大されてVC
O（24）に供給されてしまうので、信号Spは直流成分Sd
をカットしてから補正回路（30）に供給する必要があ
る。
そして、信号Spの直流成分Sdをカットするには、第６
図に示すように、信号Spの信号ラインにコンデンサC1を
直列接続する方法が一般的である。
図に示すように、信号Spの信号ラインにコンデンサC1を
直列接続する方法が一般的である。
ところが、ヘリカルスキャン型のVTR、例えばＵ規格
のVTRにおいては、２つの回転ヘッドの再生信号を、１
フィールド期間ごとに交互に切り換えて再生信号を連続
化しているので、水平同期パルスPhの連続性が、１フィ
ールド期間ごとに進み方向及び遅れ方向に交互に乱れ、
この結果、第７図Ａに示すように、信号Spには回転ヘッ
ドの切り換え点ごとに正極性及び負極性に反転するパル
ス状のノイズNsが含まれてしまう。
のVTRにおいては、２つの回転ヘッドの再生信号を、１
フィールド期間ごとに交互に切り換えて再生信号を連続
化しているので、水平同期パルスPhの連続性が、１フィ
ールド期間ごとに進み方向及び遅れ方向に交互に乱れ、
この結果、第７図Ａに示すように、信号Spには回転ヘッ
ドの切り換え点ごとに正極性及び負極性に反転するパル
ス状のノイズNsが含まれてしまう。
そして、このような信号SpがコンデンサC1を通ると、
ノイズNsにより信号Spの直流レベルが同図Ｂに示すよう
に変動するので、インパクトエラー成分Siは同図Ｃに示
すように１フィールド期間ごとに極性及び直流レベルが
変化してしまう。したがって、奇数フィールド期間と偶
数フィールド期間とで水平ラインの長さが異なってしま
い、例えば、ビデオ信号Scが１本の垂直線として表示さ
れる画像の信号であるとすると、同図Ｄに示すように、
奇数フィールド期間には左側に曲がった曲線（実線図
示）として表示され、偶数フィールド期間には右側に曲
がった曲線（破線図示）として表示されてしまう。
ノイズNsにより信号Spの直流レベルが同図Ｂに示すよう
に変動するので、インパクトエラー成分Siは同図Ｃに示
すように１フィールド期間ごとに極性及び直流レベルが
変化してしまう。したがって、奇数フィールド期間と偶
数フィールド期間とで水平ラインの長さが異なってしま
い、例えば、ビデオ信号Scが１本の垂直線として表示さ
れる画像の信号であるとすると、同図Ｄに示すように、
奇数フィールド期間には左側に曲がった曲線（実線図
示）として表示され、偶数フィールド期間には右側に曲
がった曲線（破線図示）として表示されてしまう。
この発明は、このような問題点を解決しようとするも
のである。
のである。
このため、この発明においては、時間軸変動を有する
カラービデオ信号から同期信号を取り出し、この取り出
された同期信号をPLLに供給して上記時間軸変動を有す
るクロック信号を形成し、このクロック信号により上記
時間軸変動を有するカラービデオ信号をメモリに順次に
書き込み、この書き込まれたカラービデオ信号を、基準
となるクロック信号により順次読み出して上記時間軸変
動の補正されたカラービデオ信号を得るようにした時間
軸補正装置において、上記PLLを構成している位相比較
回路の位相比較出力を、フレーム周期で累積してフレー
ム周期の時間軸変動の検出信号を形成し、この検出信号
を上記PLLのVCOに制御信号として供給することにより、
上記フレーム周期の時間軸変動を補正する補正回路と、
上記位相比較出力の直流成分を取り出す回路と、上記位
相比較回路と上記補正回路との間の上記位相比較出力の
信号ラインに設けられ、上記直流成分により上記補正回
路に供給される上記位相比較出力に含まれる直流成分を
除去する回路とを有する時間軸補正装置とするものであ
る。
カラービデオ信号から同期信号を取り出し、この取り出
された同期信号をPLLに供給して上記時間軸変動を有す
るクロック信号を形成し、このクロック信号により上記
時間軸変動を有するカラービデオ信号をメモリに順次に
書き込み、この書き込まれたカラービデオ信号を、基準
となるクロック信号により順次読み出して上記時間軸変
動の補正されたカラービデオ信号を得るようにした時間
軸補正装置において、上記PLLを構成している位相比較
回路の位相比較出力を、フレーム周期で累積してフレー
ム周期の時間軸変動の検出信号を形成し、この検出信号
を上記PLLのVCOに制御信号として供給することにより、
上記フレーム周期の時間軸変動を補正する補正回路と、
上記位相比較出力の直流成分を取り出す回路と、上記位
相比較回路と上記補正回路との間の上記位相比較出力の
信号ラインに設けられ、上記直流成分により上記補正回
路に供給される上記位相比較出力に含まれる直流成分を
除去する回路とを有する時間軸補正装置とするものであ
る。
補正回路（30）に供給される信号Spの直流成分Spが除
去される。
去される。
第１図において、位相比較回路（21）からの比較信号
Spが、減算用の差動アンプ（41）に供給されるととも
に、ローパスフィルタ（42）に供給されて信号Sp中の直
流成分Sdが取り出され、これがサンプリングホールド回
路（43）に供給されてフレーム周期のパルスPfによりサ
ンプリング及びホールドされ、その出力が差動アンプ
（41）に供給される。したがって、差動アンプ（41）に
おいて信号Sp中の直流成分Sdが相殺されるので、差動ア
ンプ（41）からは直流成分のない信号Spが取り出され
る。
Spが、減算用の差動アンプ（41）に供給されるととも
に、ローパスフィルタ（42）に供給されて信号Sp中の直
流成分Sdが取り出され、これがサンプリングホールド回
路（43）に供給されてフレーム周期のパルスPfによりサ
ンプリング及びホールドされ、その出力が差動アンプ
（41）に供給される。したがって、差動アンプ（41）に
おいて信号Sp中の直流成分Sdが相殺されるので、差動ア
ンプ（41）からは直流成分のない信号Spが取り出され
る。
そして、この信号Spが補正回路（30）に供給されて上
述のようにインパクトエラーに対する補正信号Siが形成
され、この信号Siが加算回路（23）を通じてVCO（24）
に供給されてインパクトエラーによる時間軸変動が補正
される。
述のようにインパクトエラーに対する補正信号Siが形成
され、この信号Siが加算回路（23）を通じてVCO（24）
に供給されてインパクトエラーによる時間軸変動が補正
される。
こうして、この発明によれば、比較出力信号Spの直流
成分Sdを除去してから補正回路（30）に供給しているの
で、補正信号Siに累積された直流成分が含まれることが
なく、インパクトエラーによる時間軸変動も適切に補正
できる。
成分Sdを除去してから補正回路（30）に供給しているの
で、補正信号Siに累積された直流成分が含まれることが
なく、インパクトエラーによる時間軸変動も適切に補正
できる。
また、信号Sp中の直流成分Sdを除去するとき、コンデ
ンサC1を使用していないので、奇数フィールド期間と偶
数フィールド期間とで水平ラインの長さが異なるような
こともない。しかも、そのための構成は簡単であり、特
殊な回路や素子を必要としない。
ンサC1を使用していないので、奇数フィールド期間と偶
数フィールド期間とで水平ラインの長さが異なるような
こともない。しかも、そのための構成は簡単であり、特
殊な回路や素子を必要としない。
第２図に示す例においては、比較回路（21）の出力端
と補正回路（30）の入力端との間に、比較的小さい容量
のコンデンサC2が接続されるとともに、比較的大きい容
量のコンデンサC3とスイッチ回路（44）との直列回路が
接続され、コンデンサC3及びスイッチ回路（44）の接続
点と、接地との間に、抵抗器R3が接続される。また、ス
イッチ回路（44）にはフレーム周期のパルスPfが供給さ
れる。
と補正回路（30）の入力端との間に、比較的小さい容量
のコンデンサC2が接続されるとともに、比較的大きい容
量のコンデンサC3とスイッチ回路（44）との直列回路が
接続され、コンデンサC3及びスイッチ回路（44）の接続
点と、接地との間に、抵抗器R3が接続される。また、ス
イッチ回路（44）にはフレーム周期のパルスPfが供給さ
れる。
したがって、垂直ブランキング期間を除く期間に、パ
ルスPfによりスイッチ回路（44）がオフになると、コン
デンサC3は抵抗器R3を通じて信号Spの直流成分Sdにより
充電され、垂直ブランキング期間に、パルスPfによりス
イッチ回路（44）がオンになると、コンデンサC3の充電
電荷がコンデンサC2に供給される。
ルスPfによりスイッチ回路（44）がオフになると、コン
デンサC3は抵抗器R3を通じて信号Spの直流成分Sdにより
充電され、垂直ブランキング期間に、パルスPfによりス
イッチ回路（44）がオンになると、コンデンサC3の充電
電荷がコンデンサC2に供給される。
したがって、信号Spは、コンデンサC2を通じて補正回
路（30）に供給されるとともに、このとき、信号Spの直
流成分Sdは、コンデンサC3からコンデンサC2に供給され
た直流分によりキャンセルされ、補正回路（30）には直
流成分Sdの除去された信号Spが供給される。
路（30）に供給されるとともに、このとき、信号Spの直
流成分Sdは、コンデンサC3からコンデンサC2に供給され
た直流分によりキャンセルされ、補正回路（30）には直
流成分Sdの除去された信号Spが供給される。
また、第３図に示す例においては、補正回路（30）の
出力信号Siがバッファアンプ（45）を通じて抵抗器R3に
帰還された場合である。
出力信号Siがバッファアンプ（45）を通じて抵抗器R3に
帰還された場合である。
したがって、出力信号Siに直流成分が含まれると、こ
れによりコンデンサC3の充電電荷量が制御されてコンデ
ンサC2に供給される直流分の大きさが変化し、したがっ
て、補正回路（30）に直流オフセットがあっても、出力
信号Siは直流成分は含まれなくなる。
れによりコンデンサC3の充電電荷量が制御されてコンデ
ンサC2に供給される直流分の大きさが変化し、したがっ
て、補正回路（30）に直流オフセットがあっても、出力
信号Siは直流成分は含まれなくなる。
この発明によれば、比較出力信号Spの直流成分Sdを除
去してから補正回路（30）に供給しているので、補正信
号Siに累積された直流成分が含まれることがなく、イン
パクトエラーによる時間軸変動も適切に補正できる。
去してから補正回路（30）に供給しているので、補正信
号Siに累積された直流成分が含まれることがなく、イン
パクトエラーによる時間軸変動も適切に補正できる。
また、信号Sp中の直流成分Sdを除去するとき、コンデ
ンサC1を使用していないので、奇数フィールド期間と偶
数フィールド期間とで水平ラインの長さが異なるような
こともない。しかも、そのための構成は簡単であるり、
特殊な回路や素子を必要としない。
ンサC1を使用していないので、奇数フィールド期間と偶
数フィールド期間とで水平ラインの長さが異なるような
こともない。しかも、そのための構成は簡単であるり、
特殊な回路や素子を必要としない。
第１図〜第３図はこの発明の一例の系統図、第４〜第７
図はその説明のための図である。 （３）はメモリ、（14）はAPC回路、（20）はPLL、（3
0）は補正回路、（41）は差動アンプ、（43）はサンプ
リングホールド回路である。
図はその説明のための図である。 （３）はメモリ、（14）はAPC回路、（20）はPLL、（3
0）は補正回路、（41）は差動アンプ、（43）はサンプ
リングホールド回路である。
Claims (1)
- 【請求項１】時間軸変動を有するカラービデオ信号から
同期信号を取り出し、 この取り出された同期信号をPLLに供給して上記時間軸
変動を有するクロック信号を形成し、 このクロック信号により上記時間軸変動を有するカラー
ビデオ信号をメモリに順次に書き込み、 この書き込まれたカラービデオ信号を、基準となるクロ
ック信号により順次読み出して上記時間軸変動の補正さ
れたカラービデオ信号を得るようにした時間軸補正装置
において、 上記PLLを構成している位相比較回路の位相比較出力
を、フレーム周期で累積してフレーム周期の時間軸変動
の検出信号を形成し、この検出信号を上記PLLのVCOに制
御信号として供給することにより、上記フレーム周期の
時間軸変動を補正する補正回路と、 上記位相比較出力の直流成分を取り出す回路と、 上記位相比較回路と上記補正回路との間の上記位相比較
出力の信号ラインに設けられ、上記直流成分により上記
補正回路に供給される上記位相比較出力に含まれる直流
成分を除去する回路とを有する時間軸補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62168237A JP2590892B2 (ja) | 1987-07-06 | 1987-07-06 | 時間軸補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62168237A JP2590892B2 (ja) | 1987-07-06 | 1987-07-06 | 時間軸補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6412694A JPS6412694A (en) | 1989-01-17 |
| JP2590892B2 true JP2590892B2 (ja) | 1997-03-12 |
Family
ID=15864311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62168237A Expired - Fee Related JP2590892B2 (ja) | 1987-07-06 | 1987-07-06 | 時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590892B2 (ja) |
-
1987
- 1987-07-06 JP JP62168237A patent/JP2590892B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6412694A (en) | 1989-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0189195A2 (en) | Apparatus for correcting time base error of video signal | |
| JPH084336B2 (ja) | スキユ−歪除去装置 | |
| JP2683483B2 (ja) | 表示画像の歪みを補正する信号処理装置 | |
| JP2590892B2 (ja) | 時間軸補正装置 | |
| US5298999A (en) | Jitter detection circuit | |
| KR930005339B1 (ko) | 더블 어지뮤즈 4헤드 vtr에서 변속재생시 에러 보정회로 | |
| EP0282242B1 (en) | A phase synchronizing circuit for a time axis shift correcting circuit | |
| JPS6154774A (ja) | テレビジヨン同期信号波形処理装置 | |
| KR880000409Y1 (ko) | 비월주사 영상 신호의 우 · 기수필드 검출회로 | |
| JPH0325075B2 (ja) | ||
| JPS6126760B2 (ja) | ||
| JP3824686B2 (ja) | 相関二重サンプリング回路 | |
| JP2711392B2 (ja) | テレビジョン信号の時間軸圧縮装置 | |
| JPS6113785A (ja) | 時間軸エラ−補正装置 | |
| JP2001169229A (ja) | ビデオ信号処理装置とそのためのビデオ信号処理方法 | |
| JP2645039B2 (ja) | 位相同期ループ回路 | |
| JPH0568265A (ja) | 時間軸誤差補正装置 | |
| JP2901398B2 (ja) | 時間軸補正回路 | |
| JP3156566B2 (ja) | 映像信号記録装置 | |
| JPH05110893A (ja) | 同期信号分離形成装置 | |
| JPS60130971A (ja) | 同期信号分離回路 | |
| JP2001346171A (ja) | ビデオ付加情報デコーダ回路 | |
| JPH02294178A (ja) | 時間軸誤差補正装置 | |
| JPS6110378A (ja) | 映像信号の時間軸補正装置 | |
| JPH05103222A (ja) | 同期信号分離形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |