JPH0564102A - 利得調整装置 - Google Patents
利得調整装置Info
- Publication number
- JPH0564102A JPH0564102A JP3246940A JP24694091A JPH0564102A JP H0564102 A JPH0564102 A JP H0564102A JP 3246940 A JP3246940 A JP 3246940A JP 24694091 A JP24694091 A JP 24694091A JP H0564102 A JPH0564102 A JP H0564102A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplitude
- circuit
- signal
- television signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 入力信号の変動に対しても正規レベルのPC
M信号を常に高能率符号化装置に送り込むことのできる
利得調整装置を提供すること。 【構成】 テレビ信号を直線PCMに変換するA/D変
換回路3を備えた利得調整装置において、A/D変換回
路の出力段に、当該A/D変換回路の出力からテレビ信
号に同期した振幅レベルを検出しその平均値をとる振幅
検出回路5と,この振幅検出回路の出力に応じてA/D
変換回路3の出力の値に所定の係数を乗じる利得調整用
ROM4とを装備したことを特徴とする利得調整装置。
M信号を常に高能率符号化装置に送り込むことのできる
利得調整装置を提供すること。 【構成】 テレビ信号を直線PCMに変換するA/D変
換回路3を備えた利得調整装置において、A/D変換回
路の出力段に、当該A/D変換回路の出力からテレビ信
号に同期した振幅レベルを検出しその平均値をとる振幅
検出回路5と,この振幅検出回路の出力に応じてA/D
変換回路3の出力の値に所定の係数を乗じる利得調整用
ROM4とを装備したことを特徴とする利得調整装置。
Description
【0001】
【産業上の利用分野】本発明は、利得調整装置に係り、
とくにテレビ信号をA/D変換する回路における利得調
整装置に関するものである。
とくにテレビ信号をA/D変換する回路における利得調
整装置に関するものである。
【0002】
【従来の技術】従来、高能率符号化装置に用いるA/D
変換回路では、入力テレビ信号の振幅を固定的にA/D
変換回路のダイナミックレンジ内に入るように振幅を制
限し、A/D変換回路に入力していた。
変換回路では、入力テレビ信号の振幅を固定的にA/D
変換回路のダイナミックレンジ内に入るように振幅を制
限し、A/D変換回路に入力していた。
【0003】
【発明が解決しようとする課題】このような回路では、
入力に例えば正規の1〔Vp−p〕の振幅の信号が入力
している時は問題はないが、高能率符号化装置では最適
パラメータが正規の振幅をもとに設定してあるため、振
幅が変動すると符号化効率が劣化し、画質劣化を招くと
いう不都合があった。
入力に例えば正規の1〔Vp−p〕の振幅の信号が入力
している時は問題はないが、高能率符号化装置では最適
パラメータが正規の振幅をもとに設定してあるため、振
幅が変動すると符号化効率が劣化し、画質劣化を招くと
いう不都合があった。
【0004】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくに、入力信号の変動に対しても正規レベ
ルのPCM信号を常に高能率符号化装置に送り込むこと
のできる利得調整装置を提供することを、その目的とす
る。
を改善し、とくに、入力信号の変動に対しても正規レベ
ルのPCM信号を常に高能率符号化装置に送り込むこと
のできる利得調整装置を提供することを、その目的とす
る。
【0005】
【発明が解決するための手段】本発明では、テレビ信号
を直線PCMに変換するA/D変換回路を備えた利得調
整装置において、前記A/D変換回路の出力段に、当該
A/D変換回路の出力から前記テレビ信号に同期した振
幅レベルを検出しその平均値をとる振幅検出回路と,こ
の振幅検出回路の出力に応じて前記A/D変換回路の出
力の値に所定の係数を乗じる乗算器とを装備する、とい
う手法を採っている。これによって、前述した目的を達
成しようとするものである。
を直線PCMに変換するA/D変換回路を備えた利得調
整装置において、前記A/D変換回路の出力段に、当該
A/D変換回路の出力から前記テレビ信号に同期した振
幅レベルを検出しその平均値をとる振幅検出回路と,こ
の振幅検出回路の出力に応じて前記A/D変換回路の出
力の値に所定の係数を乗じる乗算器とを装備する、とい
う手法を採っている。これによって、前述した目的を達
成しようとするものである。
【0006】
【発明の実施例】次に本発明について、図面を参照して
詳細に説明する。
詳細に説明する。
【0007】図1に本発明の実施例を示し、図2に図1
の実施例に入力する水平同期位置タイミングを示すタイ
ムチャートを示す。また、図3に振幅検出回路の構成例
を、図4に正規のレベルと利得の小さい場合の入力テレ
ビ信号を示す。
の実施例に入力する水平同期位置タイミングを示すタイ
ムチャートを示す。また、図3に振幅検出回路の構成例
を、図4に正規のレベルと利得の小さい場合の入力テレ
ビ信号を示す。
【0008】この図1に示す実施例は、テレビ信号を直
線PCMに変換するA/D変換回路3を備えている。こ
のA/D変換回路3の出力段には、当該A/D変換回路
3の出力からテレビ信号に同期した振幅レベルを検出し
その平均値をとる振幅検出回路5と,この振幅検出回路
5の出力に応じてA/D変換回路3の出力の値に所定の
係数を乗じる乗算器としての利得調整用ROM4とが装
備されている。
線PCMに変換するA/D変換回路3を備えている。こ
のA/D変換回路3の出力段には、当該A/D変換回路
3の出力からテレビ信号に同期した振幅レベルを検出し
その平均値をとる振幅検出回路5と,この振幅検出回路
5の出力に応じてA/D変換回路3の出力の値に所定の
係数を乗じる乗算器としての利得調整用ROM4とが装
備されている。
【0009】ここで、振幅検出回路5は図3に示すよう
に、A/D変換回路3から出力されるPCMテレビ信号
のバックポーチ部のレベルを検出する第1のレジスタ5
Aと、PCMテレビ信号の同期基底部のレベルを検出す
る第2のレジスタ5Bと、これら二つの信号の減算値を
出力する減算器5Cと、この減算器5Cの出力を入力し
同期信号の振幅の平均値を出力する平均値算出回路5D
とを含んで構成されている。図1において、符号1はテ
レビ信号(ビデオ)入力端子を示し、符号2は水平同期
位置タイミング信号の入力端子を示す。又符号6は出力
端子を示す。
に、A/D変換回路3から出力されるPCMテレビ信号
のバックポーチ部のレベルを検出する第1のレジスタ5
Aと、PCMテレビ信号の同期基底部のレベルを検出す
る第2のレジスタ5Bと、これら二つの信号の減算値を
出力する減算器5Cと、この減算器5Cの出力を入力し
同期信号の振幅の平均値を出力する平均値算出回路5D
とを含んで構成されている。図1において、符号1はテ
レビ信号(ビデオ)入力端子を示し、符号2は水平同期
位置タイミング信号の入力端子を示す。又符号6は出力
端子を示す。
【0010】これを更に詳述すると図1において、入力
端子1にアナログテレビ信号が接続され、A/Dの変換
回路3に入力する。A/D変換回路3の出力は、振幅検
出回路5と、利得調整用ROM4に接続される。
端子1にアナログテレビ信号が接続され、A/Dの変換
回路3に入力する。A/D変換回路3の出力は、振幅検
出回路5と、利得調整用ROM4に接続される。
【0011】入力端子2には、水平同期位置を示す水平
同期位置タイミング信号が入力され、振幅検出回路5に
送られる、振幅検出回路5の出力は、利得調整用ROM
4に接続され、利得調整用ROM出力は、出力端子6に
接続される。
同期位置タイミング信号が入力され、振幅検出回路5に
送られる、振幅検出回路5の出力は、利得調整用ROM
4に接続され、利得調整用ROM出力は、出力端子6に
接続される。
【0012】次に、図2〜図4に基づいて動作の説明を
行う。
行う。
【0013】図2は、振幅検出回路5に入力する水平同
期位置タイミング信号と、A/D変換後のTV信号を示
す。水平同期位置タイミング信号は、同期基底部に発生
するタイミング信号(b)と、同期バックポーチ部に発
生するタイミング信号(c)の2つの信号が入力する。
期位置タイミング信号と、A/D変換後のTV信号を示
す。水平同期位置タイミング信号は、同期基底部に発生
するタイミング信号(b)と、同期バックポーチ部に発
生するタイミング信号(c)の2つの信号が入力する。
【0014】図3に振幅検出回路の具体的実施例を示
す。レジスタ5A、5BにPCMテレビ信号が入力され
る。レジスタ5Aには、水平同期位置タイミング信号と
して、図2の信号(c)が入力され、レジスタ5Bに
は、図2の信号(b)が入力される。すなわちレジスタ
5Aには、テレビ信号のバックポーチ部のPCM値が記
憶され、レジスタ5Bにはテレビ信号の同期基底部の値
が記憶される。
す。レジスタ5A、5BにPCMテレビ信号が入力され
る。レジスタ5Aには、水平同期位置タイミング信号と
して、図2の信号(c)が入力され、レジスタ5Bに
は、図2の信号(b)が入力される。すなわちレジスタ
5Aには、テレビ信号のバックポーチ部のPCM値が記
憶され、レジスタ5Bにはテレビ信号の同期基底部の値
が記憶される。
【0015】次に減算器5Cでレジスタ5Aの値とレジ
スタ5Bの値が減算され、同期信号の振幅値を得る。平
均値算出回路5Dでは、同期振幅信号の数ライン区間の
平均値を求める。この値をもとに、図1の利得調整用R
OM4を制御し、利得調整用ROM4の利得を決定す
る。この利得は、図5に示す基準レベルより0.9倍レ
ベルの低下した信号が入力した時は、振幅検出回路に
て、「0.3×0.9=0.27〔V〕」に相当する振
幅が得られる。このため標準値0.3〔V〕に対し、
「0.27/0.3=0.9倍」であることから、この
逆数の値「1/0.9=1.11倍」の係数が、利得調
整用ROM4内で決定され、さらに、この係数をA/D
変換器3から入力したPCMテレビ信号に乗じる。この
利得調整用ROM4には、あらかじめ0.27〔V〕に
相当する入力が振幅検出器5から入力した時に1.11
倍するというテーブルを、利得調整用ROM4に書き込
んでおき、その場では計算は行われない。
スタ5Bの値が減算され、同期信号の振幅値を得る。平
均値算出回路5Dでは、同期振幅信号の数ライン区間の
平均値を求める。この値をもとに、図1の利得調整用R
OM4を制御し、利得調整用ROM4の利得を決定す
る。この利得は、図5に示す基準レベルより0.9倍レ
ベルの低下した信号が入力した時は、振幅検出回路に
て、「0.3×0.9=0.27〔V〕」に相当する振
幅が得られる。このため標準値0.3〔V〕に対し、
「0.27/0.3=0.9倍」であることから、この
逆数の値「1/0.9=1.11倍」の係数が、利得調
整用ROM4内で決定され、さらに、この係数をA/D
変換器3から入力したPCMテレビ信号に乗じる。この
利得調整用ROM4には、あらかじめ0.27〔V〕に
相当する入力が振幅検出器5から入力した時に1.11
倍するというテーブルを、利得調整用ROM4に書き込
んでおき、その場では計算は行われない。
【0016】
【発明の効果】以上のように本発明によると、入力振幅
が変化または急激に変化しても、その同期信号のレベル
の変化量の平均値を求めてその値に応じて利得を調整す
るため、常に正規レベルのPCM信号を高能率符号化装
置に入力出来るという従来にない優れた利得調整装置を
提供することができる。
が変化または急激に変化しても、その同期信号のレベル
の変化量の平均値を求めてその値に応じて利得を調整す
るため、常に正規レベルのPCM信号を高能率符号化装
置に入力出来るという従来にない優れた利得調整装置を
提供することができる。
【図1】本発明の一実施例を示すブロック図
【図2】図1における水平同期位置のタイムチャート
【図3】図1における振幅検出回路の一例を示すブロッ
ク図
ク図
【図4ないし図5】入力テレビ信号の波形図を示す説明
図である。
図である。
1,2 入力端子 3 A/D変換回路 4 利得調整用ROM 5 振幅検出回路 5A 第1のレジスタ 5B 第2のレジスタ 5C 減算器 5D 平均値算出回路 6 出力端子
Claims (2)
- 【請求項1】 テレビ信号を直線PCMに変換するA/
D変換回路を備えた利得調整装置において、前記A/D
変換回路の出力段に、当該A/D変換回路の出力から前
記テレビ信号に同期した振幅レベルを検出しその平均値
をとる振幅検出回路と,この振幅検出回路の出力に応じ
て前記A/D変換回路の出力の値に所定の係数を乗じる
乗算器とを装備したことを特徴とする利得調整装置。 - 【請求項2】 前記振幅検出回路が、前記A/D変換回
路から出力されるPCMテレビ信号のバックポーチ部の
レベルを検出する第1のレジスタと、前記PCMテレビ
信号の同期基底部のレベルを検出する第2のレジスタ
と、これら二つの信号の減算値を出力する減算器と、こ
の減算器の出力を入力し同期信号の振幅の平均値を出力
する平均値算出回路とを含んで構成されていることを特
徴とした請求項1記載の利得調整装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3246940A JPH0564102A (ja) | 1991-08-31 | 1991-08-31 | 利得調整装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3246940A JPH0564102A (ja) | 1991-08-31 | 1991-08-31 | 利得調整装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0564102A true JPH0564102A (ja) | 1993-03-12 |
Family
ID=17156008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3246940A Withdrawn JPH0564102A (ja) | 1991-08-31 | 1991-08-31 | 利得調整装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0564102A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6195133B1 (en) | 1997-01-17 | 2001-02-27 | Samsung Elctronics Co., Ltd. | Digital automatic gain control (AGC) circuit |
-
1991
- 1991-08-31 JP JP3246940A patent/JPH0564102A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6195133B1 (en) | 1997-01-17 | 2001-02-27 | Samsung Elctronics Co., Ltd. | Digital automatic gain control (AGC) circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3047927B2 (ja) | 映像信号クランプ回路 | |
JPH0622172A (ja) | 撮像装置 | |
JPH0564102A (ja) | 利得調整装置 | |
JPH0583692A (ja) | テレビ信号利得調整回路 | |
JP2004032313A (ja) | 映像信号処理装置及び方法 | |
JPH114363A (ja) | 輪郭補正回路 | |
JPH02295286A (ja) | 利得調整回路 | |
JP2830599B2 (ja) | ペデスタルクランプ装置 | |
JPH0420178A (ja) | 映像信号処理装置 | |
JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
JP2568056Y2 (ja) | テレビジョン信号の自動利得制御装置 | |
JPH0813135B2 (ja) | 信号レベル自動制御方法 | |
JP2568055Y2 (ja) | テレビジョン信号のクランプ装置 | |
JP3300175B2 (ja) | 撮像装置 | |
JP2004080780A (ja) | デジタルビデオシステムのa/d変換装置及びその方法 | |
JP3536398B2 (ja) | Crt表示装置 | |
JP2754934B2 (ja) | クランプ装置 | |
JP2661038B2 (ja) | シェーディング補正装置 | |
JPH03102974A (ja) | 映像信号処理装置 | |
JPH11146231A (ja) | 信号処理装置 | |
JPH0946552A (ja) | 映像信号クランプ方式 | |
JPH11252577A (ja) | コンバーゼンス補正装置 | |
JPH0335667A (ja) | 映像信号クランプ回路 | |
JPH0249075B2 (ja) | ||
JP2871402B2 (ja) | 輪郭補正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |