JPH0583692A - テレビ信号利得調整回路 - Google Patents
テレビ信号利得調整回路Info
- Publication number
- JPH0583692A JPH0583692A JP24537591A JP24537591A JPH0583692A JP H0583692 A JPH0583692 A JP H0583692A JP 24537591 A JP24537591 A JP 24537591A JP 24537591 A JP24537591 A JP 24537591A JP H0583692 A JPH0583692 A JP H0583692A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude value
- pcm
- average
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】入力テレビ信号の振幅変動に対して常に正規レ
ベルになるように利得調整して符号化効率の向上と画質
の向上を図る。 【構成】アナログテレビ信号１０１は、Ａ／Ｄ変換器１
に入りＰＣＭテレビ信号１０２に変換され、振幅検出回
路３と利得調整用ＲＯＭ２とに出力される。振幅検出回
路３は、外部より入力される水平同期位置タイミング信
号１０３により、ＰＣＭテレビ信号１０２に含まれる同
期信号を抽出し、この同期信号の平均振幅値信号１０４
を利得調整用ＲＯＭ２へ出力する。利得調整用ＲＯＭ２
は、平均振幅値信号１０４を入力し、あらかじめ書込ま
れた計算表により利得係数を求め、ＰＣＭテレビ信号１
０２の各振幅値にこの利得係数を乗じて外部へ正規レベ
ルのＰＣＭテレビ信号１０５を出力する。
ベルになるように利得調整して符号化効率の向上と画質
の向上を図る。 【構成】アナログテレビ信号１０１は、Ａ／Ｄ変換器１
に入りＰＣＭテレビ信号１０２に変換され、振幅検出回
路３と利得調整用ＲＯＭ２とに出力される。振幅検出回
路３は、外部より入力される水平同期位置タイミング信
号１０３により、ＰＣＭテレビ信号１０２に含まれる同
期信号を抽出し、この同期信号の平均振幅値信号１０４
を利得調整用ＲＯＭ２へ出力する。利得調整用ＲＯＭ２
は、平均振幅値信号１０４を入力し、あらかじめ書込ま
れた計算表により利得係数を求め、ＰＣＭテレビ信号１
０２の各振幅値にこの利得係数を乗じて外部へ正規レベ
ルのＰＣＭテレビ信号１０５を出力する。
Description
【０００１】
【産業上の利用分野】本発明はテレビ信号利得調整回路
に関し、特に高能率符号化装置においてテレビ信号をＡ
／Ｄ変換する際の利得調整回路に関する。
に関し、特に高能率符号化装置においてテレビ信号をＡ
／Ｄ変換する際の利得調整回路に関する。
【０００２】
【従来の技術】従来、この種のテレビ信号利得調整回路
は、入力テレビ信号の振幅を固定的に制限し、Ａ／Ｄ変
換器のダイナミックレンジに入るようにしている。即ち
入力テレビ信号の正規振幅値は１Ｖｐーｐに制限されて
いるので、これ以上の振幅に対しては利得調整でなく固
定的に制限し調整している。
は、入力テレビ信号の振幅を固定的に制限し、Ａ／Ｄ変
換器のダイナミックレンジに入るようにしている。即ち
入力テレビ信号の正規振幅値は１Ｖｐーｐに制限されて
いるので、これ以上の振幅に対しては利得調整でなく固
定的に制限し調整している。
【０００３】
【発明が解決しようとする課題】このように従来例にお
いては、振幅が変動し大きくなると固定的に正規振幅値
以上は制限され、又小さくなるとそのままなので、符合
化装置は最適パラメータが正規振幅値をもとに設定して
あるために、符号化効率が下がり画質が劣化するという
問題がある。
いては、振幅が変動し大きくなると固定的に正規振幅値
以上は制限され、又小さくなるとそのままなので、符合
化装置は最適パラメータが正規振幅値をもとに設定して
あるために、符号化効率が下がり画質が劣化するという
問題がある。
【０００４】
【課題を解決するための手段】本発明のテレビ信号利得
調整回路は、外部よりアナログテレビ信号を入力しこれ
をＰＣＭテレビ信号に変換するＡ／Ｄ変換器と、外部よ
り入力される水平同期位置タイミング信号により前記Ｐ
ＣＭテレビ信号に含まれる同期信号を抽出しこの平均振
幅値信号を出力する振幅検出回路と、前記平均振幅値信
号を入力しあらかじめ書込まれた計算表により利得係数
を求め前記ＰＣＭテレビ信号の各振幅値に前記利得係数
を乗じて外部へ正規レベルＰＣＭテレビ信号を出力する
利得調整用ＲＯＭとを備えている。
調整回路は、外部よりアナログテレビ信号を入力しこれ
をＰＣＭテレビ信号に変換するＡ／Ｄ変換器と、外部よ
り入力される水平同期位置タイミング信号により前記Ｐ
ＣＭテレビ信号に含まれる同期信号を抽出しこの平均振
幅値信号を出力する振幅検出回路と、前記平均振幅値信
号を入力しあらかじめ書込まれた計算表により利得係数
を求め前記ＰＣＭテレビ信号の各振幅値に前記利得係数
を乗じて外部へ正規レベルＰＣＭテレビ信号を出力する
利得調整用ＲＯＭとを備えている。
【０００５】特に、前記振幅検出回路は、バックポーチ
部／フロントポーチ部信号と同期基底部信号とから構成
される前記水平同期位置タイミング信号を入力し、前記
ＰＣＭテレビ信号から前記バックポーチ部／フロントポ
ーチ部信号により抽出される同期信号の振幅値を記憶す
る第１のレジスタと、前記ＰＣＭテレビ信号から前記同
期基底部信号により抽出される同期信号の振幅値を記憶
する第２のレジスタと、前記第１のレジスタの同期信号
の振幅値を読み出しその平均振幅値を算出する第１の平
均値算出回路と、前記第２のレジスタの同期信号の振幅
値を読み出しその平均振幅値を算出する第２の平均値算
出回路と、前記第１の平均値算出回路の出力値から前記
第２の平均値算出回路の出力値を減算し前記平均振幅値
信号を出力する減算器とを備えている。
部／フロントポーチ部信号と同期基底部信号とから構成
される前記水平同期位置タイミング信号を入力し、前記
ＰＣＭテレビ信号から前記バックポーチ部／フロントポ
ーチ部信号により抽出される同期信号の振幅値を記憶す
る第１のレジスタと、前記ＰＣＭテレビ信号から前記同
期基底部信号により抽出される同期信号の振幅値を記憶
する第２のレジスタと、前記第１のレジスタの同期信号
の振幅値を読み出しその平均振幅値を算出する第１の平
均値算出回路と、前記第２のレジスタの同期信号の振幅
値を読み出しその平均振幅値を算出する第２の平均値算
出回路と、前記第１の平均値算出回路の出力値から前記
第２の平均値算出回路の出力値を減算し前記平均振幅値
信号を出力する減算器とを備えている。
【０００６】
【実施例】次に本発明の一実施例について図を参照して
説明する。図１は本実施例の回路構成を示すブロック図
である。アナログテレビ信号１０１は、Ａ／Ｄ変換器１
に入りＰＣＭテレビ信号１０２に変換され、振幅検出回
路３と利得調整用ＲＯＭ２とに出力される。振幅検出回
路３は、外部より入力される水平同期位置タイミング信
号１０３により、ＰＣＭテレビ信号１０２に含まれる同
期信号を抽出し、この同期信号の平均振幅値信号１０４
を利得調整用ＲＯＭ２へ出力する。利得調整用ＲＯＭ２
は、平均振幅値信号１０４を入力し、あらかじめ書込ま
れた計算表により利得係数を求め、ＰＣＭテレビ信号１
０２の各振幅値にこの利得係数を乗じて外部へ正規レベ
ルのＰＣＭテレビ信号１０５を出力する。尚、振幅検出
回路３と利得調整用ＲＯＭ２とで扱う信号は、すべてＰ
ＣＭ信号、即ちデジタル信号である。
説明する。図１は本実施例の回路構成を示すブロック図
である。アナログテレビ信号１０１は、Ａ／Ｄ変換器１
に入りＰＣＭテレビ信号１０２に変換され、振幅検出回
路３と利得調整用ＲＯＭ２とに出力される。振幅検出回
路３は、外部より入力される水平同期位置タイミング信
号１０３により、ＰＣＭテレビ信号１０２に含まれる同
期信号を抽出し、この同期信号の平均振幅値信号１０４
を利得調整用ＲＯＭ２へ出力する。利得調整用ＲＯＭ２
は、平均振幅値信号１０４を入力し、あらかじめ書込ま
れた計算表により利得係数を求め、ＰＣＭテレビ信号１
０２の各振幅値にこの利得係数を乗じて外部へ正規レベ
ルのＰＣＭテレビ信号１０５を出力する。尚、振幅検出
回路３と利得調整用ＲＯＭ２とで扱う信号は、すべてＰ
ＣＭ信号、即ちデジタル信号である。
【０００７】図２，図３について振幅検出回路３を中心
とした動作の詳細を説明する。図２は本実施例の振幅検
出回路の回路構成を示すブロック図，図３は本実施例の
アナログテレビ信号と水平同期位置タイミング信号との
波形を示すタイムチャートである。水平同期位置タイミ
ング信号１０３は、バックポーチ部／フロントポーチ部
信号１０３ー１と同期基底部信号１０３ー２とから構成
されており、レジスタ（１）３１にはバックポーチ部／
フロントポーチ部信号１０３ー１，レジスタ（２）３２
には同期基底部信号１０３ー２がそれぞれ入力される。
とした動作の詳細を説明する。図２は本実施例の振幅検
出回路の回路構成を示すブロック図，図３は本実施例の
アナログテレビ信号と水平同期位置タイミング信号との
波形を示すタイムチャートである。水平同期位置タイミ
ング信号１０３は、バックポーチ部／フロントポーチ部
信号１０３ー１と同期基底部信号１０３ー２とから構成
されており、レジスタ（１）３１にはバックポーチ部／
フロントポーチ部信号１０３ー１，レジスタ（２）３２
には同期基底部信号１０３ー２がそれぞれ入力される。
【０００８】図３に示すように、レジスタ（１）３１に
は、アナログテレビ信号１０１のバックポーチ部／フロ
ントポーチ部に相当する部分のＰＣＭ値がサンプリング
され記憶される。又、レジスタ（２）３２には、アナロ
グテレビ信号１０１の同期基底部に相当する部分の２つ
のＰＣＭ値がサンプリングされ記憶される。平均値算出
回路（１）３３および平均値算出回路（２）３４は、レ
ジスタ（２）３２およびレジスタ（２）３２に記憶され
ている振幅のＰＣＭ値を読み出し、それぞれ時間軸上の
一定区間におけるＰＣＭ値の平均値を算出する。次に減
算器３５で平均値算出回路（１）３３の平均値から平均
値算出回路（２）３４の平均値を減算し平均振幅値信号
１０４を利得調整用ＲＯＭ２へ出力する。
は、アナログテレビ信号１０１のバックポーチ部／フロ
ントポーチ部に相当する部分のＰＣＭ値がサンプリング
され記憶される。又、レジスタ（２）３２には、アナロ
グテレビ信号１０１の同期基底部に相当する部分の２つ
のＰＣＭ値がサンプリングされ記憶される。平均値算出
回路（１）３３および平均値算出回路（２）３４は、レ
ジスタ（２）３２およびレジスタ（２）３２に記憶され
ている振幅のＰＣＭ値を読み出し、それぞれ時間軸上の
一定区間におけるＰＣＭ値の平均値を算出する。次に減
算器３５で平均値算出回路（１）３３の平均値から平均
値算出回路（２）３４の平均値を減算し平均振幅値信号
１０４を利得調整用ＲＯＭ２へ出力する。
【０００９】利得調整用ＲＯＭ２は、平均振幅値信号１
０４により利得が決定されるようになっている。例え
ば、平均振幅値信号１０４の正規レベルを０．３Ｖとす
れば、これが０．２７Ｖの場合、利得調整用ＲＯＭ２
は、あらかじめ書き込まれている計算表によって利得係
数１．１１を求める。ＰＣＭテレビ信号１０２はこの利
得係数１．１１を乗じられて正規レベルのＰＣＭテレビ
信号１０５となる。
０４により利得が決定されるようになっている。例え
ば、平均振幅値信号１０４の正規レベルを０．３Ｖとす
れば、これが０．２７Ｖの場合、利得調整用ＲＯＭ２
は、あらかじめ書き込まれている計算表によって利得係
数１．１１を求める。ＰＣＭテレビ信号１０２はこの利
得係数１．１１を乗じられて正規レベルのＰＣＭテレビ
信号１０５となる。
【００１０】
【発明の効果】以上説明したように本発明は、入力テレ
ビ信号の振幅値が変動した場合、利得調整により振幅を
正規値に調整しているので、常に入力テレビ信号を正規
レベルの状態で符合化装置に入力できる。このため符号
化効率が向上し、画質も向上するという効果がある。
ビ信号の振幅値が変動した場合、利得調整により振幅を
正規値に調整しているので、常に入力テレビ信号を正規
レベルの状態で符合化装置に入力できる。このため符号
化効率が向上し、画質も向上するという効果がある。
【図１】一実施例の回路構成を示すブロック図である。
【図２】一実施例の振幅検出回路の回路構成を示すブロ
ック図である。
ック図である。
【図３】一実施例のアナログテレビ信号と水平同期位置
タイミング信号との波形を示すタイムチャートである。
タイミング信号との波形を示すタイムチャートである。
１ Ａ／Ｄ変換器 ２ 利得調整用ＲＯＭ ３ 振幅検出回路 ３１ レジスタ（１） ３２ レジスタ（２） ３３ 平均値算出回路（１） ３４ 平均値算出回路（２） ３５ 減算器
Claims (2)
- 【請求項１】 外部よりアナログテレビ信号を入力しこ
れをＰＣＭテレビ信号に変換するＡ／Ｄ変換器と、外部
より入力される水平同期位置タイミング信号により前記
ＰＣＭテレビ信号に含まれる同期信号を抽出しこの平均
振幅値信号を出力する振幅検出回路と、前記平均振幅値
信号を入力しあらかじめ書込まれた計算表により利得係
数を求め前記ＰＣＭテレビ信号の各振幅値に前記利得係
数を乗じて外部へ正規レベルＰＣＭテレビ信号を出力す
る利得調整用ＲＯＭとを備えることを特徴とするテレビ
信号利得調整回路。 - 【請求項２】 前記振幅検出回路はバックポーチ部／フ
ロントポーチ部信号と同期基底部信号とから構成される
前記水平同期位置タイミング信号を入力し、前記ＰＣＭ
テレビ信号から前記バックポーチ部／フロントポーチ部
信号により抽出される同期信号の振幅値を記憶する第１
のレジスタと、前記ＰＣＭテレビ信号から前記同期基底
部信号により抽出される同期信号の振幅値を記憶する第
２のレジスタと、前記第１のレジスタの同期信号の振幅
値を読み出しその平均振幅値を算出する第１の平均値算
出回路と、前記第２のレジスタの同期信号の振幅値を読
み出しその平均振幅値を算出する第２の平均値算出回路
と、前記第１の平均値算出回路の出力値から前記第２の
平均値算出回路の出力値を減算し前記平均振幅値信号を
出力する減算器とを備えることを特徴とする請求項１記
載のテレビ信号利得調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24537591A JPH0583692A (ja) | 1991-09-25 | 1991-09-25 | テレビ信号利得調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24537591A JPH0583692A (ja) | 1991-09-25 | 1991-09-25 | テレビ信号利得調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583692A true JPH0583692A (ja) | 1993-04-02 |
Family
ID=17132728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24537591A Pending JPH0583692A (ja) | 1991-09-25 | 1991-09-25 | テレビ信号利得調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583692A (ja) |
-
1991
- 1991-09-25 JP JP24537591A patent/JPH0583692A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047927B2 (ja) | 映像信号クランプ回路 | |
| JPH01171372A (ja) | テレビジョン信号方式変換装置 | |
| JPH0583692A (ja) | テレビ信号利得調整回路 | |
| JP2522551B2 (ja) | 映像信号の歪補正装置 | |
| JP2671351B2 (ja) | 撮像信号処理回路 | |
| JPH0564102A (ja) | 利得調整装置 | |
| JPH06178202A (ja) | 画像縮小装置 | |
| JP3382453B2 (ja) | 映像信号処理装置 | |
| US5270815A (en) | Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions | |
| JPH02295286A (ja) | 利得調整回路 | |
| JPS58210761A (ja) | クランプ回路 | |
| KR100265324B1 (ko) | 다중 동기 시알티(crt)디스플레이 장치에 이용되는 디지털 컨버전스 장치 | |
| JPH04328978A (ja) | 時間軸補正装置 | |
| JPS6058634B2 (ja) | デイジタル映像信号レベルコントロ−ル回路 | |
| JPH05219403A (ja) | 同期変換装置 | |
| JP3123613B2 (ja) | 時間軸補正装置 | |
| JPH1098383A (ja) | 信号変換器 | |
| JP3031961B2 (ja) | ディジタルコンバーゼンス補正装置 | |
| JPH1070737A (ja) | サンプリング変換装置 | |
| JP3049845B2 (ja) | コンバーゼンス補正信号発生装置 | |
| JP3536398B2 (ja) | Ｃｒｔ表示装置 | |
| JPH03220981A (ja) | 同期信号発生回路 | |
| JPH05191285A (ja) | ディジタル信号処理回路 | |
| JPS59211394A (ja) | デイジタルカラ−エンコ−ダ | |
| JPH07135670A (ja) | 画像メモリ装置 |