JPS6075112A - 映像信号のａｇｃ回路 - Google Patents
映像信号のａｇｃ回路Info
- Publication number
- JPS6075112A JPS6075112A JP18352583A JP18352583A JPS6075112A JP S6075112 A JPS6075112 A JP S6075112A JP 18352583 A JP18352583 A JP 18352583A JP 18352583 A JP18352583 A JP 18352583A JP S6075112 A JPS6075112 A JP S6075112A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- circuit
- agc
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、例えば複合映像信号のＡＧＣ回路に係わり
、特にそのデジタル化技術に関する。
、特にそのデジタル化技術に関する。
背景技術とその問題点
従来、一般的に用いられるアナログ回路で構成されるア
ナログＡＧＣ回路では、その構成素子のばらつき等のた
めに、必ず調整が必要であった。
ナログＡＧＣ回路では、その構成素子のばらつき等のた
めに、必ず調整が必要であった。
また、温度や経時的な変化のため特性の変化があった。
このため、理想的な動作状態に常に保つのは困難であっ
た。
た。
さらにアナログＡＧＣ回路を集積化する場合、回路の大
きさは、集積化できないコンデンサの大きさで決まり、
ある程度界−トにできない不都合があった・ 以上のような欠点はＡＧＣ回路をデジタル化回路で構成
するデジタルＡＣＣ回路によれば−（（＾できる。
きさは、集積化できないコンデンサの大きさで決まり、
ある程度界−トにできない不都合があった・ 以上のような欠点はＡＧＣ回路をデジタル化回路で構成
するデジタルＡＣＣ回路によれば−（（＾できる。
第１図はこのデジタルＡＧＣ回路の一例で、人力信号が
複合映像信号の場合である。この例は、映像信号では同
期信号振幅、すなわち、ペデスタルレベルとシンクチッ
プレベルとの差は一定であるはずであることから、人力
映像信号が、その同期信号振幅が一定になるようにＡＧ
Ｃがかけられる場合の例である。
複合映像信号の場合である。この例は、映像信号では同
期信号振幅、すなわち、ペデスタルレベルとシンクチッ
プレベルとの差は一定であるはずであることから、人力
映像信号が、その同期信号振幅が一定になるようにＡＧ
Ｃがかけられる場合の例である。
この例では入力端（１）よりペデスタルクランプがかけ
られた複合テレビジョン信号がＡ／Ｄコンバータ（２）
に供給されてデジタル（ｍ号に変換され、このデジタル
信号がマルチプライヤ（３）に供給される。
られた複合テレビジョン信号がＡ／Ｄコンバータ（２）
に供給されてデジタル（ｍ号に変換され、このデジタル
信号がマルチプライヤ（３）に供給される。
このマルチプライヤ（３）の出カイば号は同期イハ号検
出回路（４）に供給される。この場合、人力複合映像信
号はペデスタルクランプがかかっているので、一定レベ
ル値に相当するデジタル値を越えるデジタル信号を検知
することにより同期信号部分を検出することができる。
出回路（４）に供給される。この場合、人力複合映像信
号はペデスタルクランプがかかっているので、一定レベ
ル値に相当するデジタル値を越えるデジタル信号を検知
することにより同期信号部分を検出することができる。
こうして検出されたデジタル同期信号は係数設定回路（
５）に供給されて、その検出された同期信号の振＋＋ｍ
が検出され、その振幅に応じた係数値（デジタル値）が
この係数設定回路（５）よりマルチプレクサ（３）に供
給される。この係数値は、マルチプレクサ（３）の出力
に（］すられるデジタル映像信号中の同期信号の振幅か
一定になるような値であり、結局、これによりＡＧＣが
かかり、出力端（６）には同期信号振幅が一定になるよ
うにＡＧＯかか４７られたデジタル映像信号が得られる
。
５）に供給されて、その検出された同期信号の振＋＋ｍ
が検出され、その振幅に応じた係数値（デジタル値）が
この係数設定回路（５）よりマルチプレクサ（３）に供
給される。この係数値は、マルチプレクサ（３）の出力
に（］すられるデジタル映像信号中の同期信号の振幅か
一定になるような値であり、結局、これによりＡＧＣが
かかり、出力端（６）には同期信号振幅が一定になるよ
うにＡＧＯかか４７られたデジタル映像信号が得られる
。
このデジタルＡＧＣ回路によれは、無調整化、安定動作
及び同集積化が期待でき、アナログ回路の欠点を除去で
きる。
及び同集積化が期待でき、アナログ回路の欠点を除去で
きる。
とごろが、この第１図例のデジタルＡＧＣ回路の場合、
ＡＧＣがかけられる前のアナログ信号をデジタル信号に
変換するものであるので〜Ａ／Ｄコンバーク（２）の人
力信号の振幅は比較的太きくばらついζおり、このため
、Ａ／Ｄコンバータ（２）のビット数の有効利用率が北
くなる。
ＡＧＣがかけられる前のアナログ信号をデジタル信号に
変換するものであるので〜Ａ／Ｄコンバーク（２）の人
力信号の振幅は比較的太きくばらついζおり、このため
、Ａ／Ｄコンバータ（２）のビット数の有効利用率が北
くなる。
すなわち、Ａ／Ｄコンバータ（２）では大振幅から小振
幅までばらついている人力信号を、許容できる変換誤差
のピント数でデジタル信号に変換し７よければならない
。このため、比較的晶ヒノ１−数にせさるを得ない。し
かし、このような高ビット数のずべてのビット数を使用
しなけれはならない人力信号は常に到来するわけではな
いから〜ごのへ／Ｄコンバータ（２）の有望Ｊ利用率は
非常に：呂くなってしまうのである。
幅までばらついている人力信号を、許容できる変換誤差
のピント数でデジタル信号に変換し７よければならない
。このため、比較的晶ヒノ１−数にせさるを得ない。し
かし、このような高ビット数のずべてのビット数を使用
しなけれはならない人力信号は常に到来するわけではな
いから〜ごのへ／Ｄコンバータ（２）の有望Ｊ利用率は
非常に：呂くなってしまうのである。
また、第１図の回路ではマルチプライヤを用いるもので
あるため、ハード的に大きくな−、−（Ｌ ｔうという
欠点もある。
あるため、ハード的に大きくな−、−（Ｌ ｔうという
欠点もある。
発明の目的
この発明は以」二のような欠点の生じないデジタルＡＧ
Ｃ回１＠を提供しようとするものである。
Ｃ回１＠を提供しようとするものである。
発明の概要
この発明ではＡ／Ｄコンバータの前段に利ｆＭ ｎＪ変
アンプを設けるとともに、Ａ／Ｄコンバータの後段にデ
ジタル回路で構成したＡＧＣ制御電圧の検出部を設け、
この検出部の出力に基づいて上記利得可変アンプを制御
してＡＧＣをかけるようにする。この発明ではＡＧＣが
かりられ、振幅が安定化した信号をＡ／Ｄ変換するので
、Ａ／Ｄコンバータとしてはそのヒツト数を有効に使用
でき、比較的低ピント数のものを用いることができると
いう効果かある。
アンプを設けるとともに、Ａ／Ｄコンバータの後段にデ
ジタル回路で構成したＡＧＣ制御電圧の検出部を設け、
この検出部の出力に基づいて上記利得可変アンプを制御
してＡＧＣをかけるようにする。この発明ではＡＧＣが
かりられ、振幅が安定化した信号をＡ／Ｄ変換するので
、Ａ／Ｄコンバータとしてはそのヒツト数を有効に使用
でき、比較的低ピント数のものを用いることができると
いう効果かある。
実施例
以上、この発明の一実施例を図を参照しながら説明しよ
う。
う。
第２図はこの発明をテレビジョン信号のＡＧＣ回路の場
合の一例で、入力端（１１）を通じたペデスタルクラン
プのかかっている複合映像信号Ｓν（第３図Ａ）が利得
可変アンプ（１２）に供給されて後述のようにしてＡＧ
Ｃがかけられた後、Ａ／Ｄ二Ｉンバータ（１３）に供給
され”ζ例えば１サンプル当り８ビツトで並列のデジタ
ル信号に変換され、出力端（１４）に導出される。
合の一例で、入力端（１１）を通じたペデスタルクラン
プのかかっている複合映像信号Ｓν（第３図Ａ）が利得
可変アンプ（１２）に供給されて後述のようにしてＡＧ
Ｃがかけられた後、Ａ／Ｄ二Ｉンバータ（１３）に供給
され”ζ例えば１サンプル当り８ビツトで並列のデジタ
ル信号に変換され、出力端（１４）に導出される。
Ａ／Ｄコンバータ（１３）よりのデジタル信号は、また
、ゲート回路（２１）及び（２２）に供給されるととも
に同期信号検出回路（２３）に（Ｉｔ給される。
、ゲート回路（２１）及び（２２）に供給されるととも
に同期信号検出回路（２３）に（Ｉｔ給される。
同期信号検出回路（２３）では第１図例と同様にして同
期信号部分が検出される。この場合、この同期信号検出
回路（２３）からは、同期信号ＨＤの前縁に相当するデ
シタルザンプルデータ時点で出力パルスが得られ、これ
が第１〜第３の遅延１ｕ１１各（２４ｚ）〜（２４３）
に供給される。そして、第１の遅延回路（２４１）から
は同期信号１−Ｉ Ｄのパルス幅区間のほぼ中央付近の
サンプル位置で出力パルスＧ１ （第３図Ｂ）が得られ
、第２の遅延回路（２４２）からは水平帰線期間内のハ
ックポーチ部分のベデスクルレヘル期間内のサンプル位
置γ置ご出力パルス０２（同図Ｃ）が得られ、第３の遅
延回路（２４３）からは例えば映像区間の始めのサンプ
ル位置で出力パルスＧ３（同図Ｄ）が得られる。
期信号部分が検出される。この場合、この同期信号検出
回路（２３）からは、同期信号ＨＤの前縁に相当するデ
シタルザンプルデータ時点で出力パルスが得られ、これ
が第１〜第３の遅延１ｕ１１各（２４ｚ）〜（２４３）
に供給される。そして、第１の遅延回路（２４１）から
は同期信号１−Ｉ Ｄのパルス幅区間のほぼ中央付近の
サンプル位置で出力パルスＧ１ （第３図Ｂ）が得られ
、第２の遅延回路（２４２）からは水平帰線期間内のハ
ックポーチ部分のベデスクルレヘル期間内のサンプル位
置γ置ご出力パルス０２（同図Ｃ）が得られ、第３の遅
延回路（２４３）からは例えば映像区間の始めのサンプ
ル位置で出力パルスＧ３（同図Ｄ）が得られる。
そして、第１の出力パルスＧ１はゲート回１洛（２１）
に供給される。したがって、ごのチー１−回路（２１）
からはシンクチソプレヘルを小ずデシタルイー号か得ら
れ、これがラッチ回路（２５）でラッチされる。
に供給される。したがって、ごのチー１−回路（２１）
からはシンクチソプレヘルを小ずデシタルイー号か得ら
れ、これがラッチ回路（２５）でラッチされる。
また、第２の出力パルスＧ２はゲート回路（２２）に供
給される。したがって、このゲート回路（２２）からは
ペデスタルレベルを丞ずデジタル信号が得られ、これが
ランチ回路（２６）にランチされる。
給される。したがって、このゲート回路（２２）からは
ペデスタルレベルを丞ずデジタル信号が得られ、これが
ランチ回路（２６）にランチされる。
ランチ回路（２５）及び（２６）の出力は減算回路（２
７）に供給されて、この減算回路（２７）がらは同期信
号１−（Ｄのジンクチソプレベルとペデスタルレベルと
の差のデジタル信号が得られる。そして、ごの差のデジ
タル信号ばカウンタ（２８）のプリセット端子に供給さ
れる。一方、第３の出力パルスＧ３がごのカウンタ（２
８）のロード端子に供給され、このパルスＧ３の時点で
カウンタ（２８）がプリセント端子により与えられるカ
ラン］・値にプリセットされ、そのプリセント値からク
ロック信号ＣＰがダウンカウントされる。このカウンタ
（２８）はクロック信号ＣＰをカウントしたとき１水平
期間分でフルカウントするようなものとされている。
７）に供給されて、この減算回路（２７）がらは同期信
号１−（Ｄのジンクチソプレベルとペデスタルレベルと
の差のデジタル信号が得られる。そして、ごの差のデジ
タル信号ばカウンタ（２８）のプリセット端子に供給さ
れる。一方、第３の出力パルスＧ３がごのカウンタ（２
８）のロード端子に供給され、このパルスＧ３の時点で
カウンタ（２８）がプリセント端子により与えられるカ
ラン］・値にプリセットされ、そのプリセント値からク
ロック信号ＣＰがダウンカウントされる。このカウンタ
（２８）はクロック信号ＣＰをカウントしたとき１水平
期間分でフルカウントするようなものとされている。
そして、ごのカウンタ（２８）のボロー出力ＢＯ（第３
図Ｆ）はプリセット値からタウンカラン１−して０カウ
ントになったときローレベルに立ち１・がる。さらにカ
ウンタ（２８）は、このホロー出力ＢＯがローレベルに
立ち下がるとクロ・ツク信号Ｃｌ）のカウントを停止す
る。そして、次にゼ１ひＩ′Ｊ−ド端子に第３の出力パ
ルスＧ３が供給されてカウンタ（２８）がプリセットさ
れると、ボロー出力ＢＯはハイレベルに立ち上がるので
、再びりｌコック信号ＣＰがこのプリセ・ノド値からダ
ウンカラン１−される。
図Ｆ）はプリセット値からタウンカラン１−して０カウ
ントになったときローレベルに立ち１・がる。さらにカ
ウンタ（２８）は、このホロー出力ＢＯがローレベルに
立ち下がるとクロ・ツク信号Ｃｌ）のカウントを停止す
る。そして、次にゼ１ひＩ′Ｊ−ド端子に第３の出力パ
ルスＧ３が供給されてカウンタ（２８）がプリセットさ
れると、ボロー出力ＢＯはハイレベルに立ち上がるので
、再びりｌコック信号ＣＰがこのプリセ・ノド値からダ
ウンカラン１−される。
以上のことから、カウンタ（２８）からのホロー出力Ｂ
Ｏは第３図已に示すように同）Ｌｌｌ信号の尖頭値レベ
ルに応じたパルス幅の信号となる。
Ｏは第３図已に示すように同）Ｌｌｌ信号の尖頭値レベ
ルに応じたパルス幅の信号となる。
この信号ＢＯはローパスフィルタ（２９）にＵ（給され
て平滑され、そのパルス幅に応じたレー＼Ｊｌ／のアナ
ログ電圧ＬＯ（同図Ｆ）とされ、これが利得［１変アン
プ（１２）に供給されて水ｊ１ｉ同期（ｐ４号１１１〕
の振幅が一定になるようにＡＧＣがかかる。
て平滑され、そのパルス幅に応じたレー＼Ｊｌ／のアナ
ログ電圧ＬＯ（同図Ｆ）とされ、これが利得［１変アン
プ（１２）に供給されて水ｊ１ｉ同期（ｐ４号１１１〕
の振幅が一定になるようにＡＧＣがかかる。
以上は同期信号の振幅が一定になるように八〇Ｃをかけ
るようにしたＡＧＣ回路の場合であるが、例えば、人力
映像信号がＶＴＲの再生信号の場合で、記録時、第４図
に示すように水平ブランキング期間内のハックポーチ区
間に基準の一定振幅のパルスＰＲを打ち込んご記録して
おき、この基準パルスＰＲが一定振幅になるようにＡＧ
Ｃをかげる場合にもこの発明は適用できる。この場合に
は、ランチ回路（２５）及び（２６）には打ち込み基準
パルスＰＲの尖頭値レベルのデジタル値及びペデスタル
レベルをランチするように構成すればよい。
るようにしたＡＧＣ回路の場合であるが、例えば、人力
映像信号がＶＴＲの再生信号の場合で、記録時、第４図
に示すように水平ブランキング期間内のハックポーチ区
間に基準の一定振幅のパルスＰＲを打ち込んご記録して
おき、この基準パルスＰＲが一定振幅になるようにＡＧ
Ｃをかげる場合にもこの発明は適用できる。この場合に
は、ランチ回路（２５）及び（２６）には打ち込み基準
パルスＰＲの尖頭値レベルのデジタル値及びペデスタル
レベルをランチするように構成すればよい。
また、この発明は人力映像信号のピーク値が規定自振幅
を越えるような場合に入力映像信号に対する利得を下げ
るようにするビークＡＧＣ回路にも通用ｉ′１Ｊ能であ
る。
を越えるような場合に入力映像信号に対する利得を下げ
るようにするビークＡＧＣ回路にも通用ｉ′１Ｊ能であ
る。
第５図はこのピークＡＧＣ回路の場合の一例で、（３０
）がＡＧＣ制御電圧の検出回路である・この例では、Ａ
／Ｄコンバータ（１３）からのデジタル映像信号はゲー
ト回路（３１）に供給されるとともに同期信号検出回路
（３２）に供給される。
）がＡＧＣ制御電圧の検出回路である・この例では、Ａ
／Ｄコンバータ（１３）からのデジタル映像信号はゲー
ト回路（３１）に供給されるとともに同期信号検出回路
（３２）に供給される。
同期信号検出回路（３２）からは入力複合映像信号Ｓｖ
（第６図Ａ）の同期信号ＨＤＯ前縁でパルスが得られ
、これが遅延回路（３３）に゛ζζ所定サンプ背分らさ
れてこれより複合映像信号Ｓｖの水平ブランキング期間
のハックポーチ区間のペデスタルレベル部分のサンプル
位置に相当する時点でノくルスＧ４（同図Ｂ）が得られ
る。
（第６図Ａ）の同期信号ＨＤＯ前縁でパルスが得られ
、これが遅延回路（３３）に゛ζζ所定サンプ背分らさ
れてこれより複合映像信号Ｓｖの水平ブランキング期間
のハックポーチ区間のペデスタルレベル部分のサンプル
位置に相当する時点でノくルスＧ４（同図Ｂ）が得られ
る。
そして、このパルスＧ４がデー１−回路（３１）に供給
されこの用−１用ｄ路り３１）よりペデスタルレベルの
デジタルサンプルデータが得られ、これかラッチ回路（
３４）でラッチされる。このランチ回路（３４）カラの
ペデスタルレベルのデータは加算回路（３５）に供給さ
れ、規定自振幅のデジタル出力クと加算され、その和の
デジタル出力が比較回路（３７）に供給される。
されこの用−１用ｄ路り３１）よりペデスタルレベルの
デジタルサンプルデータが得られ、これかラッチ回路（
３４）でラッチされる。このランチ回路（３４）カラの
ペデスタルレベルのデータは加算回路（３５）に供給さ
れ、規定自振幅のデジタル出力クと加算され、その和の
デジタル出力が比較回路（３７）に供給される。
この比較回路（３７）にはＡ ／ Ｉ）コンバータ（１
３）からのデジタル映像信号が供給されζおり、この比
較回路（３７）からは映像信号Ｓｖのレベルがそのペデ
スタルレベルよりも規定白振幅以Ｊ、−，＋１２１ ＜
なったところで出力信号Ｃｏ（第６図Ｃ）がｉＵられ、
これがローパスフィルタ（３８）にて平滑され、その出
力ＳＣ（同図Ｄ）が利得ｊｊＪ変アンプ（１２）に供給
され、規定自振幅を越えるような過大なピークを抑える
ように入力映像信号に対してＡＧＣがかかる。
３）からのデジタル映像信号が供給されζおり、この比
較回路（３７）からは映像信号Ｓｖのレベルがそのペデ
スタルレベルよりも規定白振幅以Ｊ、−，＋１２１ ＜
なったところで出力信号Ｃｏ（第６図Ｃ）がｉＵられ、
これがローパスフィルタ（３８）にて平滑され、その出
力ＳＣ（同図Ｄ）が利得ｊｊＪ変アンプ（１２）に供給
され、規定自振幅を越えるような過大なピークを抑える
ように入力映像信号に対してＡＧＣがかかる。
発明の効果
以上のようにして、この発明においてはＡ／Ｄコンバー
タの前段に利得可変アンプを設けたことにより、Ａ／Ｄ
コンバータの人力信号はＡＧＣがかけられた安定な振幅
の信号となるので、Ａ／Ｄコンバータはその全ビットを
有効に利用することができる。換言すれば、Ａ／Ｄコン
バークのビット数はその安定な振幅の入力信号に対して
選定すればよいので、従来のように１辰幅が大きくばら
つく人力信号を取り扱う場合に比べてヒント数を減らず
ことが可能である。
タの前段に利得可変アンプを設けたことにより、Ａ／Ｄ
コンバータの人力信号はＡＧＣがかけられた安定な振幅
の信号となるので、Ａ／Ｄコンバータはその全ビットを
有効に利用することができる。換言すれば、Ａ／Ｄコン
バークのビット数はその安定な振幅の入力信号に対して
選定すればよいので、従来のように１辰幅が大きくばら
つく人力信号を取り扱う場合に比べてヒント数を減らず
ことが可能である。
また、この発明ではＡＧＣ制御電圧の検出部の構成は全
くのデジタル構成としたので、無調整、安定である。ま
た高集積化が可能であるという利点がある。この場合に
おいて利得可変アンプはアナＬｌグ構成であるがこれは
ＬＳＩ化が可能であるので、高集積化は可能である。し
たがって、回路全体として小形に構成できるという利点
もある。
くのデジタル構成としたので、無調整、安定である。ま
た高集積化が可能であるという利点がある。この場合に
おいて利得可変アンプはアナＬｌグ構成であるがこれは
ＬＳＩ化が可能であるので、高集積化は可能である。し
たがって、回路全体として小形に構成できるという利点
もある。
第１図はデジタルＡＧＣ回路の一例の系統図、第２図は
この発明回路の一例の系統図、第３図はその説明のため
の図、第４図はこの発明の詳細な説明のための図、第５
図はこの発明のさらに他の例の一例の系統図、第６図は
その説明のための図である。 （１２）、は利得可変アンプ、（１３）はＡ／Ｄコンバ
ータ、（２０）及び（３ｏ）はＡＧＣ制御電圧の検出部
である。 第１図 第２図 第３図 第４図
この発明回路の一例の系統図、第３図はその説明のため
の図、第４図はこの発明の詳細な説明のための図、第５
図はこの発明のさらに他の例の一例の系統図、第６図は
その説明のための図である。 （１２）、は利得可変アンプ、（１３）はＡ／Ｄコンバ
ータ、（２０）及び（３ｏ）はＡＧＣ制御電圧の検出部
である。 第１図 第２図 第３図 第４図
Claims (1)
- アナログ入力信号が利得可変アンプを介してＡ／Ｄコン
バータに供給されてデジタル信号に変換され、このデジ
タル信号がデジタル回路で構成されたＡＧＣ制御電圧の
検出部に供給され、この検出部の出力に基づいて上記利
得可変アンプの利得が制御されるようになされたＡＧＣ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18352583A JPS6075112A (ja) | 1983-09-30 | 1983-09-30 | 映像信号のａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18352583A JPS6075112A (ja) | 1983-09-30 | 1983-09-30 | 映像信号のａｇｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6075112A true JPS6075112A (ja) | 1985-04-27 |
| JPH0516209B2 JPH0516209B2 (ja) | 1993-03-03 |
Family
ID=16137362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18352583A Granted JPS6075112A (ja) | 1983-09-30 | 1983-09-30 | 映像信号のａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6075112A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2606956A1 (fr) * | 1986-11-14 | 1988-05-20 | Radiotechnique Compelec | Dispositif de conversion analogique-numerique comportant un dispositif de controle automatique de gain |
| JPS63147077U (ja) * | 1987-03-19 | 1988-09-28 | ||
| US4989074A (en) * | 1988-09-27 | 1991-01-29 | Matsushita Electric Industrial Co., Ltd. | Digital automatic gain control apparatus |
| JPH0390534U (ja) * | 1989-12-29 | 1991-09-13 | ||
| JPH05122552A (ja) * | 1991-10-29 | 1993-05-18 | Matsushita Electric Ind Co Ltd | 映像信号のアナログデジタル変換装置 |
| WO1999045703A1 (fr) * | 1998-03-06 | 1999-09-10 | Matsushita Electric Industrial Co., Ltd. | Dispositif automatique de reglage de la luminance et procede associe |
| US6195133B1 (en) | 1997-01-17 | 2001-02-27 | Samsung Elctronics Co., Ltd. | Digital automatic gain control (AGC) circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56117413A (en) * | 1980-02-21 | 1981-09-14 | Nec Corp | Digital agc system |
-
1983
- 1983-09-30 JP JP18352583A patent/JPS6075112A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56117413A (en) * | 1980-02-21 | 1981-09-14 | Nec Corp | Digital agc system |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2606956A1 (fr) * | 1986-11-14 | 1988-05-20 | Radiotechnique Compelec | Dispositif de conversion analogique-numerique comportant un dispositif de controle automatique de gain |
| JPS63136719A (ja) * | 1986-11-14 | 1988-06-08 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 自動利得制御回路を持つアナログ−デジタル変換装置 |
| JPS63147077U (ja) * | 1987-03-19 | 1988-09-28 | ||
| JPH0514619Y2 (ja) * | 1987-03-19 | 1993-04-19 | ||
| US4989074A (en) * | 1988-09-27 | 1991-01-29 | Matsushita Electric Industrial Co., Ltd. | Digital automatic gain control apparatus |
| JPH0390534U (ja) * | 1989-12-29 | 1991-09-13 | ||
| JPH05122552A (ja) * | 1991-10-29 | 1993-05-18 | Matsushita Electric Ind Co Ltd | 映像信号のアナログデジタル変換装置 |
| US6195133B1 (en) | 1997-01-17 | 2001-02-27 | Samsung Elctronics Co., Ltd. | Digital automatic gain control (AGC) circuit |
| WO1999045703A1 (fr) * | 1998-03-06 | 1999-09-10 | Matsushita Electric Industrial Co., Ltd. | Dispositif automatique de reglage de la luminance et procede associe |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516209B2 (ja) | 1993-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005932B1 (ko) | 디지탈 자동이득 제어장치 | |
| JP3047927B2 (ja) | 映像信号クランプ回路 | |
| JP3163624B2 (ja) | ビデオ信号ディジタルデータ抽出器 | |
| JPS5856593A (ja) | 信号振幅比調整回路 | |
| JPS6075112A (ja) | 映像信号のａｇｃ回路 | |
| JPS5844883A (ja) | デイジタル色信号調整方法および装置 | |
| US5003564A (en) | Digital signal clamp circuitry | |
| KR950011820B1 (ko) | 디지탈 비데오 신호의 주파수 스펙트럼의 고주파수 부분을 피킹하는 장치 | |
| US4635103A (en) | Phase locked loop system incorporating automatic gain control | |
| US5278651A (en) | Method and apparatus for synchronizing respective phases of high definition television signal components | |
| JPH05336534A (ja) | レベル検出回路 | |
| JPH0537819A (ja) | 振幅制御回路 | |
| JPH04291822A (ja) | Ａ／ｄ変換器 | |
| JP2737346B2 (ja) | 映像信号の時間差補正装置 | |
| JPS59181719A (ja) | オフセツト補償回路 | |
| JPS62189885A (ja) | 自動利得制御装置 | |
| JPS647556B2 (ja) | ||
| JP2987917B2 (ja) | ビデオ信号の補正回路 | |
| JPS62200836A (ja) | デ−タ取り込み回路 | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JP3158003B2 (ja) | ディジタル同期分離回路 | |
| JPS6229290A (ja) | Ｍｕｓｅ方式用自動レベル調整装置 | |
| JPS6093891A (ja) | テレビジヨン文字多重デ−タ・スライス回路 | |
| Rich | Designing phase locked oscillators for synchronization | |
| JP3078703B2 (ja) | ディジタルドロップアウト補償装置 |