JPS63136719A - 自動利得制御回路を持つアナログ−デジタル変換装置 - Google Patents

自動利得制御回路を持つアナログ−デジタル変換装置

Info

Publication number
JPS63136719A
JPS63136719A JP62286493A JP28649387A JPS63136719A JP S63136719 A JPS63136719 A JP S63136719A JP 62286493 A JP62286493 A JP 62286493A JP 28649387 A JP28649387 A JP 28649387A JP S63136719 A JPS63136719 A JP S63136719A
Authority
JP
Japan
Prior art keywords
transistor
signal
coupled
analog
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62286493A
Other languages
English (en)
Other versions
JP2790280B2 (ja
Inventor
ニコラス・ヨリス・バールス
エティエンヌ・デュクロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS63136719A publication Critical patent/JPS63136719A/ja
Application granted granted Critical
Publication of JP2790280B2 publication Critical patent/JP2790280B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアナログ対ディジタル（Ａ／Ｄ）変換器の前に
挿入された利得可変アナログ増幅器を具える自動利得制
御回路を有し、かつ上記のアナログ増幅器の利得制御ル
ープがＡ／Ｄ変換器から出力信号を受信するアナログ対
ディジタル変換装置に関連している。
そのようなアナログ対ディジタル変換装置はフランス国
特許出願第２５３６６２０号（ＲＣＡ社）から既知であ
り、この特許は米国特許第４．５１７．５８６号に対応
している。こ＼でＡ／Ｄ変換器からのディジタルサンプ
ルは、Ａ／Ｄ変換器によって利得可制御増幅器のアナロ
グ利得制御信号に変換されるディジタルな差信号を生成
するために、基準レベルとディジタル的に比較される。
この解決法は複雑かつ高価な回路を導く。
本発明の目的は、どんなＡ／Ｄ変換器も増幅器利得を制
御するために使用されていない前述のタイプのアナログ
対ディジタル変換装置を提供することである。従って、
アナログ対ディジタル変換装置は簡単化され、かつあま
り高価とならない。
このため本発明によるアナログ対ディジタル変換装置は
、Ａ／Ｄ変換器の出力レベルと少なくとも１つの所与の
しきい値との間で２進値比較を行なう少なくとも１つの
比較器、および上記の比較の結果の作用として時間制御
的に（ｔｉｍｅ−ｃｏｎｔｒｏｌｌｅｄ　ｆａｓｈｉｏ
ｎ）増幅器利得を制御する手段を具えることを特徴とし
ている。
上記の比較器は少なくとも１つのテレビジョン伝送シス
テムの少なくとも１つの白レベルに対応する論理レベル
の復号器を具えることが有利である。
時間制御的に増幅器利得を制御する手段は、上記の増幅
器の利得制御入力に結合されている第１キャパシタの充
放電を行う第１可制御電流源を具えることができる。
上記の第１可制御電流源はそれらのエミッタが第１制御
電流源に結合されている第１および第２トランジスタを
有する第１微分段を具え、第１トランジスタのコレクタ
は電圧電源に結合され、かつ第２トランジスタのコレク
タは上記の第１キャパシタならびに第２制御電流源に結
合され、第１オヨび第２トランジスタのベースは上記の
比較の結果に対応する第１微分信号を受信し、第１制御
電流源は第２制御電流源の電流値より明らかに大きい電
流値を有し、従って第１キャパシタは第１微分信号の第
１論理状態に対して第２制御電流源を通して所与の時定
数で充電され、かつ上記の信号の第２論理状態に対して
上記の第１キャパシタは第１制御電流源を通してもっと
短い時定数で放電されている。
本発明によるアナログ対ディジタル変換装置は、少なく
とも１つのテレビジョン伝送システムによって標準化さ
れた連続レベルに対応して、論理レベルの第２復号器に
よって生成された比較の結果の作用として増幅器の信号
入力で連続レベルを時間制御的に制御する手段をまた具
えることができる。時間制御的に連続レベルを制御する
上記の手段は上記の増幅器の信号入力に直列に結合され
ている第２キャパシタの充放電を行なう第２可制御電流
源をまた具えることができる。
好ましい実施例において、上記の第２可制御電流源は、
それらのエミッタが第３制御電流源に結合されている第
３および第４トランジスタを有する第２微分段を具え、
第３トランジスタのコレクタはそのエミッタが上記の電
圧電源に結合されている第５トランジスタのコレクタに
結合され、第４トランジスタのコレクタは上記の第２キ
ャパシタならびにそのエミッタが上記の電圧電源に結合
されている第６トランジスタのコレクタに結合され、第
５および第６トランジスタのベースは相互接続され、第
５トランジスタのベースとコレクタは第５および第６ト
ランジスタが電流ミラー回路を形成するように結合され
ている。
添付の図面を参照して、非限定的実例として以下に与え
られる説明によって本発明はさらに良く理解されよう。
第１図によると、可変利得タイプの増幅器Ａ１の利得制
御入力はキャパシタＣ２の２つの端子の１つに接続され
、その別の端子は接地されている。
キャパシタＣ２の充放電は自動利得制御のカウンタ反応
の実現を許す可制御電流源Ｉ２から得られる。増幅器Ａ
１の出力はその出力Ｓがディジタル信号を生成するアナ
ログ対ディジタル（Ａ／Ｄ）変換器Ａ／Ｎを駆動し、こ
のディジタル信号レベルはあるパラメータによって、さ
らに特定するとＡ／Ｄ変換器Ａ／Ｎの出力における飽和
を避けるために制御されている。この特定のケースでは
、アナログ対ディジタル変換装置は従来のＰＡＬあるい
はＳＥＣＡＭ受信ならびにＭＡＣテレビジョン伝送シス
テムによる衛星受信に使用できるテレビジョン受信機に
対して示されている。それについて、信号Ｓは復号器Ｄ
　＋　ｅ　ｒ　Ｄ　２４０１　Ｄ　２２４に印加され、
その出力信号ＳＩ６．　８２４０　　（ＭＡＣテレビジ
ョン伝送システムに対して）および５２２４（ＰＡＬあ
るいはＳＥＣＡＭに対して）各々はＡ／Ｄ変換器Ａ／Ｎ
の出力信号Ｓの条件によって論理ルベルあるいは論理０
レベルを有している。
信号８１６＋　　５２４０　＋　　５２２４は選択回路
５ＥＬ２に印加され、それはＰＡＬあるいはＳＥＣＡＭ
テレビジョン伝送システムによる伝送で受信機が動作す
るか、あるいはＭＡＣテレビジョン伝送システムによる
伝送で受信機が動作するかのいずれかを示す論理選択信
号Ｓ０を受信する。選択回路５ＥＬ２はまた自動利得制
御の制御パルスｐ２を受信する。
選択回路５ＥＬ２の出力信号Ｓ２は、異なっていてもよ
い時定数でキャパシタＣ２の時間制御充電あるいは放電
を達成するために、方向によって変えることのできる強
度で１つの方向あるいは他の方向に可制御電流源Ｉ２を
制御する。
本発明によると、連続レベルの補正は可制御電流源１．
によって増幅器Ａ、の信号入力に直列に接続されたキャ
パシタＣ１の時間制御充電あるいは放電を制御すること
によりアナログ的態様でまた実現することができる。
汎用テレビジョン受信機に関して、常に前の例が参照さ
れているが、Ａ／Ｄ変換器Ａ／Ｎの出力信号Ｓは、その
各々が出力信号Ｓの値によって論理ルベルあるいは論理
０レベルを有している信−１〇− 号Ｓ１２　（ＰＡＬあるいはＳＥＣＡＭに対して〉およ
び５１２８　　（ＭＡＣ標準に対して）を出力に生成す
る２つの復号器Ｄ３２とＤ１□８０入力に印加されてい
る。信号Ｓ３２と５Ｉ２８は選択回路５ＥＬＬに印加さ
れ、この選択回路５ＥＬＬは受信機がＰ、ＡＬあるいは
ＳＥＣＡＭテレビジョン伝送システムによって動作する
か、あるいはＭＡＣテレビジョン伝送システムによって
動作するかどうかを示す論理選択信号Ｓ。を受信する。
可制御電流源Ｔ１はまた連続レベルを補正するために制
御パルスｐ１を受信する（第６図を見よ）。そのような
パルスは信号が最大振幅の８分の１　　（８ビット符号
化では３２）に等しいレベルに到達した瞬間に各ライン
の始めでＰＡＬあるいはＳＥＣＡＭテレビジョン伝送シ
ステムに存在する。ＭＡＣテレビジョン伝送システムに
よると、信号ｐ１は各ラインの始めで長さ７５０　、ｎ
ｓのパルスであり、その間、この信号は最大振幅の半分
に等しいレベルを持ち、これは８ビット符号化では１２
８である（第７ａ図を見よ）。選択回路５ＥＬＬの出力
信号Ｓ１はキャパシタＣ１の時間制御充電あるいは放電
を達成するために電流源ＴＩ　を一方向あるいは他の方
向に制御する。
第２図を参照すると、いかに自動利得制御信号Ｓ２が発
生されるかゾもつと正確に説明されよう。
ＭＡＣテレビジョン伝送システムによると、信号が各画
像のライン６２４で生成される場合に補正が起り（第７
ｂ図を見よ）、これは白、黒、グレイ参照信号に保留さ
れる。信号は対称的であるから、自動利得制御は白レベ
ルならびに黒レベルの制御を遂行する。１６値を復号す
る場合に黒レベルが、２４０値を復号することによって
白レベルが得られる。ライン６２４の基準信号の対称性
のため（ＭＡＣテレビジョン伝送システム）、自動利得
制御は、このケースではＡ／Ｄ変換器Ａ／Ｎの出力が≦
１５なる値を持つ場合には１値を有し、もしそうでない
なら０値を有する信号ｓ＋６によって制御され、そして
Ａ／Ｄ変換器の出力が≧２４０なる値を持つ場合には１
値を有し、もしそうでないなら０値を有する信号５２４
Ｇによって制御される。信号８２４０はアンドゲート２
０の出力信号であり、その４つの入力はＡ／Ｄ変換器の
出力からの４つの高次ビット、すなわちψ５．ψ６．ψ
７．ψ８をそれぞれ受信する。信号Ｓ１６は反転オアゲ
ート２１の出力信号であり、その４つの入力はまたビッ
トψ６．ψ６゜ψ７．ψ８をそれぞれ受信する。
信号Ｓ１８と３２４０はオアゲート２２０２つの入力に
印加され、その出力信号は信号５ｌｆｆを形成し、かつ
アンドゲート２３の２つの入力の１つを駆動し、アンド
ゲート２３の他の入力はライン６２４を表わすパルスｐ
２を受信する（第７ｂ図を見よ）。アンドゲート２３の
出力はアンドゲート２４の１つの入力に印加され、アン
ドゲート２４の別の入力はインバータ１４によって反転
された選択信号Ｓ０を受信する。
ＰＡＬあるいはＳＥＣＡＭテレビジョン伝送システムに
よると、自動利得制御を実現する基準レベルはＡ／Ｄ変
換器の出力からのレベル２２４である。ＭＡＣテレビジ
ョン伝送システムに比べて、自動利得制御はライン・パ
イ・ラインで実現される。Ａ／Ｄ変換器出力レベし≧２
２４では論理ルベルを、そしてもしそうでないなら論理
０レベルを有するように信号５２２４が選ばれている。
このことを達成するために、３つの高次ビットψ６゜ψ
１．ψ８それぞれがアンドゲート２５の３つの入力に印
加され、アンドゲート２５の出力は信号５２２４を供給
し、それはアンドゲート２６０２つの入力の１つを駆動
し、アンドゲート２６の他の入力は選択信号Ｓ。を受信
する。アンドゲート２４と２６の出力はオアゲート２７
の各入力に印加され、その出力は信号Ｓ２を供給する。
第３図を参照すると、いかに連続レベル補正信号Ｓ１が
発生されるかゾもつと正確に説明されよう。ＰＡＬある
いはＳＥＣＡＭテレビジョン伝送システムにおいて、無
背景レベルは８ビツトＡ／Ｄ変換器Ａ／Ｈの出力におけ
る３２値に対応している。３つの高次ビットψ６．ψ７
．ψ８の１つが１なる値を有する場合に３２値が得られ
る。従って、連続基準背景レベルの検出（復号器り、２
）は出力ψ６．ψ７．ψ８を各インバータ１．　２．　
３の入力に接続することにより実現され、インバータ１
゜２，３の出力は反転アンドゲート１０の３つの入力を
駆動する。従って、ψ６＝ψ７＝ψ８−０の場合に出力
Ｓ３２は０値を有し、他のすべての場合、すなわち黒背
景レベルがディジタル３２値に到達するや否や１値を有
する。ＭＡＣテレビジョン伝送システムにおいて、連続
レベルの補正は黒背景レベルで実行されず、８ピツ）Ａ
／Ｄ変換器の出力における値１２８に対応するグレイレ
ベルで実行される。復号器り、２８に対して、Ａ’／Ｄ
変換器の高次出力ψ８をとることで充分であり、これは
信号５１２８を直接生成する。ｓ、２８はグレイレベル
が１２８値に到達するや否やルベルを有する。信号Ｓ３
２はアンドゲート１１の２つの入力の１つに印加され、
その別の入力は論理信号Ｓ。を受信し、ここでＳ。は受
信がＭＡＣテレビジョン伝送システムによって起る場合
に論理０レベルを有し、ＰＡＬあるいはＳＥＣＡＭテレ
ビジョン伝送システムに対しては論理ルベルを有してい
る。信号ｓ１゜８はアンドゲート１２の２つの入力の１
つに印加され、その別の入力はインバータ４によって反
転された論理信号Ｓ。を受信する。アンドゲート１１と
１２の出力はオアゲート１３の入力に接続され、その出
力で電流源１１の制御信号Ｓ１を伝える。Ｓｏ＝０（Ｍ
ＡＣテレビジョン伝送システム）である場合、Ｓｌ”５
１２８　となり、５ｏ＝１　　（ＰＡＬあるいはＳＥＣ
ＡＭテレビジョン伝送システム）である場合、Ｓｌ”Ｓ
３２となる。割当信号（ａｕｔｈｏｒｉｚａｔｉｏｎｓ
ｉｇｎａｌ）　ｐｌ　はＭＡＣテレビジョン伝送システ
ムでは７５０　ｎｓパルスによって、ＰＡＬあるいはＳ
ＥＣＡＭテレビジョンシステムでは４μｓのパルスによ
って各ラインの始めに現われ、そしてこれから議論する
ように電流源■１の制御の割当てに利用されている。
第４図は信号Ｓ２から先の自動利得制御の動作を示して
いる。微分段の入力を構成するトランジスタＴＩＯとＴ
、のベースを駆動するように、信号Ｓ２はその高レベル
と低レベルが例えば２００　ｍＶ離れている微分信号で
あることが好ましいく信号ｅｌＯとｅ、１）。トランジ
スタＴＩＯとＴ１１とのエミッタは相互接続され、かつ
電流源１１２に接続されている。トランジスタＴＩＯの
コレクタは正の電圧電源＋Ｖに直接接続され、一方トラ
ンジスタＴ１．のコレクタは電流源Ｉ１１に接続されて
いる。例えば、Ｓ２が高レベルを有する場合に、ｅ１０
とｅｌｌに対して２．２Ｖと２Ｖが得られ、低レベルＳ
２に対しては逆になる。ＩＩＩとＩＩ２の電流源の値は
、キャパシタＣ２の充放電に対して異なる時定数を得る
ように別々に選ばれている。
例えば数秒の時定数１．でキャパシタＣ２のゆっくりし
た充電を得るために電流源ＩＩ＋の値に低い値が選ばれ
、そして完全飽和を避けながら例えば５００　μｓの時
定数ｔ２でキャパシタＣ２の急速放電を得るように、電
流源１１２に対して明らかに高い値が選ばれている。−
例として、Ｉ１１＝１０Ｏｎ八と１１□−５００μ八が
値０．４７μＦを有するキャパシタＣ２に対して可能で
ある。
信号Ｓ２が論理１値、すなわちａｌｌ＞ｅｌｏである場
合、トランジスタＴｌ＋は導通し、トランジスタＴ’１
０は非導通である。電流源１１２によってキャパシタＣ
２は急速に放電される。と言うのは電流源１１２の電流
が電流源Ｉｌｌの電流よりずっと大きいからである。
信号Ｓ２が論理０値、すなわちｅｌＯ＞ａｌｌである場
合、トランジスタＴＩＯは導通状態であり、トランジス
タＴｌｌは非導通状態である。電流源工１、によって生
成された低い電流値のためにキャパシタＣ２はゆっくり
充電される。
トランジスタＴ１０とＴ１２によって構成された微分段
は縦続配列の２つの微分段によって置換できることは変
形として注意されねばならない。
第５図はいかに信号Ｓ、が電流源Ｉ、の制御に使用され
ているかを示している。微分段のトランジスタＴ１とＴ
２のベースを駆動するために、信号ＳＩはその高レベル
と低レベルが例えば２００　ｉｎＶ離れている微分信号
であることが好まいしｇ例えば、ルベルに対して、トラ
ンジスタＴ１とＴ２の各ベースに印加された信号ｅ１と
ｅ２の値はそれぞれ２．５Ｖと２．７ｖであり、０レベ
ルに対してそれらはそれぞれ２．７Ｖと２．５ｖである
。トランジスタＴ１とＴ２の相互接続されたエミッタは
トランジスタＴ４のコレクタに接続され、トランジスタ
Ｔ４のエミッタは接地され、そのベースは電流ミラー回
路を形成するトランジスタＴ３のコレクタに接続され、
トランジスタＴ３のエミッタは接地され、そのベースと
コレクタは相互接続され、かつ抵抗器Ｒ３を通してパル
スｐ１を受信し、設計された時間間隔の間でのみ連続レ
ベルの補正を割当て＼いる。
２つのトランジスタＴ５とＴ６はトランジスタＴ、　と
Ｔ２のコレクタによって電流ミラー回路として配列され
ている。これらのトランジスタＴ５とＴ６のエミッタは
電圧電源＋Ｖ（例えば５Ｖ）に接続され、それらのベー
スは相互接続され、かつそれらのコレクタはトランジス
タＴ１　とＴ２のコレクタに接続されている。さらに、
トランジスタＴ５のベースとコレクタは直接に相互接続
できるか、あるいは第５図に示されているように、その
コレクタが接地されているトランジスタＴ、のエミッタ
・ベース通路を通して直接に相互接続できる。もしＳ。
、Ｓ３２あるいはＳ、２８によって選択された２つの信
号の１つがルベルを有するなら、ｅ２＞ｅ、であり、そ
してトランジスタＴ２は導通し、一方、トランジスタＴ
１は非導通であり、そしてキャパシタＣ１の放電は増幅
器Ａ１の信号入力の直流電流レベルを低くするパルスｐ
１の期間で電流源として動作するトランジスタＴ。
を通して遂行される。それに比べて、もし２つの選択さ
れた信号Ｓ３２あるいは５１２８が０レベルを有するな
ら、ｅ、＞６２であり、そしてトランジスタＴ、は導通
し、一方、トランジスタＴ２は非導通である。トランジ
スタＴ５とＴ６が電流ミラー回路を構成するから、キャ
パシタＣＩはトランジスタＴ４を通過するのと同じ大き
さの電流によって充電され、それはパルスｐ１の期間で
トランジスタＴ６を通過し、かつそれは増幅器Ａ１の信
号入力で直流電流レベルを再び上昇させる。
第８図はＡ／Ｄ変換器のグレイコード（Ｇｒａｙｃｏｄ
ｅ）で４つの高次出力の論理レベルを示している。グレ
イコードは数値の正の１ユニツトあるいは負の１ユニツ
トだけの増分が１ビツトのみ変化するコードであること
が想起されよう。この特定のケースでは、処理すべき論
理レベルの論理を簡単化するその性質のためにグレイコ
ードが選ばれている。
０５ビツトは０と１５の間の論理値に対して０レベルを
有し、かつ１６値でルベルに変化する。それは３２の倍
数が１６値に加えられる度毎に再び変化′し、２４０値
で０に戻る最後の変化が起る。０６　ビットは０と３１
の間の論理値に対して０レベルを有し、３２値でルベル
に変化する。それは６４の倍数が３２値に加えられる度
毎に再び変化し、２２４値で０に戻る最後の変化が起る
。Ｇ、ビットは０と６３の間の論理値に対して０レベル
を有し、かつ６４値でルベルに変化し、かつ１９２以上
の値で０レベルに戻る。Ｇ８ビットは０と１２７の間の
論理値に対して０レベルを有し、かつ１２８と２５６の
間の論理値でルベルになる。
信号ＳＩ７は０と１５および２４０と２５６の間の値に
対して０レベルを有しなければならず、もしそうでない
ならルベルを有する。Ｇｓ　＝Ｇｇ　＝　ＧＶ＝０の場
合にあとのケースが生じる。信号Ｓ２２゜は０と２２３
の間の値に対して０レベルを有し、２２４と２５６の間
からなる値でルベルとなる。Ｇ６＝Ｇ、＝０およびＧ８
＝１の場合にあとのケースが生じる。信号Ｓ３２は０と
３１の間からなる値に対して０レベルを有し、３２と２
５６の間からなる値に対してルベルとなる。Ｇ６−Ｇ７
　＝ｃｅ　”Ｏの場合にあとのケースが生じる。
一信号５１２８は結局論理出力Ｇ８に直接対応する。
第９図によると、これまで議論された段の復号は論理出
力Ｇ５から０８で実現され、そしてそれらの補数は論理
ＴＴＬ形で利用可能である。復号器の一般構造は、レベ
ル毎の２つの微分ペアーとスイッチング電流源によって
、結合されかつ３つのレベルにわたって拡がっている微
分送信器ペアー（ｄｉｆｆｅｒｅｎｔｉａｌ　ｔｒａｎ
ｓｍｉｔｔｅｒ　ｐａｉｒ）で構成されている。信号Ｇ
ｓ　、　Ｇｓ　、　Ｇｑ　、　Ｇｓは各トランジスタＴ
＋ｓ＋　　Ｔ＋ｓ＋　’ｒ、、、　’ｒ、８．　’ｒ１
５’　＋　　Ｔａｇ’　＋Ｔ　ｒ　ｑ　’　＋　Ｔ　Ｈ
ｓ　’のベースに印加され、それらのコレクタは５Ｖを
持つ電圧電源Ｖに接続されている。
１１個のトランジスタＴｓｏからＴ１０は多数の電流源
を形成し、各々はそのベースで同じ基準電圧Ｖ′を受信
し、それらのエミッタは接地されている。
トランジスタＴ６０とＴ７゜のコレクタは直列かつ順方
向に配列された３個のレベルシフトダイオードＤを通し
て各トランジスタＴＩＳとＴＩ５’のエミッタに接続さ
れている。トランジスタＴ６ｔとＴ６ｓのコレクタは直
列かつ順方向に配列された２個のレベルシフトダイオー
ドＤを通してトランジスタＴ＋ｓとＴ１６′の各エミッ
タに接続されている。トランジスタＴＢ２とＴ６８のコ
レクタは順方向に配列された１個のレベルシフトダイオ
ードＤを通してトランジスタＴＩ７とＴ、７′の各エミ
ッタに接続されている。トランジスタＴ６３とＴ６７の
コレクタは各トランジスタＴ’＋ｅとＴ１８′のエミッ
タに直接接続されている。
各レベルの２個の微分ペアーは第ルベルに対してはエミ
ッタ結合トランジスタＴ３０４　Ｔ３．および’ｒ３２
．　Ｔ３３によって構成され、第２レベルに対しはトラ
ンジスタ’ｒ、、、　　Ｔ４１およびＴ、２．Ｔ、３に
よって構成され、第３レベルに対してはトランジスタＴ
ＳＱ、　ＴＲＩおよびＴ５２．Ｔ、３によって構成され
ている。トランジスタＴ’３ｏとＴ３１．　Ｔ３２とＴ
３３゜’Ｉ”４０とＴ４１・　Ｔ４２と’ｒ、、、　　
Ｔ’ｓｏとＴ５Ｉ・　Ｔ５２とＴ５３の相互接続された
エミッタは各々トランジスタＴ４．。
Ｔ　４３＋　Ｔ　ｓ　＋　＋　Ｔ　ｓ　３＋　Ｔ　６４
１　Ｔ　６５のコレクタに接続されている。トランジス
タＴ３０．　Ｔｓ。、Ｔ５ｏのコレクタは相互接続され
、かつトランジスタＴ２０のベースに接続され、トラン
ジスタＴ２０のベースそれ自体は抵抗器Ｒを介して電圧
電源Ｖに接続されている。トランジスタ’Ｉ”２０のコ
レクタは電圧電源Ｖに接続されている。トランジスタＴ
３＋のコレクタはトランジスタＴ２＋のベースに接続さ
れ、トランジスタＴ２＋のベースそれ自体は抵抗器Ｒを
介して電圧電源Ｖに接続されている。トランジスタＴ２
１のコレクタは電圧電源Ｖに接続されている。トランジ
スタＴ３２とＴ３３のコレクタは各トランジスタＴ２２
とＴａ２のベースに接続され、それらのベース自体は２
個の抵抗器Ｒを介して電圧電源Ｖに接続されている。ト
ランジスタＴ４２とＴＳ２のコレクタは電圧電源Ｖに接
続されている。
トランジスタＴ’ｓｏからＴ６３のコレクタは各々トラ
ンジスタ’ｒｓｏ、　Ｔ４０とＴ　Ｓ　２、Ｔ’３ｏと
Ｔ４２、Ｔ３２のベースに接続されている。トランジス
タＴ’ｓｔからＴ７０のコレクタは各々トランジスタＴ
３３、Ｔ３、とＴ４３、Ｔ４１とＴＳ３、Ｔ’ｓ＋のベ
ースに接続されている。トランジスタＴ２４のベースは
トランジスタＴ６Ｇのコレクタと、そして値Ｒを有する
抵抗器を介して電圧電源Ｖに接続され、そのコレクタは
電圧電源Ｖにまた接続されている。
信号Ｓ＋７はトランジスタＴ２゜とＴ２１のエミッタ間
で利用可能である。この信号Ｓ１７はこれらのエミッタ
で利用可能な２つの信号Ｓ２゜とＳ２＋の組合せである
。事実、ｃｓ　−Ｇｏ　＝　Ｇ７　＝　０である場合、
トランジスタ’ｒ、、、Ｔ、、、Ｔ、、は導通し、そし
てトランジスタＴ３０．　Ｔ４゜、Ｔｓ。は非導通であ
る。信号Ｓ２□４はトランジスタＴ２２とＴ２４のエミ
ッタ間で利用可能である。この信号５２２４　はこれら
のエミッタで利用可能な２つの信号Ｓ２２と８２４の組
合せである。Ｇ８　＝ｃ７＝ｏかつＧ８＝１である場合
、トランジスタＴ　３２１　Ｔ　４３＊　Ｔ　ｓ　ａは
導通である。
信号Ｓ３２はトランジスタＴ２３とＴ２４のエミッタ間
で利用可能である。この信号８３２はこれらのエミッタ
で利用可能な２つの信号Ｓ２３と３２４の組合せである
。
Ｇ、＝Ｇフ＝Ｇｅ＝０である場合、トランジスタＴ　３
ｓ　、　Ｔ　４　ｓ　＋　Ｔ　ｓ　ｓは導通である。
最後に、信号５１２８はトランジスタＴ１８とＴ１８′
のエミッタ間で直接利用可能である。この信号５１２８
　はこれらのトランジスタのエミッタで利用可能である
２つの信号Ｓ１８と８１８′の組合せである。
第１０図に示されているように、出力信号８２′は信号
Ｓ２０＋　　Ｓ２１＋　　Ｓ２２＋Ｓ２４＋　　ｐ２　
＋　　Ｓｏから得られる。
エミッタ結合トランジスタＴ７＋とＴ７□、Ｔ７３とＴ
ｆｆ４それぞれによって構成された２つの微分ペアーは
それらのベースで各信号９２Ｇ＋　　”２１＋　　”’
２□。
Ｓ２４を受信して制御レベルを形成する。トランジスタ
Ｔ７゜とＴｔ３のコレクタは相互接続され、かつ抵抗器
Ｒ′を介して電圧電源Ｖに結合されている。
トランジスタＴ７２とＴ７４のコレクタはまた相互接続
されかつ抵抗器Ｒ′を介して電圧電源Ｖに結合されてい
る。
各ベースで信号ｐ２と基準電圧信号ＶＲＩＩ：Ｆ＋をそ
れぞれ受信する２つのエミッタ結合トランジスタのＴ７
５．　Ｔｔｅを具える微分ペアーによって第１スイツチ
ングレベルが形成される。トランジス′りＴ７５のコレ
クタはトランジスタＴ７゜と’Ｉ”？２の結合エミッタ
に接続され、一方、トランジスタ’Ｉ”７６のコレクタ
はトランジスタＴｉｔとＴ、３の相互接続コレクタに接
続されている。
各ベースで基準電圧信号ＶＲＥＦ２とダイオード電圧に
よってレベルシフトされた信号Ｓ。を受信する２つのエ
ミッタ結合トランジスタＴ７７、　Ｔ７Ｂを具える微分
ペアーによって第２スイツチングレベルが形成される。
トランジスタＴ７７とＴ７８のコレクタはそれぞれ一方
ではトランジスタＴ７５とＴｔｅ、他方ではトランジス
タＴ７３とＴ７４の結合エミッタに接続されている。一
方が接地された電流源■４がトランジスタＴ１１とＴ７
８の結合エミッタに接続されている。
Ｓｏが高レベルを有する場合（ＰＡＬあるいはＳＥＣＡ
Ｍテレビジョン伝送システムによる動作）、トランジス
タＴ７８は導通し、出力信号Ｓ　２／は信号５２２４　
　（信号Ｓ２□と８２４）の論理状態に対応する。Ｓｏ
が低レベルである場合、トランジスタＴ’ｔｔは導通し
、出力信号８２′は信号５１７（信号ｓ２゜と５２２）
の論理状態に対応する。信号ｐ２がルベルを有する場合
、トランジスタＴ、５を導通にする。信号ｐ２が０レベ
ルを有する場合、トランジスタＴ７６は導通し、トラン
ジスタＴ７１のコレクタは入力Ｓ２０とＳ２１がどんな
論理状態を持っていても低レベルを保ち、そして信号８
２′はＯレベルに保たれ、電流源Ｉ１１によってキャパ
シタＣ２のゆっくりした充電を生じる（第４図）。
信号８２′から信号Ｓ２を得るために、トランジスタＴ
７１とＴ７２のコレクタに存在する信号はエミッタフォ
ロアとして挿入されたトランジスタＴ’ｔｓとＴ［ｌＯ
の各ベースに印加され、トランジスタＴ７゜とＴ’ｅｏ
のコレクタは電圧電源Ｖに接続され、そのエミッタは抵
抗器Ｒ′を介して大地に結合され、抵抗器Ｒ′の端子に
キャパシタＣ′が並列に、かつ各電流源Ｊ１とＪ２が接
続され、点ＡとＢはそれぞれ抵抗器Ｒ′と電流源Ｊ、、
Ｊ２に共通な端子を示している。
電圧電源Ｖに対するトランジスタＴＲ＋　（！：　Ｔｔ
ｚのコレクタの結合において、抵抗器Ｒ′が８２の微分
電圧の調整に用いられている。例えば、Ｒ’　＝１．６
にΩとＬ＋　＝１５０　ｉｔＡによって２４０　ｍＶの
微分電圧が得られている。
点ＡとＢの電圧をＶＡとＶＢと仮定すると、ＶＡ　ｍＶ
　　ＶｂｌｌＲ’　Ｊ＋　　Ｒ’　　ＩＩｋＶＢ　ｍＶ
　　Ｖｂｅ−Ｒ’　Ｊ２　　Ｒ’　　ＩＩ　（Ｉｋ）と
なり、こ５でＶｂ８はトランジスタのベース・エミッタ
電圧降下を示し、ｋは微分ペアーのスイッチング方向に
従って０値あるいは１値を有している。
Ｖ＝５Ｖ、Ｒ’　＝９．？　ｋΩ、　　、Ｌ　　”Ｊ２
　　＝１００μＡ　、　　Ｒ’　　＝１．６　ｋΩ、　
　ＩＩ　　＝１５０　　μＡ　、　　Ｖｂ、＝０．８Ｖ
の場合、 ｋ　＝　Ｏ１，：対しテＶＡ＝２．４６４８Ｖ、　　Ｖ
ｂ＝２．４０８Ｖｋ　＝　１１．：対しテＶＡ　＝２．
４０８　Ｖ　、　　Ｖｂ　＝２．６４８　Ｖが得られる
。
第１１図に示されているように、出力電圧Ｓ、／は信号
５２３１　５２４１　５１８１　３１８’　＊　　Ｓｏ
より得られる。
エミッタ結合トランジスタ’Ｉ”ａｔとＴ’ｓ２、Ｔｅ
３とＴｅ４それぞれより構成されている２つの微分ペア
ーは、一方ではそのベースに信号Ｓ２４とＳ　２４　（
Ｓ　３２と共に）を受信し、他方では信号Ｓｌｌ＋と８
１８’（９１２８と共に）を受信し、制御レベルを形成
している。一方ではトランジスタＴｅｌとＴｅ３のコレ
クタ、他方ではトランジスタＴ’ｅ２とＴｅ４のコレク
タは相互接続され、抵抗器Ｒ′を介して電圧電源Ｖに結
合されている。
スイッチングレベルはその各ベースで信号Ｓ。
と基準電圧信号ＶＲＥＰ２を受信する２つのエミッタ結
合トランジスタ’Ｉ”ａｓと第８６を具える微分ペアー
によって構成されている。トランジスタＴａｓのコレク
タはトランジスタＴ８１と第８２の相互接続されたエミ
ッタに接続され、一方、トランジスタＴ８６のコレクタ
はトランジスタＴｅ＋と第８．の相互接続されたエミッ
タに接続されている。接地された第１の端子を有する電
流源Ｉ３はトランジスタ”Ｉ”ａｓとＴ１１６の相互接
続されたエミッタに接続された第２の端子を有している
。Ｓｏが高レベルを有する場合（ＰＡＬあるいはＳＥＣ
ＡＭテレビジョン伝送システムによる動作）、トランジ
スタＴａｓは導通し、出力信号ＳＩ′は信号Ｓ、２（信
号Ｓ２３と８２４）の論理状態に対応する。Ｓｏが低い
レベルを有する場合（ＭＡＣ標準Ｉごよる動作）、トラ
ンジスタＴａｓは導通し、出力信号Ｓ、／は信号Ｓ１□
８（信号Ｓ１８とＳｌｌ＋’）の論理状態に対応する。
信号Ｓ１　は信号Ｓ２が信号Ｓ２′から得られたのと同
様な態様で信号ＳＩ′から得ることができる。
（要　約） アナログ対ディジタル変換装置がアナログ対ディジタル
変換器（Ａ／Ｎ）の前に挿入されたアナログ可制御利得
増幅器（Ａ１）を具えている。増幅器（Ａ１）の利得制
御信号はアナログ対ディジタル変換器（Ａ／Ｎ）の出力
レベルと少なくとも１つの所与のしきい値との間で２進
値比較を行う少なくとも１つの比較器（Ｄ＋ｅ、　Ｄ２
４０　、　Ｄ２２４　）と、上記の比較器の結果の作用
として増幅器（ＡＩ　）の利得を一時的に影響する手段
（ＳＥＬ２．Ｓ２゜Ｉ２）から得られている。
【図面の簡単な説明】
第１図は本発明によるＡ／Ｄ変換装置の一般図を示し、 第２図は汎用テレビジョン受信機の自動利得補正論理回
路の一実施例を示し、 第３図は汎用テレビジョン受信機の連続レベル補正論理
回路の一実施例を示し、 第４図および第５図はそれぞれ自動利得制御および連続
レベル補正に対応する可制御電流源の実施例を示し、 第６図、第７ａ図および第７ｂ図はそれぞれＭＡＣテレ
ビジョン伝送システムの信号であるＰＡＬ輝度信号、Ｓ
ＥＣＡＭ輝度信号、およびＭＡＣテレビジョン伝送シス
テムによる画像の最後のラインの輝度信号の詳細を示し
、 第８図はＡ／Ｄ変換器の出力Ｇ１・・・Ｃ８によって与
えられたグレイ符号化の論理段を示し、第９図はこのコ
ードに基いて動作する復号器を示し、 第１０図および第１１図は第９図の復号器の出力から、
第２図および第３図それぞれの信号Ｓ２およびＳｌを生
成する回路の一実施例を示している。 １．２，３．４・・・インバータ １０・・・反転アンドゲート　　１１．１２・・・アン
ドゲート１３・・・オアゲート　　　　　１４・・・イ
ンバータ２０、２３．２４．２５．、２６・・・アンド
ゲート２１・・・反転オアゲート２２．２７・・・オア
ゲートＡ・・・点　　　　　　　　　Ａ１・・・増幅器
Ａ／Ｎ・・・Ａ／Ｄ変換器　　Ｂ・・・点Ｃ１、、Ｃ’
・・・キャパシタ Ｄ・・・レベルシフトダイオード Ｄｌ・・・復号器　　　　　　Ｅ・・・信号ｅ１・・・
信号　　　　　　　Ｃｙｉ・・・信号■１・・・電流源
　　　　　　Ｊｌ・・・電流源ｐ１．ｐ２・・・制御パ
ルス Ｒ，Ｒ’　、Ｒ’、Ｒ３・・・抵抗器 Ｓ・・・出力信号 Ｓｏ・・・（論理）選択信号 Ｓｌ・・・出力信号あるいは自動利得制御信号あるいは
連続レベル補正信号 Ｓ２・・・出力信号　　　　　Ｓ、・・・信号Ｓｉ・・
・信号 ５ＥＬＩ、５ＥＬ２・・・選択回路 Ｔ、・・・トランジスタ　　　Ｖ・・・電圧電源Ｖ′・
・・基準電圧 ＶＲＩ：ｐ１１　ＶＲＥＦ２・・・基準電圧信号ψ１・
・・Ａ／Ｄ変換器の出力

Claims (1)

  1. 【特許請求の範囲】 １、アナログ対ディジタル変換器の前に挿入された利得
    可制御アナログ増幅器を具える自動利得制御回路を有す
    るアナログ対ディジタル変換装置であって、かつ上記の
    アナログ増幅器の利得制御ループがアナログ対ディジタ
    ル変換器から出力信号を受信するものにおいて、アナロ
    グ対ディジタル変換器の出力レベルと少なくとも１つの
    所与のしきい値との間で２進値比較を行なう少なくとも
    １つの比較器、および上記の比較の結果の作用として時
    間制御的に増幅器利得を制御する手段を具えることを特
    徴とするアナログ対ディジタル変換装置。 ２、該比較器が少なくとも１つのテレビジョン伝送シス
    テムの少なくとも１つの白レベルに対応する論理レベル
    の第１復号器を具えることを特徴とする特許請求の範囲
    第１項に記載のアナログ対ディジタル変換装置。 ３、時間制御的に増幅器利得に影響する手段が上記の増
    幅器の利得制御入力に結合されている第１キャパシタ（
    Ｃ＿２）の充放電を行う第１可制御電流源（Ｉ＿２）を
    具えることを特徴とする特許請求の範囲第１項もしくは
    第２項に記載のアナログ対ディジタル変換装置。 ４、上記の第１可制御電流源はそれらのエミッタが第１
    制御電流源（Ｉ＿１＿２）に結合されている第１トラン
    ジスタ（Ｔ＿１＿０）と第２トランジスタ（Ｔ＿１＿１
    ）を具える第１微分段を有し、第１トランジスタ（Ｔ＿
    １＿０）のコレクタは電圧電源に結合され、かつ第２ト
    ランジスタ（Ｔ＿１＿１）のコレクタは上記の第１キャ
    パシタ（Ｃ＿２）ならびに第２制御電流源（Ｉ＿１＿１
    ）に結合され、第１および第２トランジスタ（Ｔ＿１＿
    ０、Ｔ＿１＿１）のベースは上記の比較の結果に対応す
    る第１微分信号（Ｓ＿２）を受信し、第１制御電流源（
    Ｉ＿１＿２）は第２制御電流源（Ｉ＿１＿１）の電流値
    より明らかに大きい電流値を有し、従って第１キャパシ
    タ（Ｃ＿２）は第１微分信号（Ｓ＿２）の第１論理状態
    に対して第２電流源（Ｉ＿１＿１）を通して所与の時定
    数で充電され、かつ信号（Ｓ＿２）の第２論理状態に対
    して第１電流源（Ｉ＿１＿２）を通してもっと短い時定
    数で放電されることを特徴とする特許請求の範囲第３項
    に記載のアナログ対ディジタル変換装置。 ５、少なくとも１つのテレビジョン伝送システムによっ
    て標準化された連続レベルに対応して、論理レベルの第
    ２復号器によって生成された比較の結果の作用として増
    幅器の信号入力で連続レベルを時間制御的に制御する手
    段をまた有することを特徴とする特許請求の範囲第１項
    ないし第４項のいずれか１つに記載のアナログ対ディジ
    タル変換装置。 ６、時間制御的に連続レベルに影響する上記の手段が上
    記の増幅器（Ａ＿１）の信号入力に直列に結合されてい
    る第２キャパシタ（Ｃ＿１）の充放電を行う第２可制御
    電流源（Ｉ＿１）を具えることを特徴とする特許請求の
    範囲第５項に記載のアナログ対ディジタル変換装置。 ７、上記の第２可制御電流源はそれらのエミッタが第３
    制御電流源（Ｔ＿３、Ｔ＿４）に結合されている第３ト
    ランジスタ（Ｔ＿１）と第４トランジスタ（Ｔ＿２）を
    具える第２微分段を有し、第３トランジスタ（Ｔ＿１）
    のコレクタはそのエミッタが上記の電圧電源に結合され
    ている第５トランジスタ（Ｔ＿５）のコレクタに結合さ
    れ、第４トランジスタ（Ｔ＿２）のコレクタは上記の第
    ２キャパシタ（Ｃ＿１）ならびにそのエミッタが上記の
    電圧電源に結合されている第６トランジスタ（Ｔ＿６）
    のコレクタに結合され、第５トランジスタ（Ｔ＿５）と
    第６トランジスタ（Ｔ＿６）のベースは相互接続され、
    第５トランジスタ（Ｔ＿５）のベースとコレクタは第５
    および第６トランジスタが電流ミラー回路を形成するよ
    うに結合されていることを特徴とする特許請求の範囲第
    ６項に記載のアナログ対ディジタル変換装置。
JP62286493A 1986-11-14 1987-11-14 自動利得制御回路を持つアナログーデジタル変換装置 Expired - Fee Related JP2790280B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8615854 1986-11-14
FR8615854A FR2606956A1 (fr) 1986-11-14 1986-11-14 Dispositif de conversion analogique-numerique comportant un dispositif de controle automatique de gain

Publications (2)

Publication Number Publication Date
JPS63136719A true JPS63136719A (ja) 1988-06-08
JP2790280B2 JP2790280B2 (ja) 1998-08-27

Family

ID=9340813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62286493A Expired - Fee Related JP2790280B2 (ja) 1986-11-14 1987-11-14 自動利得制御回路を持つアナログーデジタル変換装置

Country Status (6)

Country Link
US (1) US4831378A (ja)
EP (1) EP0271936B1 (ja)
JP (1) JP2790280B2 (ja)
KR (1) KR960015211B1 (ja)
DE (1) DE3782013T2 (ja)
FR (1) FR2606956A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343201A (en) * 1988-04-07 1994-08-30 Canon Kabushiki Kaisha A-D converter
US4906928A (en) * 1988-12-29 1990-03-06 Atlantic Richfield Company Transient electromagnetic apparatus with receiver having digitally controlled gain ranging amplifier for detecting irregularities on conductive containers
US4969034A (en) * 1988-12-30 1990-11-06 Welch Allyn, Inc. Method of signal enhancement
FR2652473B1 (fr) * 1989-09-22 1991-11-29 Europ Rech Electr Lab Equipement de reception de signaux video.
JP2722351B2 (ja) * 1989-11-29 1998-03-04 キヤノン株式会社 撮像信号処理装置
FR2656930B1 (fr) * 1990-01-05 1992-10-02 Alcatel Radiotelephone Circuit de mesure numerique d'un signal electrique.
JP2599020B2 (ja) * 1990-07-19 1997-04-09 松下電器産業株式会社 黒レベル補正回路
US5815364A (en) * 1991-10-18 1998-09-29 Eaton Corporation Ultrasonic coil current regulator
US5525985A (en) * 1990-12-28 1996-06-11 Eaton Corporation Sure chip
ZA919656B (en) * 1990-12-28 1992-09-30 Westinghouse Electric Corp Voltage controlled power supply
US5418677A (en) * 1990-12-28 1995-05-23 Eaton Corporation Thermal modeling of overcurrent trip during power loss
US5270898A (en) * 1990-12-28 1993-12-14 Westinghouse Electric Corp. Sure chip plus
US5251157A (en) * 1990-12-28 1993-10-05 Westinghouse Electric Corp. Process for offset adjustment of a microprocessor based overcurrent protective device and apparatus
US5121117A (en) * 1991-03-19 1992-06-09 Zenith Electronics Corporation Balanced A/D converter
JP3264698B2 (ja) * 1992-06-30 2002-03-11 キヤノン株式会社 撮像装置
FI97001C (fi) * 1993-05-05 1996-09-25 Nokia Mobile Phones Ltd Kytkentä puhesignaalin käsittelemiseksi
DE4319376C1 (de) * 1993-06-11 1994-08-11 Grundig Emv Anordnung zur Analog/Digital-Wandlung von Signalen mit unterschiedlichem Signalpegel
DE4322597C2 (de) * 1993-07-07 1995-05-11 Grundig Emv Anordnung zur hochauflösenden Analog/Digital-Wandlung von Signalen mit unterschiedlichen Signalamplituden
US5377231A (en) * 1993-11-30 1994-12-27 At&T Corp. Automatic gain control circuit for a digital baseband line equalizer
US5486867A (en) * 1993-11-30 1996-01-23 Raytheon Company High resolution digital phase detector
US5451948A (en) * 1994-02-28 1995-09-19 Cubic Communications, Inc. Apparatus and method for combining analog and digital automatic gain control in receivers with digital signal processing
US5717469A (en) * 1994-06-30 1998-02-10 Agfa-Gevaert N.V. Video frame grabber comprising analog video signals analysis system
FR2755325A1 (fr) * 1996-10-25 1998-04-30 Philips Electronics Nv Dispositif de conversion analogique/numerique a caracteristique de transfert programmable
US5861831A (en) * 1996-12-23 1999-01-19 Analog Devices, Inc. Intermediate frequency (IF) sampling clock-to-clock auto-ranging analog-to-digital converter (ADC) and method
JP3277984B2 (ja) * 1997-03-31 2002-04-22 日本電気株式会社 映像信号処理装置
EP0920195A1 (fr) * 1997-11-28 1999-06-02 Koninklijke Philips Electronics N.V. Dispositif d'acquisition et d'amplification de signaux électroniques
FI106325B (fi) * 1998-11-12 2001-01-15 Nokia Networks Oy Menetelmä ja laite tehonsäädön ohjaamiseksi
DE19933199C1 (de) * 1999-07-15 2001-01-25 Daimler Chrysler Ag Verfahren zur Erfassung von Helligkeitssignalen einer Mehrzahl lichtempfindlicher Sensorelemente
US7415088B2 (en) * 2001-08-31 2008-08-19 Qualcomm Incorporated Multi-standard baseband receiver
FR2832579A1 (fr) * 2001-11-19 2003-05-23 St Microelectronics Sa Dispositif de calibrage pour un etage d'entree video
FR2835327B1 (fr) * 2002-01-31 2004-08-27 St Microelectronics Sa Dispositif de calibrage pour un etage d'entree video
US7088794B2 (en) * 2002-02-19 2006-08-08 The United States Of America As Represented By The Secretary Of The Navy Automatic gain control for digitized RF signal processing
CN101080871A (zh) * 2004-12-17 2007-11-28 松下电器产业株式会社 增益可变的模拟数字变换器及其增益调整方法和系统
US8902365B2 (en) * 2007-03-14 2014-12-02 Lance Greggain Interference avoidance in a television receiver
US8502920B2 (en) * 2007-03-14 2013-08-06 Vyacheslav Shyshkin Method and apparatus for extracting a desired television signal from a wideband IF input
US20230054368A1 (en) * 2021-08-23 2023-02-23 Fermi Research Alliance, Llc Window-Integrated Charge-Mode Digital-to-Analog Converter for Arbitrary Waveform Generator

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5121764A (ja) * 1974-08-16 1976-02-21 Mitsubishi Electric Corp Anaroguudeijitaruhenkansochi
JPS5431868A (en) * 1977-08-13 1979-03-08 Honda Motor Co Ltd Disc-brake apparatus
JPS54169691U (ja) * 1978-05-19 1979-11-30
JPS56126390A (en) * 1980-03-10 1981-10-03 Sanyo Electric Co Ltd A-d converting circuit of video signal
JPS5751348U (ja) * 1980-09-10 1982-03-24
JPS5758414A (en) * 1980-09-25 1982-04-08 Fujitsu Ltd Analog-to-digital conversion circuit providing agc function
JPS58154982A (ja) * 1982-02-22 1983-09-14 アールシーエー　トムソン　ライセンシング　コーポレイシヨン 信号処理装置
JPS6075112A (ja) * 1983-09-30 1985-04-27 Sony Corp 映像信号のａｇｃ回路
JPS61208386A (ja) * 1985-03-12 1986-09-16 Alps Electric Co Ltd ビデオ信号のアナログ−デイジタル変換装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1250816A (ja) * 1967-12-28 1971-10-20
US3770984A (en) * 1971-03-03 1973-11-06 Harris Intertype Corp Fast recovery low distortion limiter circuit
US4078233A (en) * 1974-01-03 1978-03-07 Frye G J Analog to digital converter circuit with gain ranging feedback
US4058808A (en) * 1974-07-16 1977-11-15 International Business Machines Corporation High performance analog to digital converter for integrated circuits
US3971015A (en) * 1975-02-10 1976-07-20 Hewlett-Packard Company Recirculating type analog to digital converter
FR2378401A1 (fr) * 1977-01-20 1978-08-18 Cit Alcatel Procede et dispositif pour adapter un signal analogique en vue de son codage numerique dans un codeur ayant une plage de codage donnee
FR2406922A1 (fr) * 1977-10-21 1979-05-18 Thomson Csf Dispositif d'expansion de contraste video et systeme comportant un tel dispositif
US4589034A (en) * 1980-12-05 1986-05-13 Canon Kabushiki Kaisha Image processing apparatus
US4517586A (en) * 1982-11-23 1985-05-14 Rca Corporation Digital television receiver with analog-to-digital converter having time multiplexed gain

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5121764A (ja) * 1974-08-16 1976-02-21 Mitsubishi Electric Corp Anaroguudeijitaruhenkansochi
JPS5431868A (en) * 1977-08-13 1979-03-08 Honda Motor Co Ltd Disc-brake apparatus
JPS54169691U (ja) * 1978-05-19 1979-11-30
JPS56126390A (en) * 1980-03-10 1981-10-03 Sanyo Electric Co Ltd A-d converting circuit of video signal
JPS5751348U (ja) * 1980-09-10 1982-03-24
JPS5758414A (en) * 1980-09-25 1982-04-08 Fujitsu Ltd Analog-to-digital conversion circuit providing agc function
JPS58154982A (ja) * 1982-02-22 1983-09-14 アールシーエー　トムソン　ライセンシング　コーポレイシヨン 信号処理装置
JPS6075112A (ja) * 1983-09-30 1985-04-27 Sony Corp 映像信号のａｇｃ回路
JPS61208386A (ja) * 1985-03-12 1986-09-16 Alps Electric Co Ltd ビデオ信号のアナログ−デイジタル変換装置

Also Published As

Publication number Publication date
EP0271936B1 (fr) 1992-09-30
FR2606956A1 (fr) 1988-05-20
EP0271936A1 (fr) 1988-06-22
DE3782013D1 (de) 1992-11-05
KR880006852A (ko) 1988-07-25
JP2790280B2 (ja) 1998-08-27
DE3782013T2 (de) 1993-04-22
KR960015211B1 (ko) 1996-11-01
US4831378A (en) 1989-05-16

Similar Documents

Publication Publication Date Title
JPS63136719A (ja) 自動利得制御回路を持つアナログ−デジタル変換装置
US4110745A (en) Analog to digital converter
US5113090A (en) Voltage comparator
EP0063443A2 (en) A digital waveform conditioning circuit
US4907089A (en) Timing pulse generator
US6166766A (en) Sensing circuit for capturing a pixel signal
US6583745B2 (en) A/D converter
US6867723B1 (en) AD converter with reduced current consumption
US5198781A (en) Custom integrated circuit composed of a combination of analog circuit cells designed to operate in current mode
EP0366176B1 (en) Receiver for use in a remote control system
EP0130384A1 (en) A two phase voltage signal generating circuit
US3443190A (en) Circuit for the transfer of stored voltages
JPH0212416B2 (ja)
US20080309538A1 (en) Digital/analog converting driver and method
US4082964A (en) Diode switch
US4587439A (en) Pulse generator comprising at least two voltage comparison circuits
US4084111A (en) Apparatus for the digital control of analog signal
JPH10112650A (ja) Ａ／ｄ変換オフセット補正回路、ｄ／ａ変換オフセット補正回路、及びコーデック
KR100316534B1 (ko) 아날로그/디지털 변환기
KR890003485B1 (ko) 합성비디오신호에 포함되어 있는 디지탈 정보신호 분리집적회로
JP2976452B2 (ja) 帰還形パルス幅変調回路
JP3338162B2 (ja) 受信装置
JPS58219858A (ja) プログラマブル並列デ−タ変換送信方法
CN115085716A (zh) 四电平脉冲幅度调制io电路
JP3199323B2 (ja) 信号出力回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees