JP2790280B2 - 自動利得制御回路を持つアナログーデジタル変換装置 - Google Patents

自動利得制御回路を持つアナログーデジタル変換装置

Info

Publication number
JP2790280B2
JP2790280B2 JP62286493A JP28649387A JP2790280B2 JP 2790280 B2 JP2790280 B2 JP 2790280B2 JP 62286493 A JP62286493 A JP 62286493A JP 28649387 A JP28649387 A JP 28649387A JP 2790280 B2 JP2790280 B2 JP 2790280B2
Authority
JP
Japan
Prior art keywords
transistor
signal
analog
current source
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62286493A
Other languages
English (en)
Other versions
JPS63136719A (ja
Inventor
ニコラス・ヨリス・バールス
エティエンヌ・デュクロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPS63136719A publication Critical patent/JPS63136719A/ja
Application granted granted Critical
Publication of JP2790280B2 publication Critical patent/JP2790280B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、自動利得制御回路を持つアナログ−デジタ
ル変換装置に関するものであって、該装置は、アナログ
−デジタル（以後A/Dと略記する）コンバータの前に挿
入されて該A/Dコンバータがその出力に結合している利
得制御可能なアナログ増幅器；及び、上記A/Dコンバー
タからの出力を受け取る上記アナログ増幅器の利得制御
ループ；を有して成り、更に、上記A/Dコンバータの出
力レベルと、少なくとも１つの予め定められたしきい値
レベルとの、２進符号としての比較を行う第１比較器；
及び、増幅器の利得を制御するための手段；をも有して
成るアナログ−デジタル変換装置である。 〔従来の技術〕 そのようなアナログ−デジタル変換装置は、米国特許
第4,517,586号に対応するフランス国特許出願第2 536 6
20号（RCA社）から既知である。茲ではA/Dコンバータか
らのデジタル標本は、基準レベルとデジタル的に比較さ
れ、A/Dコンバータによって利得制御可能な増幅器のア
ナログ利得制御信号に変換されるデジタルな差信号が生
成される。この解決方法は複雑かつ高価な回路となる。 〔発明が解決しようとする課題〕 本発明の目的は、前述のタイプのアナログ−デジタル
変換装置であって、増幅器利得を制御するためにA/Dコ
ンバータが使用されないものを提供することである。従
って、アナログ−デジタル変換装置は簡単化され、かつ
あまり高価とならない。 〔課題を解決するための手段〕 この目的を達成するために、本発明によるアナログ−
デジタル変換装置は、上記増幅器の利得を制御するため
の手段が、上記増幅器の利得制御入力に結合している第
１のキャパシタに充電及び放電させるための１番目の制
御可能な電流源を含み、該１番目の制御可能な電流源の
導通は、上記第１比較器の出力によって制御されること
を特徴とする。 上記比較器は、少なくとも１つのテレビジョン伝送シ
ステムの少なくとも１つの白レベルに対応する論理レベ
ルの復号器を含むことを有利とする。 上記１番目の制御可能な電流源は、第１トランジスタ
及び第２トランジスタを含む１番目の差分段階を持ち；
該第１及び第２トランジスタのエミッタ電極は共に第１
の制御電流源に結合し；上記第１トランジスタのコレク
タ電極は供給電圧源に結合し；上記第２トランジスタの
コレクタ電極は、上記第１のキャパシタ及び第２の制御
電流源に結合し；上記第１及び第２トランジスタのベー
ス電極は、上記第１比較器の行う比較の結果に対応して
１番目の差分信号を受け取り；第１の制御電流源は、第
２の制御電流源の電流値よりも明確に優位な電流値を持
ち、それによって上記第１のキャパシタは、上記１番目
の差分信号の第１の論理状態に対しては、第２の制御電
流源を通して所与の時定数で充電され、また、第２の論
理状態に対しては、第１の制御電流源を通して上記所与
の時定数よりは短い時定数で放電する；ものであること
ができる。 本発明によるアナログ−デジタル変換装置は、上記A/
Dコンバータの出力レベルと、少なくとも１つのテレビ
ジョンシステムにより標準化されている連続的なレベル
との、２進符号としての比較を行う第２比較器を有し、
また、上記増幅器の信号入力に直列に結合している第２
のキャパシタに充電及び放電させるための２番目の制御
可能な電流源を含むところの、上記増幅器の信号入力に
おける連続的なレベルを制御するための手段を有し、該
２番目の制御可能な電流源の導通は、上記第２比較器の
出力によって制御されるものであることができる。 好適な実施例では、上記２番目の制御可能な電流源
は、第３トランジスタ及び第４トランジスタを含む２番
目の差分段階を持ち；該第３及び第４トランジスタのエ
ミッタ電極は共に第３の制御電流源に結合し；上記第３
トランジスタのコレクタ電極は第５トランジスタのコレ
クタ電極に結合し、該第５トランジスタのエミッタ電極
は上記供給電圧源に結合し；上記第４トランジスタのコ
レクタ電極は、上記第２のキャパシタ及び第６トランジ
スタのコレクタ電極に結合し、該第６トランジスタのエ
ミッタ電極は上記供給電圧源に結合し；上記第５トラン
ジスタのベース電極と第６トランジスタのベース電極と
は相互に結合し；第５トランジスタのベース電極及びコ
レクタ電極は、第５トランジスタと第６トランジスタと
が電流ミラー回路を形成するように結合されている。 以上の要点の繰り返すならば、本発明によるアナログ
−デジタル変換装置は、制御可能な利得増幅器及び２進
（binary）信号を出力するA/Dコンバータを含んでい
る。その最も簡単な実施例では、単一ビデオ標準に合致
する信号を処理することが意図される。この装置は、上
記２進出力信号を所与のしきい値と絶えず比較する第１
比較器を含む利得制御ループによって特徴付けられる。
なお上記所与のしきい値とは、情報の喪失につながり得
るところのA/Dコンバータの飽和を防止するために越え
てはならない値である。上記比較の結果が直接に電流源
の導通を指令し、それによりキャパシタの充電又は放電
が行われる。こうしてキャパシタの電圧は最適値に調整
される。その最適値とは、それが増幅器の利得入力に与
えられることにより、A/Dコンバータの出力信号の有効
値の最も幅広い範囲が利用されることを保証するもので
ある。 このシステムの利点の１つとして、キャパシタの充放
電に用いられる電流値に作用することにより、利得制御
ループの反応の速さを制御することができる、というこ
とが挙げられる。 〔実施例〕 本発明がさらに良く理解されるように、添付の図面を
参照して、非限定的な実例として示される記述により、
本発明を詳細に説明する。 第１図によると、利得が可変のタイプの増幅器A1の利
得制御入力が、キャパシタC2の２つの端子の一方に接続
され、該キャパシタのもう一方の端子は接地されてい
る。 キャパシタC2の充放電は自動利得制御のカウンタの反
応を実現することをを許容する制御可能な電流源I2から
得られる。増幅器A1の出力はA/DコンバータA/Nを駆動
し、その出力Ｓがデジタル信号を生成する。このデジタ
ル信号レベルは或るパラメータによって、さらに詳しく
云えばA/DコンバータA/Nの出力における飽和を避けるた
めに、制御されている。この特定の場合には、アナログ
−デジタル変換装置は従来のPALあるいはSECAM受信なら
びにMACテレビジョン伝送システムによる衛星受信に使
用できるテレビジョン受信機に対して示されている。そ
れについて、信号Ｓは復号器D16,D240,及びD224に印加
され、その（MACテレビジョン伝送システムに対する）
出力信号s16,s240及び（PAL又はSECAMに対する）出力信
号s224はその各々がA/DコンバータA/Nの出力信号Ｓの条
件に依存して論理１又は論理０のレベルを有している。
信号s16,s240,s224は選択回路SEL2に印加され、それ
は、PAL又はSECAMテレビジョン伝送システムによる伝送
で受信機が動作するか、あるいはMACテレビジョン伝送
システムによる伝送で受信機が動作するか、のいずれか
を示す論理選択信号S0を受信する。選択回路SEL2はま
た、自動利得制御の制御パルスp2を受信する。 選択回路SEL2の出力信号S2は、或る１つの方向又はも
う１つの方向に、方向によって変わることもあり得る強
度で、制御可能な電流源I2を制御する。それは、キャパ
シタC2の時間制御される充電又は放電を、異なることも
あり得る時定数で、達成するためである。 本発明によると、連続的なレベルの修正は、増幅器A1
の信号入力に直列に接続されたキャパシタC1の時間制御
される充放電を、制御可能な電流源I1を用いてアナログ
的に制御することにより、実現することもできる。 汎用のテレビジョン受信機に関して、前掲の例が常に
参照されているが、A/DコンバータA/Nの出力信号Ｓは、
その各々が出力信号Ｓの値によって論理１のレベルある
いは論理０のレベルを有している（PALあるいはSECAMに
対する）信号s32および（MAC標準に対する）信号s128を
出力に生成する２つの復号器D32とD128の入力に印加さ
れている。信号s32とs128は選択回路SEL1に印加され、
この選択回路SEL1は受信機がPALあるいはSECAMテレビジ
ョン伝送システムによって動作するか、あるいはMACテ
レビジョン伝送システムによって動作するか、を示す論
理選択信号S0を受信する。制御可能な電流源I1はまた連
続的にレベルを修正するために制御パルスp1を受信する
（第６図参照）。そのようなパルスは信号が最大振幅
（８ビット符号化では32）の1/8に等しいレベルに到達
した瞬間に各ラインの始めでPALあるいはSECAMテレビジ
ョン伝送システムに存在する。MACテレビジョン伝送シ
ステムによると、信号p1は各ラインの始めで長さ750ns
のパルスであり、その間、この信号は最大振幅の半分に
等しいレベルを持ち、これは８ビット符号化では128で
ある（第7a図参照）。選択回路SEL1の出力信号S1はキャ
パシタC1の時間制御された充放電を達成するために電流
源I1を一方向あるいは他の方向に制御する。 第２図を参照すると、自動利得制御信号S2がどのよう
に生成されるかが、もっと正確に説明されよう。MACテ
レビジョン伝送システムによると、信号が各画像のライ
ン624で生成される場合に修正が起り（第7b図参照）、
これは白、黒、及びグレイの基準信号用に保留される。
信号は対称的であるから、自動利得制御は白レベルなら
びに黒レベルの制御を遂行する。16値を復号する場合に
黒レベルが得られ、240値を復号することによって白レ
ベルが得られる。ライン624の基準信号の対称性のため
（MACテレビジョン伝送システム）、自動利得制御は、
この場合にはA/DコンバータA/Nの出力が≦15なる値を持
つ場合には論理値１を有し、もしそうでないなら論理値
０を有する信号s16によって制御され、そしてA/Dコンバ
ータの出力が≧240なる値を持つ場合には論理値１を有
し、もしそうでないなら論理値０を有する信号s240によ
って制御される。信号s240はANDゲート20の出力信号で
あり、その４つの入力はA/Dコンバータの出力からの４
つの高次ビット、すなわちQ5,Q6,Q7,Q8をそれぞれ受信
する。信号s16は反転ORゲート21の出力信号であり、ま
たその４つの入力はビットQ5,Q6,Q7,Q8をもそれぞれ受
信する。 信号s16の信号s240はORゲート22の２つの入力に印加
され、その出力信号は信号s17を形成し、かつANDゲート
23の２つの入力の１つを駆動し、ANDゲート23の他の入
力はライン624を表わすパルスp2を受信する（第7b図参
照）。ANDゲート23の出力はANDゲート24の１つの入力に
印加され、ANDゲート24の別の入力はインバータ14によ
って反転された選択信号S0を受信する。 PALあるいはSECAMテレビジョン伝送システムによる
と、自動利得制御を実現する基準レベルはA/Dコンバー
タの出力からのレベル224である。MACテレビジョン伝送
システムに比べて、自動利得制御は１ラインごとに実現
される。A/Dコンバータの出力レベルが≧224では論理１
のレベルを、もしそうでないなら論理０のレベルを有す
るように、信号s224が選ばれている。このことを達成す
るために、３つの高次ビットQ6,Q7,O8がANDゲート25の
３つの入力にそれぞれ印加され、ANDゲート25の出力は
信号s224を供給し、それはANDゲート26の２つの入力の
１つを駆動し、ANDゲート26の他の入力は選択信号S0を
受信する。ANDゲート24と26の出力はORゲート27の各入
力に印加され、その出力は信号S2を供給する。 第３図により、連続的なレベル修正信号S1がどのよう
に生成されるかが更に精確に説明されよう。PALあるい
はSECAMテレビジョン伝送システムでは、黒の背景レベ
ルが、８ビットA/DコンバータA/Nの出力の32値に対応し
ている。３つの高次ビットQ6,Q7,Q8のうちの１つが論理
値１を有する場合に32値が得られる。従って、連続的な
規準背景レベルの検出（復号器D32）は出力Q6,Q7,Q8を
それぞれのインバータ1,2,3の入力に接続することによ
り実現され、インバータ1,2,3の出力は反転ANDゲート10
の３つの入力を駆動する。従って、Q6＝Q7＝Q8＝０の場
合に出力s32は０値を有し、他のすべての場合、すなわ
ち黒の背景レベルがデジタル32値に到達するや否や論理
値１を有する。MACテレビジョン伝送システムでは、連
続的なレベルの修正は黒の背景レベルでは実行されず、
８ビットA/Dコンバータの出力における値128に対応する
グレイレベルで実行される。復号器（D128）に対して
は、A/Dコンバータの高次出力Q8をとることで充分であ
り、これは信号s128を直接生成する。s128はグレイレベ
ルが128値に到達するや否や論理１のレベルを持つ。信
号s32はANDゲート11の２つの入力の１つに印加され、そ
の別の入力は論理信号S0を受信し、ここでS0は受信がMA
Cテレビジョン伝送システムによって起る場合に論理０
のレベルを有し、PALあるいはSECAMテレビジョン伝送シ
ステムに対しては論理１のレベルを有している。信号s
128はANDゲート12の２つの入力の１つに印加され、その
別の入力はインバータ４によって反転された論理信号S0
を受信する。ANDゲート11及び12の出力は、ORゲート13
の入力に接続され、その出力で電流源I1の制御信号S1を
伝える。S0＝０（MACテレビジョン伝送システム）であ
る場合、S1＝s128となり、S0＝１（PALあるいはSECAMテ
レビジョン伝送システム）である場合、S1＝s32とな
る。授権信号（authorization signal）p1は、MACテレ
ビジョン伝送システムでは750nsのパルスによって、PAL
あるいはSECAMテレビジョンシステムでは４μｓのパル
スによって、各ラインの始めに現われ、そしてこれから
議論するように電流源I1の制御を授権するのに利用され
ている。 第４図は信号S2から先の自動利得制御の動作を示して
いる。信号S2は、その高レベルと低レベルが、例えば20
0mV離れている差分信号であることが好ましいのであっ
て、それにより差分段階の入力を構成するトランジスタ
T10及びT11のベース電極を駆動する（信号e10及び
e11）。トランジスタT10とトランジスタT11のエミッタ
電極は相互に接続されており、かつ電流源I12に接続さ
れている。トランジスタT10のコレクタ電極は正の供給
電圧源＋Ｖに直接接続され、一方トランジスタT11のコ
レクタ電極は電流源I11に接続されている。例えば、S2
が高レベルを有する場合に、e10とe11に対して2.2Vと2V
が得られ、S2が低レベルならばその逆になる。電流源I
11及び電流源I12の値は、キャパシタC2の充放電に対し
て異なる時定数を得るように別々に選ばれている。 例えば数秒程度の時定数t1でキャパシタC2にゆっくり
充電するためには、電流源I11の値に対し低い値が選ば
れ、そして電流源I12に対して明確に高い値が選ばれ
て、例えば500μｓの時定数t2で、完全飽和を避けなが
らキャパシタC2を急速に放電させる。一例として、0.47
μＦという値を持つキャパシタC2に対して、I11＝100n
A,及びI12＝500μＡとすることができる。 信号S2が論理値１を持つ場合、すなわちe11＞e10であ
る場合には、トランジスタT11は導通であり、トランジ
スタT10は非導通である。キャパシタC2は電流源I12によ
って急速に放電される。それは電流源I12の電流が電流
源I11の電流を遥かに上回っているからである。 信号S2が論理値０を持つ場合、すなわちe10＞e11であ
る場合には、トランジスタT10は導通状態であり、トラ
ンジスタT11は非導通状態である。キャパシタC2は、電
流源I11によって生成される低い電流値によってゆっく
り充電される。 一つの変形として、トランジスタT10とトランジスタT
12によって構成される差分段階を、カスケードに配置し
た２つの差分段階によって置き換えてもよい、というこ
とに注意されたい。 第５図は、電流源I1を制御するために、信号S1をどの
ように使用するか、ということを示している。信号S
1は、例えば差分段階のトランジスタT1とT2のベース電
極を駆動するために、その高レベルと低レベルが200mV
離れている差分信号であることが好ましい。例えば、論
理値１のレベルに対して、トランジスタT1とトランジス
タT2のそれぞれのベース電極に印加される信号e1とe2の
値はそれぞれ2.5Vと2.7Vであり、また論理値０のレベル
に対しては、それらはそれぞれ2.7Vと2.5Vである。相互
に接続されているトランジスタT1とトランジスタT2との
エミッタ電極は、トランジスタT4のコレクタ電極に接続
され、トランジスタT4のエミッタ電極は接地され、また
該トランジスタT4のベース電極はトランジスタT3のベー
ス電極に接続されて電流ミラー回路を形成し、またトラ
ンジスタT3のエミッタは接地され、該トランジスタT3の
ベース電極とコレクタ電極とは相互に接続され且つ抵抗
R3を通してパルスp1を受信して、設計された時間間隔の
間でのみ、連続レベルの修正を授権している。 ２つのトランジスタT5及びT6は、トランジスタT1及び
トランジスタびT2のコレクタ電極によって、電流ミラー
回路として配列されている。これらのトランジスタT5,T
6のエミッタ電極は、電圧電源＋Ｖ（例えば5V）に接続
され、それらのベース電極は相互に接続され且つそれら
のコレクタ電極がトランジスタT1,T2のコレクタ電極に
接続されている。さらに、トランジスタT5のベース電極
とコレクタ電極は直接に相互接続されることもできる
か、あるいは第５図に示されているように、トランジス
タT7のエミッタ・ベース経路を通って相互接続されるこ
ともでき、トランジスタT7のコレクタ電極は接地されて
いる。もしS0,s32,又はs128によって選択された２つの
信号のうちの１つが論理１のレベルを有するなら、その
ときはe2＞e1になり、そしてトランジスタT2は導通、ト
ランジスタT1は非導通となり、キャパシタC1の放電は、
増幅器A1の信号入力の直流電流レベルを低くするパルス
p1の継続時間中に電流源として動作するトランジスタT4
を通して行われる。それに比べて、もし２つの選択され
た信号s32あるいはs128が論理０のレベルを有するな
ら、e1＞e2となり、そしてトランジスタT1は導通、トラ
ンジスタT2は非導通となる。トランジスタT5,T6が電流
ミラー回路を構成するから、キャパシタC1はトランジス
タT4を通過するのと同じ大きさの電流によって充電され
る。この電流はパルスp1の継続時間中はトランジスタT6
を通過し、それが増幅器A1の信号入力における直流電流
レベルを再び上昇させるのである。 第８図はA/Dコンバータのグレイ符号（GRAY code）中
の４つの高次出力の論理レベルを示している。グレイ符
号とは、数値の正又は負の１ユニットの増分がビットの
うちの１つだけを変える符号である、ということが想起
されよう。この特定の場合には、グレイ符号は、処理す
べき論理レベルの論理を簡単化するという性質のために
選ばれている。 G5のビットが、０から15までの論理値に対しては論理
０のレベルを持ち、論理値16では論理１のレベルに変化
する。それは32の倍数が論理値16に加えられる度毎に再
び変化し、論理値240で論理０のレベルに戻るという最
後の変化が起る。G6のビットは０から31までの論理値に
対して論理０のレベルを持ち、論理値32で論理１のレベ
ルに変化する。それは64の倍数が論理値32に加えられる
度毎に再び変化し、論理値224で論理０のレベルに戻る
最後の変化が起る。G7のビットは０から63までの論理値
に対して論理０のレベルを持ち、論理値64で論理１のレ
ベルに変化し、かつ192以上の値で論理０のレベルに戻
る。G8のビットは０から127までの論理値に対して論理
０のレベルを有し、128から256までの論理値では論理１
のレベルにある。 信号s17は、０から15までの値及び240から256までの
値に対して論理０のレベルを持ち、それ以外の場合は論
理１のレベルを持たなければならない。それ以外の場合
とは、G5＝G6＝G7＝０のときに起きる。信号s224は０か
ら223までの値に対して論理０のレベルを有し、224から
256までの値では論理１のレベルとなる。224から256ま
での値というのは、G6＝G7＝０及びG8＝１の場合に生じ
る。信号s32は０から31までの値に対して論理０のレベ
ルを有し、32から256までの値に対して論理１のレベル
となる。32から256までの値というのは、G6＝G7＝G8＝
０の場合に生じる。 最終的には信号s128は論理出力G8に直接対応する。 第９図によると、これまで議論された段階の復号はG5
からG8までの論理出力で実現され、それらの補数も論理
TTL形式（logic TTL form）で入手可能である。復号器
の一般的な構造は、３つのレベルに亙って結合され展開
されている差分送信器の対（differential transmitter
pair）で構成され、それらは１レベル毎に２つの差分
対（differential pairs）とスイッチング電流源とを持
っている。信号G5,G6,G7,及びG8は、それぞれのトラン
ジスタT15,T16,T17,T18,T′15,T′16,T′17,T′18のベ
ース電極に印加され、またそれらのコレクタ電極は5Vを
持つ供給電圧源Ｖに接続されている。 11個のトランジスタT60からT70までは同数の電流源を
形成し、その各々がそれらのベース電極で同じ基準電圧
Ｖ′を受け取り、それらのエミッタ電極は接地されてい
る。トランジスタT60とT70とのコレクタ電極はそれぞ
れ、トランジスタT15とＴ′15との各エミッタ電極に、
３個の直列かつ順方向に配列されたレベルシフトダイオ
ードＤを通して、接続されている。トランジスタT61とT
69とのコレクタ電極はそれぞれ、トランジスタT16と
Ｔ′16との各エミッタ電極に、直列かつ順方向に配列さ
れた２個のレベルシフトダイオードＤを通して接続され
ている。トランジスタT62とT68とのコレクタ電極はそれ
ぞれ、トランジスタT17とＴ′17の各エミッタ電極に、
順方向に配列された１個のレベルシフトダイオードＤを
通して、接続されている。トランジスタT63とT67とのコ
レクタ電極はそれぞれ、トランジスタT18とＴ′18との
エミッタに直接接続されている。 各レベルの２個の差分対はエミッタ結合されたトラン
ジスタによって構成されており、それらは、第１レベル
に対してはエミッタ結合されたトランジスタT30とT31,
及びT32とT33によって、第２レベルに対してはトランジ
スタT40とT41,及びT42とT43によって、また、第３レベ
ルに対してはトランジスタT50とT51,及びT52とT53によ
って、それぞれ構成されているのである。トランジスタ
T30とT31,T32とT33,T40とT41,T42とT43,T50とT51,及びT
52とT53の、それぞれ相互に接続されているエミッタ電
極は、それぞれがトランジスタT41,T43,T51,T53,T64,及
びT65の、各コレクタ電極に接続されている。トランジ
スタT30とT40とT50とのコレクタ電極は相互に接続さ
れ、且つトランジスタT20のベース電極に接続されてお
り、また該トランジスタT20のベース電極それ自体は抵
抗Ｒを介して供給電圧源Ｖに接続されている。トランジ
スタT20のコレクタ電極は同じ供給電圧源Ｖに直接接続
されている。トランジスタT31のコレクタ電極はトラン
ジスタT21のベース電極に接続され、また該トランジス
タT21のベース電極それ自体は抵抗Ｒを介して供給電圧
源Ｖに接続されている。トランジスタT21のコレクタ電
極は供給電圧源Ｖに直接接続されている。トランジスタ
T32とT33とのコレクタ電極はそれぞれ、トランジスタT
22とT23との各ベース電極に接続され、該トランジスタT
22とT23との各ベース電極それら自体は、２個の抵抗Ｒ
を介して供給電圧源Ｖに接続されている。トランジスタ
T42とT52との各コレクタ電極は、供給電圧源Ｖに直接接
続されている。 トランジスタT60からT63までのコレクタ電極は、その
各々が、トランジスタT50のベース電極、T40とT52のベ
ース電極、T30とT42のベース電極，及びT32のベース電
極に、それぞれ接続されている。トランジスタT67からT
70までのコレクタ電極は、その各々が、トランジスタT
33のベース電極、T31とT43のベース電極、T41とT53のベ
ース電極、及びT51のベース電極に、それぞれ接続され
ている。トランジスタT24のベース電極はトランジスタT
66のコレクタ電極に接続され、また該トランジスタT24
のベース電極は、値Ｒを持つ抵抗を介して供給電圧源Ｖ
にも接続され、そのコレクタ電極も供給電圧源Ｖに直接
接続されている。 信号s17はトランジスタT20のエミッタ電極とT21のエ
ミッタ電極との間で入手可能である。この信号s17は、
これらのエミッタ電極で入手可能な２つの信号s20とs21
との組合せなのである。事実、G5＝G6＝G7＝０である場
合に、トランジスタT31,T41,T51は導通であり、トラン
ジスタT30,T40,T50は非導通である。信号s224はトラン
ジスタT22エミッタ電極とT24のエミッタ電極との間で入
手可能である。この信号s224は、これらのエミッタ電極
で入手可能な２つの信号s22とs24の組合せなのである。
G6＝G7＝０であり且つG8＝１である場合には、トランジ
スタT32,T43,T53は導通である。 信号s32はトランジスタT23のエミッタ電極とT24のエ
ミッタ電極との間で入手可能である。この信号s32は、
これらのエミッタ電極で入手可能な２つの信号s23とs24
の組合せなのである。 G6＝G7＝G8＝０である場合、トランジスタT33,T43,T
53は導通である。 最後に、信号s128はトランジスタT18のエミッタ電極
とＴ′18のエミッタ電極との間で直接に入手可能であ
る。この信号s128は、これらのトランジスタのエミッタ
電極で入手可能な２つの信号s18とｓ′18の組合せなの
である。 第10図に示されているように、出力信号ｓ′２は信号
s20,s21,s22,s24,p2,及びS0から得られる。 エミッタ結合されたトランジスタT71とT72、及びエミ
ッタ結合されたトランジスタT73とT74によってそれぞれ
構成された２つの差分対は、それらのトランジスタの各
ベース電極で信号s20,s21,s22,S24を受信して、制御レ
ベルを形成する。トランジスタT71のコレクタ電極とT73
とのコレクタ電極とは、相互に接続され、かつ抵抗Ｒ′
を介して供給電圧源Ｖに結合している。トランジスタT
72のコレクタ電極とT74のコレクタ電極と、も同じく相
互に接続され、かつ抵抗Ｒ′を介して供給電圧源Ｖに結
合している。 エミッタ結合された２つのトランジスタT75及びT76の
各ベース電極において信号p2と基準電圧信号VREF1とを
それぞれ受け取るところの、該エミッタ結合された２つ
のトランジスタT75,T76を含む差分対によって、第１の
スイッチングレベルが形成される。トランジスタT75の
コレクタ電極は、トランジスタT71のエミッタ電極とT72
のエミッタ電極との結合に接続され、一方、トランジス
タT76のコレクタ電極は、相互接続されたトランジスタT
71のコレクタ電極とT73のコレクタ電極とに接続されて
いる。 エミッタ結合された２つのトランジスタT77及びT78の
各ベース電極において基準電圧信号VREF2及びダイオー
ド電圧でレベルシフトされた信号S0をそれぞれ受け取る
ところの、該エミッタ結合された２つのトランジスタT
77,T78を含む差分対によって、第２のスイッチングレベ
ルが形成される。 トランジスタT77のコレクタ電極は、トランジスタT75
及びT76の結合されたエミッタ電極に接続され、また、
トランジスタT78のコレクタ電極は、トランジスタT73及
びT74の結合されたエミッタ電極に接続されている。ト
ランジスタT77及びT78の結合されたエミッタ電極には、
一方が接地された電流源I4が接続されている。 S0が（PALあるいはSECAMテレビジョン伝送システムに
よる動作で）高レベルに在るときには、トランジスタT7
8は導通であり、出力信号ｓ′２は、信号s224（信号s22
及び信号s24）の論理状態に対応する。S0が低レベルに
在るときには、トランジスタT77は導通であり、出力信
号ｓ′２は信号s17（信号s20及び信号s22）の論理状態
に対応する。信号p2が論理１のレベルを有するときに
は、トランジスタT75は導通である。信号p2が論理０の
レベルを有するときには、トランジスタT76は導通であ
り、トランジスタT71のコレクタ電極は、入力s20とs21
がどんな論理状態を持っていても低レベルのままであ
り、また信号ｓ′２は０レベルを保持し、電流源I11に
よってキャパシタC2はゆっくりと充電される（第４
図）。 信号ｓ′２から信号S2を求めるために、トランジスタ
T71のコレクタ電極に存在する信号とトランジスタT72の
コレクタ電極に存在する信号とは、エミッタ・フォロワ
ーとして挿入されたトランジスタT79のベース電極とト
ランジスタT80のベース電極とにそれぞれ印加され、ま
た、トランジスタT79及びT80のコレクタ電極は電圧源Ｖ
に接続され、それらのエミッタ電極は、抵抗Ｒ″及び該
抵抗Ｒ″の両端子に並列に接続されたキャパシタＣ″を
介し、更にそれぞれの電流源J1及びJ2を介して大地に結
合する。図中の点Ａ及び点Ｂはそれぞれ、抵抗Ｒ″と電
流源J1及びJ2との間の端子を示している。 トランジスタT71及びトランジスタT72のコレクタ電極
を、供給電圧Ｖに結合するに当たり、S2の差分電圧を調
整するために抵抗Ｒ′が用いられる。例えば、Ｒ′＝1.
6kΩ及びI1＝150μＡによって240mVの差分電圧が得られ
る。 点Ａ及び点Ｂの電圧をそれぞれVA及びVBとし、Vbeを
トランジスタのベース・エミッタの電圧降下とし、また
ｋは論理０又は論理１の値を持ち、その値は差分対のス
イッチング方向によって定まるものとすると、 VA＝Ｖ−Vbe−Ｒ″J1−Ｒ′I1k VB＝Ｖ−Vbe−Ｒ″J2−Ｒ′I1（１−ｋ） となる。茲で、Ｖ＝5V,R″＝9.7kΩ,J1＝J2＝100μA,
R′＝1.6kΩ,I1＝150μA,Vbe＝0.8Vとすれば ｋ＝０に対して:VA＝2.4648V,VB＝2.408V ｋ＝１に対して:VA＝2.408V, VB＝2,648V が得られる。 第11図に示されるように、出力電圧ｓ′１は、信号s
23,s24,s28,s′28,及びS0より得られる。 エミッタ結合されたトランジスタT81とT82、及びエミ
ッタ結合されたトランジスタT83とT84、によってそれぞ
れ構成されている２つの差分対は、トランジスタT81とT
82の各ベース電極に信号s23とs24（s32と共に）を受信
し、またトランジスタT83とT84の各ベース電極に信号s
18とｓ′18（s128と共に）を受信して、制御レベルを形
成する。トランジスタT81とT83のコレクタ電極、及びト
ランジスタT82とT84のコレクタ電極は、それぞれ相互に
接続されており、それらは抵抗Ｒ′を介して電圧源Ｖに
結合している。 エミッタ結合された２つのトランジスタT85及びT86の
ベース電極でそれぞれ信号S0及び基準電圧信号VREF2を
受け取るところの、該２つのエミッタ結合されたトラン
ジスタT85及びT86を含む差分対によって、スイッチング
レベルが構成される。トランジスタT85のコレクタ電極
は、トランジスタT81及びT82の相互に接続されたエミッ
タ電極に結合し、トランジスタT86のコレクタ電極は、
トランジスタT83及びT84の相互に接続されたエミッタ電
極に結合している。電流源I3は、一方の端子が接地さ
れ、他方の端子はトランジスタT85及びT86の相互に接続
されたエミッタ電極に接続されている。S0が（PALある
いはSECAMテレビジョン伝送システムによる動作で）高
レベルを持つときには、トランジスタT85は導通であ
り、出力信号Ｓ′１は信号s32（信号s23及びs24）の論
理状態に対応している。S0が（MAC標準による動作で）
低いレベルを持つときには、トランジスタT86は導通で
あり、出力信号Ｓ′１は信号s128（信号s18及び
ｓ′18）の論理状態に対応している。 信号S1は、信号S2が信号ｓ′２から求められるのと同
じやり方で、信号ｓ′１から求めることができる。
【図面の簡単な説明】 第１図は、本発明によるアナログ−デジタル変換装置の
一般的な概略図であり、 第２図は、汎用のテレビジョン受信機における自動利得
修正論理の一実施例を示す概略図であり、 第３図は、汎用のテレビジョン受信機における連続的レ
ベル修正論理の一実施例を示す概略図であり、 第４図及び第５図は、それぞれ自動利得制御及び連続的
レベル修正に対応する制御可能な電流源の実施例を示す
概略図であり、 第６図、第7a図及び第7b図は、その各々が、PAL又はSEC
AM輝度信号、MACテレビジョン伝送システムの信号、及
びMACテレビジョン伝送システムによる画像の最終ライ
ンの輝度信号の詳細、をそれぞれ示す図であり、 第８図は、A/Dコンバータの出力G1,…,G8によって与え
られるグレイ符号化の論理段階を示す図であり、 第９図は、この符号に基いて動作する復号器を示す図で
あり、 第10図及び第11図は、第２図の信号S2及び第３図の信号
S1を、第９図の復号器の出力からそれぞれ生成する回路
の一実施例を示す図である。 1,2,3,4,14……インバータ 10……反転ANDゲート 11,12,20,23,24,25,26……ANDゲート 13,22,27……ORゲート 21……反転ORゲート A1……増幅器 A/N……A/Dコンバータ C1,C2……キャパシタ Ｄ……レベルシフトダイオード I1,I2,I3,J1,J2……電流源 p1,p2……制御パルス Qn……A/Dコンバータの出力（第３図） S0……論理選択信号 S1……選択回路SEL1の出力信号（連続的なレベル修正信
号） S2……選択回路SEL2の出力である差分信号（自動利得制
御信号） SEL1,SEL2……選択回路 Ｖ……供給電圧 VREF1,VREF2……基準電圧信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−21764（ＪＰ，Ａ) 特開 昭61−208386（ＪＰ，Ａ) 特開 昭57−58414（ＪＰ，Ａ) 特開 昭60−75112（ＪＰ，Ａ) 特開 昭60−239110（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 1/18 H03M 1/10

Claims (1)

  1. (57)【特許請求の範囲】 １．自動利得制御回路を持つアナログ−デジタル変換装
    置であって、 該装置は、アナログ−デジタル（A/D）コンバータの前
    に挿入されて該A/Dコンバータがその出力に結合してい
    る利得制御可能なアナログ増幅器；及び、上記A/Dコン
    バータからの出力を受け取る上記アナログ増幅器の利得
    制御ループ；を有して成り、また上記装置は更に、上記
    A/Dコンバータの出力レベルと、少なくとも１つの予め
    定められたしきい値レベルとの、２進符号としての比較
    を行う第１比較器；及び、増幅器の利得を制御するため
    の手段；をも有して成るアナログ−デジタル変換装置に
    おいて、 上記増幅器の利得を制御するための手段は、上記増幅器
    の利得制御入力に結合している第１のキャパシタに充電
    及び放電させるための１番目の制御可能な電流源を含
    み、該１番目の制御可能な電流源の導通は、上記第１比
    較器の出力によって制御されることを特徴とするアナロ
    グ−デジタル変換装置。 ２．特許請求の範囲第１項に記載のアナログ−デジタル
    変換装置において、 上記１番目の制御可能な電流源は、第１トランジスタ
    （T10）及び第２トランジスタ（T11）を含む１番目の差
    分段階を持ち； 該第１及び第２トランジスタのエミッタ電極は共に第１
    の制御電流源（I12）に結合し； 上記第１トランジスタ（T10）のコレクタ電極は供給電
    圧源に結合し； 上記第２トランジスタ（T11）のコレクタ電極は、上記
    第１のキャパシタ（C2）及び第２の制御電流源（I11）
    に結合し； 上記第１及び第２トランジスタ（T10,T11）のベース電
    極は、上記第１比較器の行う比較の結果に対応して１番
    目の差分信号（S2）を受け取り； 第１の制御電流源（I12）は、第２の制御電流源（I11）
    の電流値よりも明確に優位な電流値を持ち、それによっ
    て上記第１のキャパシタ（C2）は、上記１番目の差分信
    号（S2）の第１の論理状態に対しては、第２の制御電流
    源（I11）を通して所与の時定数で充電され、また、第
    ２の論理状態に対しては、第１の制御電流源（I12）を
    通して上記所与の時定数よりは短い時定数で放電する； ことを特徴とするアナログ−デジタル変換装置。 ３．特許請求の範囲第１項又は第２項に記載のアナログ
    −デジタル変換装置において、該装置は、 上記A/Dコンバータの出力レベルと、少なくとも１つの
    テレビジョンシステムにより標準化されている連続的な
    レベルとの、２進符号としての比較を行う第２比較器を
    有し、また 上記増幅器の信号入力に直列に結合している第２のキャ
    パシタに充電及び放電させるための２番目の制御可能な
    電流源を含むところの、上記増幅器の信号入力における
    連続的なレベルを制御するための手段を有し、該２番目
    の制御可能な電流源の導通は、上記第２比較器の出力に
    よって制御される ことを特徴とするアナログ−デジタル変換装置。 ４．特許請求の範囲第３項に記載のアナログ−デジタル
    変換装置において、 上記２番目の制御可能な電流源は、第３トランジスタ
    （T1），及び第４トランジスタ（T2）を含む２番目の差
    分段階を持ち； 該第３及び第４トランジスタのエミッタ電極は共に第３
    の制御電流源（T3,T4）に結合し； 上記第３トランジスタ（T1）のコレクタ電極は第５トラ
    ンジスタ（T5）のコレクタ電極の結合し、該第５トラン
    ジスタのエミッタ電極は上記供給電圧源に結合し； 上記第４トランジスタ（T2）のコレクタ電極は、上記第
    ２のキャパシタ（C1）及び第６トランジスタ（T6）のコ
    レクタ電極に結合し、該第６トランジスタのエミッタ電
    極は上記供給電圧源に結合し； 上記第５トランジスタ（T5）のベース電極と第６トラン
    ジスタ（T6）のベース電極とは相互に結合し； 第５トランジスタ（T5）のベース電極及びコレクタ電極
    は、第５トランジスタと第６トランジスタとが電流ミラ
    ー回路を形成するように結合されている； ことを特徴とするアナログ−デジタル変換装置。
JP62286493A 1986-11-14 1987-11-14 自動利得制御回路を持つアナログーデジタル変換装置 Expired - Fee Related JP2790280B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8615854 1986-11-14
FR8615854A FR2606956A1 (fr) 1986-11-14 1986-11-14 Dispositif de conversion analogique-numerique comportant un dispositif de controle automatique de gain

Publications (2)

Publication Number Publication Date
JPS63136719A JPS63136719A (ja) 1988-06-08
JP2790280B2 true JP2790280B2 (ja) 1998-08-27

Family

ID=9340813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62286493A Expired - Fee Related JP2790280B2 (ja) 1986-11-14 1987-11-14 自動利得制御回路を持つアナログーデジタル変換装置

Country Status (6)

Country Link
US (1) US4831378A (ja)
EP (1) EP0271936B1 (ja)
JP (1) JP2790280B2 (ja)
KR (1) KR960015211B1 (ja)
DE (1) DE3782013T2 (ja)
FR (1) FR2606956A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343201A (en) * 1988-04-07 1994-08-30 Canon Kabushiki Kaisha A-D converter
US4906928A (en) * 1988-12-29 1990-03-06 Atlantic Richfield Company Transient electromagnetic apparatus with receiver having digitally controlled gain ranging amplifier for detecting irregularities on conductive containers
US4969034A (en) * 1988-12-30 1990-11-06 Welch Allyn, Inc. Method of signal enhancement
FR2652473B1 (fr) * 1989-09-22 1991-11-29 Europ Rech Electr Lab Equipement de reception de signaux video.
JP2722351B2 (ja) * 1989-11-29 1998-03-04 キヤノン株式会社 撮像信号処理装置
FR2656930B1 (fr) * 1990-01-05 1992-10-02 Alcatel Radiotelephone Circuit de mesure numerique d'un signal electrique.
JP2599020B2 (ja) * 1990-07-19 1997-04-09 松下電器産業株式会社 黒レベル補正回路
US5418677A (en) * 1990-12-28 1995-05-23 Eaton Corporation Thermal modeling of overcurrent trip during power loss
US5815364A (en) * 1991-10-18 1998-09-29 Eaton Corporation Ultrasonic coil current regulator
US5270898A (en) * 1990-12-28 1993-12-14 Westinghouse Electric Corp. Sure chip plus
ZA919656B (en) * 1990-12-28 1992-09-30 Westinghouse Electric Corp Voltage controlled power supply
US5251157A (en) * 1990-12-28 1993-10-05 Westinghouse Electric Corp. Process for offset adjustment of a microprocessor based overcurrent protective device and apparatus
US5525985A (en) * 1990-12-28 1996-06-11 Eaton Corporation Sure chip
US5121117A (en) * 1991-03-19 1992-06-09 Zenith Electronics Corporation Balanced A/D converter
JP3264698B2 (ja) * 1992-06-30 2002-03-11 キヤノン株式会社 撮像装置
FI97001C (fi) * 1993-05-05 1996-09-25 Nokia Mobile Phones Ltd Kytkentä puhesignaalin käsittelemiseksi
DE4319376C1 (de) * 1993-06-11 1994-08-11 Grundig Emv Anordnung zur Analog/Digital-Wandlung von Signalen mit unterschiedlichem Signalpegel
DE4322597C2 (de) * 1993-07-07 1995-05-11 Grundig Emv Anordnung zur hochauflösenden Analog/Digital-Wandlung von Signalen mit unterschiedlichen Signalamplituden
US5377231A (en) * 1993-11-30 1994-12-27 At&T Corp. Automatic gain control circuit for a digital baseband line equalizer
US5486867A (en) * 1993-11-30 1996-01-23 Raytheon Company High resolution digital phase detector
US5451948A (en) * 1994-02-28 1995-09-19 Cubic Communications, Inc. Apparatus and method for combining analog and digital automatic gain control in receivers with digital signal processing
US5717469A (en) * 1994-06-30 1998-02-10 Agfa-Gevaert N.V. Video frame grabber comprising analog video signals analysis system
FR2755325A1 (fr) * 1996-10-25 1998-04-30 Philips Electronics Nv Dispositif de conversion analogique/numerique a caracteristique de transfert programmable
US5861831A (en) * 1996-12-23 1999-01-19 Analog Devices, Inc. Intermediate frequency (IF) sampling clock-to-clock auto-ranging analog-to-digital converter (ADC) and method
JP3277984B2 (ja) * 1997-03-31 2002-04-22 日本電気株式会社 映像信号処理装置
EP0920195A1 (fr) * 1997-11-28 1999-06-02 Koninklijke Philips Electronics N.V. Dispositif d'acquisition et d'amplification de signaux électroniques
FI106325B (fi) * 1998-11-12 2001-01-15 Nokia Networks Oy Menetelmä ja laite tehonsäädön ohjaamiseksi
DE19933199C1 (de) * 1999-07-15 2001-01-25 Daimler Chrysler Ag Verfahren zur Erfassung von Helligkeitssignalen einer Mehrzahl lichtempfindlicher Sensorelemente
US7415088B2 (en) * 2001-08-31 2008-08-19 Qualcomm Incorporated Multi-standard baseband receiver
FR2832579A1 (fr) * 2001-11-19 2003-05-23 St Microelectronics Sa Dispositif de calibrage pour un etage d'entree video
FR2835327B1 (fr) * 2002-01-31 2004-08-27 St Microelectronics Sa Dispositif de calibrage pour un etage d'entree video
US7088794B2 (en) * 2002-02-19 2006-08-08 The United States Of America As Represented By The Secretary Of The Navy Automatic gain control for digitized RF signal processing
CN101080871A (zh) * 2004-12-17 2007-11-28 松下电器产业株式会社 增益可变的模拟数字变换器及其增益调整方法和系统
US9083940B2 (en) * 2007-03-14 2015-07-14 Steve Selby Automatic gain control system
US8902365B2 (en) * 2007-03-14 2014-12-02 Lance Greggain Interference avoidance in a television receiver
US20230054368A1 (en) * 2021-08-23 2023-02-23 Fermi Research Alliance, Llc Window-Integrated Charge-Mode Digital-to-Analog Converter for Arbitrary Waveform Generator

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1250816A (ja) * 1967-12-28 1971-10-20
US3770984A (en) * 1971-03-03 1973-11-06 Harris Intertype Corp Fast recovery low distortion limiter circuit
US4078233A (en) * 1974-01-03 1978-03-07 Frye G J Analog to digital converter circuit with gain ranging feedback
US4058808A (en) * 1974-07-16 1977-11-15 International Business Machines Corporation High performance analog to digital converter for integrated circuits
JPS5121764A (ja) * 1974-08-16 1976-02-21 Mitsubishi Electric Corp Anaroguudeijitaruhenkansochi
US3971015A (en) * 1975-02-10 1976-07-20 Hewlett-Packard Company Recirculating type analog to digital converter
FR2378401A1 (fr) * 1977-01-20 1978-08-18 Cit Alcatel Procede et dispositif pour adapter un signal analogique en vue de son codage numerique dans un codeur ayant une plage de codage donnee
JPS5839263B2 (ja) * 1977-08-13 1983-08-29 本田技研工業株式会社 デイスクブレ−キ装置
FR2406922A1 (fr) * 1977-10-21 1979-05-18 Thomson Csf Dispositif d'expansion de contraste video et systeme comportant un tel dispositif
JPS54169691U (ja) * 1978-05-19 1979-11-30
JPS56126390A (en) * 1980-03-10 1981-10-03 Sanyo Electric Co Ltd A-d converting circuit of video signal
JPS5751348U (ja) * 1980-09-10 1982-03-24
JPS5758414A (en) * 1980-09-25 1982-04-08 Fujitsu Ltd Analog-to-digital conversion circuit providing agc function
US4589034A (en) * 1980-12-05 1986-05-13 Canon Kabushiki Kaisha Image processing apparatus
US4434439A (en) * 1982-02-22 1984-02-28 Rca Corporation Digital television AGC arrangement
US4517586A (en) * 1982-11-23 1985-05-14 Rca Corporation Digital television receiver with analog-to-digital converter having time multiplexed gain
JPS6075112A (ja) * 1983-09-30 1985-04-27 Sony Corp 映像信号のａｇｃ回路
JPS61208386A (ja) * 1985-03-12 1986-09-16 Alps Electric Co Ltd ビデオ信号のアナログ−デイジタル変換装置

Also Published As

Publication number Publication date
FR2606956A1 (fr) 1988-05-20
JPS63136719A (ja) 1988-06-08
EP0271936B1 (fr) 1992-09-30
DE3782013T2 (de) 1993-04-22
US4831378A (en) 1989-05-16
KR960015211B1 (ko) 1996-11-01
DE3782013D1 (de) 1992-11-05
KR880006852A (ko) 1988-07-25
EP0271936A1 (fr) 1988-06-22

Similar Documents

Publication Publication Date Title
JP2790280B2 (ja) 自動利得制御回路を持つアナログーデジタル変換装置
EP0611059B1 (en) A system for DC restoration of serially transmitted binary signals
US5619203A (en) Current source driven converter
US3949170A (en) Signal transmitting system including A-D and D-A converters
US4542370A (en) Cascade-comparator A/D converter
US4500844A (en) Ringing signal generator employing delta-modulation power amplification techniques
US4918450A (en) Analog/digital converter circuit
US3879576A (en) Synchronizing signal separating circuit
US4728815A (en) Data shaping circuit
GB1492582A (en) Camera tube circuit
US6288592B1 (en) Cable driver with controlled linear rise and fall
US4972266A (en) Electric still camera
GB2054318A (en) Television signal flare compensation
US6510168B1 (en) Laser diode drive circuit
US5019821A (en) Bias circuit for a subranging analog to digital converter
EP0589164B1 (en) Data slicer with hold
US3889193A (en) Automatic frequency control circuit
US5463329A (en) Input circuit for level-shifting TTL or CMOS to ECL signals
CA1152608A (en) Direct current telegraphy systems
PL150252B1 (ja)
US5483295A (en) Adaptive clamping circuit for video signal receiving device
US4082964A (en) Diode switch
JPH11102594A (ja) サンプル−ホールド回路を具える集積回路
JPH0448012Y2 (ja)
JPS6234489A (ja) 信号処理回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees