JPH11102594A - サンプル−ホールド回路を具える集積回路 - Google Patents
サンプル−ホールド回路を具える集積回路Info
- Publication number
- JPH11102594A JPH11102594A JP10192512A JP19251298A JPH11102594A JP H11102594 A JPH11102594 A JP H11102594A JP 10192512 A JP10192512 A JP 10192512A JP 19251298 A JP19251298 A JP 19251298A JP H11102594 A JPH11102594 A JP H11102594A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- capacitor
- circuit
- hold circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 制御の融通性を良好にし、簡単としたサンプ
ル−ホールド回路を提供する。 【解決手段】 比較器２２は出力増幅器２１から生じる
出力信号Ｖout を入力信号Ｖinと比較する。この比較器
は比較の方向に応じて、互いに逆の電流を生じる２つの
電流源ＩＧＡ，ＩＧＢのうちの一方或いは他方の電流源
の導通を制御する。相補的な２つのアセンブリＡ，Ｂの
各々は第１トランジスタＴ１Ａ，Ｔ１Ｂと第２トランジ
スタＴ２Ａ，Ｔ２Ｂとを有する。各第１トランジスタＴ
１Ａ，Ｔ１Ｂのベースは前記電流源の１つにより制御さ
れて出力端に接続された第１キャパシタＣ１を充電し、
しかもこの第１トランジスタが対応する第２トランジス
タの動通をも制御する。第２トランジスタＴ２Ａ，Ｔ２
Ｂのベースはともに第１キャパシタＣ１に接続され、こ
れら第２トランジスタのエミッタはともに出力増幅器２
１の“−”入力端に接続され、この“−”入力端は抵抗
２０を経て基準電圧Ｖ ref の点に接続されているととも
に第２キャパシタＣ２を経て出力端Ｖout に接続されて
いる。
ル−ホールド回路を提供する。 【解決手段】 比較器２２は出力増幅器２１から生じる
出力信号Ｖout を入力信号Ｖinと比較する。この比較器
は比較の方向に応じて、互いに逆の電流を生じる２つの
電流源ＩＧＡ，ＩＧＢのうちの一方或いは他方の電流源
の導通を制御する。相補的な２つのアセンブリＡ，Ｂの
各々は第１トランジスタＴ１Ａ，Ｔ１Ｂと第２トランジ
スタＴ２Ａ，Ｔ２Ｂとを有する。各第１トランジスタＴ
１Ａ，Ｔ１Ｂのベースは前記電流源の１つにより制御さ
れて出力端に接続された第１キャパシタＣ１を充電し、
しかもこの第１トランジスタが対応する第２トランジス
タの動通をも制御する。第２トランジスタＴ２Ａ，Ｔ２
Ｂのベースはともに第１キャパシタＣ１に接続され、こ
れら第２トランジスタのエミッタはともに出力増幅器２
１の“−”入力端に接続され、この“−”入力端は抵抗
２０を経て基準電圧Ｖ ref の点に接続されているととも
に第２キャパシタＣ２を経て出力端Ｖout に接続されて
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号を受け、
出力信号を生じるサンプル−ホールド回路を具える集積
回路であって、サンプル−ホールド回路は第１キャパシ
タ及び第２キャパシタを有し、各キャパシタの第１電極
板が、サンプル−ホールド回路の出力端を構成する出力
増幅器の出力端に接続され、第１キャパシタの第２電極
板と出力増幅器の“−”入力端との間に接続部が設けら
れ、第２キャパシタの第２電極板が前記入力端に接続さ
れている当該サンプル−ホールド回路を具える集積回路
に関するものである。このようなサンプル−ホールド回
路は他の回路、例えばアナログ−デジタル変換器と関連
して用いられ、このサンプル−ホールド回路によりこの
変換器の速度を改善しうるようにする。
出力信号を生じるサンプル−ホールド回路を具える集積
回路であって、サンプル−ホールド回路は第１キャパシ
タ及び第２キャパシタを有し、各キャパシタの第１電極
板が、サンプル−ホールド回路の出力端を構成する出力
増幅器の出力端に接続され、第１キャパシタの第２電極
板と出力増幅器の“−”入力端との間に接続部が設けら
れ、第２キャパシタの第２電極板が前記入力端に接続さ
れている当該サンプル−ホールド回路を具える集積回路
に関するものである。このようなサンプル−ホールド回
路は他の回路、例えばアナログ−デジタル変換器と関連
して用いられ、このサンプル−ホールド回路によりこの
変換器の速度を改善しうるようにする。
【０００２】
【従来の技術】上述したサンプル−ホールド回路は米国
特許第5,015,877 号明細書に開示されており、既知であ
る。この米国特許明細書に開示されているサンプル−ホ
ールド回路は更に、相互コンダクタンス入力増幅器と、
スイッチを制御する“Ｓ／Ｈ”信号増幅器と、第２キャ
パシタを入力増幅器の電流により充電する増幅器とを有
し、２つのキャパシタの第２電極板が抵抗により相互接
続されている。
特許第5,015,877 号明細書に開示されており、既知であ
る。この米国特許明細書に開示されているサンプル−ホ
ールド回路は更に、相互コンダクタンス入力増幅器と、
スイッチを制御する“Ｓ／Ｈ”信号増幅器と、第２キャ
パシタを入力増幅器の電流により充電する増幅器とを有
し、２つのキャパシタの第２電極板が抵抗により相互接
続されている。
【０００３】
【発明が解決しようとする課題】本発明の目的は、制御
の融通性が良好で簡単なサンプル−ホールド回路を提供
せんとするにある。
の融通性が良好で簡単なサンプル−ホールド回路を提供
せんとするにある。
【０００４】
【課題を解決するための手段】本発明は、入力信号を受
け、出力信号を生じるサンプル−ホールド回路を具える
集積回路であって、サンプル−ホールド回路は第１キャ
パシタ及び第２キャパシタを有し、各キャパシタの第１
電極板が、サンプル−ホールド回路の出力端を構成する
出力増幅器の出力端に接続され、第１キャパシタの第２
電極板と出力増幅器の“−”入力端との間に接続部が設
けられ、第２キャパシタの第２電極板が前記入力端に接
続されている当該サンプル−ホールド回路を具える集積
回路において、前記サンプル−ホールド回路が、前記出
力信号を前記入力信号と比較する比較回路を具え、この
比較回路は比較状態中比較方向に応じて一方或いは他方
の方向の予め定めた値の電流を生じるようになってお
り、前記サンプル−ホールド回路が更に、前記比較回路
が電流を生じる際に前記第１キャパシタの電荷を急速に
変えるとともにこの比較回路の電流のほぼ全部を第２キ
ャパシタに流し、比較回路が電流を生じない際に前記キ
ャパシタの双方をともに前記出力増幅器の入力端に接続
する装置を具えていることを特徴とする。
け、出力信号を生じるサンプル−ホールド回路を具える
集積回路であって、サンプル−ホールド回路は第１キャ
パシタ及び第２キャパシタを有し、各キャパシタの第１
電極板が、サンプル−ホールド回路の出力端を構成する
出力増幅器の出力端に接続され、第１キャパシタの第２
電極板と出力増幅器の“−”入力端との間に接続部が設
けられ、第２キャパシタの第２電極板が前記入力端に接
続されている当該サンプル−ホールド回路を具える集積
回路において、前記サンプル−ホールド回路が、前記出
力信号を前記入力信号と比較する比較回路を具え、この
比較回路は比較状態中比較方向に応じて一方或いは他方
の方向の予め定めた値の電流を生じるようになってお
り、前記サンプル−ホールド回路が更に、前記比較回路
が電流を生じる際に前記第１キャパシタの電荷を急速に
変えるとともにこの比較回路の電流のほぼ全部を第２キ
ャパシタに流し、比較回路が電流を生じない際に前記キ
ャパシタの双方をともに前記出力増幅器の入力端に接続
する装置を具えていることを特徴とする。
【０００５】本発明は特に、出力電圧と入力電圧とを比
較する比較器によりキャパシタの充電電流を制御し、こ
れによりキャパシタの充放電回路を簡単にするという着
想を基になしたものである。
較する比較器によりキャパシタの充電電流を制御し、こ
れによりキャパシタの充放電回路を簡単にするという着
想を基になしたものである。
【０００６】特定の例では、前記比較回路は２つの相補
出力端を有する比較器を以って構成され、この比較器の
これら出力端は、その入力端に供給される信号間の比較
方向に応じて、互いに逆の電流を生じる２つの電流源の
うちの一方或いは他方の導通を制御するようにする。
出力端を有する比較器を以って構成され、この比較器の
これら出力端は、その入力端に供給される信号間の比較
方向に応じて、互いに逆の電流を生じる２つの電流源の
うちの一方或いは他方の導通を制御するようにする。
【０００７】第１キャパシタを急速に充電するために、
前記装置が相補的な２つのアセンブリを有し、各アセン
ブリは比較回路の電流方向の１つに対応し、各アセンブ
リは第１トランジスタを有し、この第１トランジスタの
ベースはこれに対応する電流方向の電流により附勢さ
れ、この第１トランジスタのコレクタは電源端子に接続
され、２つのアセンブリの第１トランジスタのエミッタ
はともに第１キャパシタの第２電極板に接続されている
ようにするのが有利である。
前記装置が相補的な２つのアセンブリを有し、各アセン
ブリは比較回路の電流方向の１つに対応し、各アセンブ
リは第１トランジスタを有し、この第１トランジスタの
ベースはこれに対応する電流方向の電流により附勢さ
れ、この第１トランジスタのコレクタは電源端子に接続
され、２つのアセンブリの第１トランジスタのエミッタ
はともに第１キャパシタの第２電極板に接続されている
ようにするのが有利である。
【０００８】このようにすることにより、第１キャパシ
タを極めて急速に充電することができる。各アセンブリ
が第２トランジスタを有し、この第２トランジスタのベ
ースが第１トランジスタのエミッタに接続され、この第
２トランジスタのコレクタが第１トランジスタのベース
に接続され、２つのアセンブリの第２トランジスタのエ
ミッタがともに出力増幅器の入力端に接続され、この出
力増幅器の入力端が抵抗を経て基準電圧の点に接続さ
れ、この出力増幅器の入力端が第２キャパシタの第２電
極板に接続されているようにするのが好ましい。
タを極めて急速に充電することができる。各アセンブリ
が第２トランジスタを有し、この第２トランジスタのベ
ースが第１トランジスタのエミッタに接続され、この第
２トランジスタのコレクタが第１トランジスタのベース
に接続され、２つのアセンブリの第２トランジスタのエ
ミッタがともに出力増幅器の入力端に接続され、この出
力増幅器の入力端が抵抗を経て基準電圧の点に接続さ
れ、この出力増幅器の入力端が第２キャパシタの第２電
極板に接続されているようにするのが好ましい。
【０００９】これにより、第１及び第２キャパシタ間の
接続が制御され、従ってより一層有効なものとなる。特
に有利な適用に当たっては、サンプル−ホールド回路を
用いて、アナログ−デジタル変換器の入力信号を波形整
形する。本発明の上述した特徴及びその他の特徴は以下
の実施例に関する説明から明らかとなるであろう。
接続が制御され、従ってより一層有効なものとなる。特
に有利な適用に当たっては、サンプル−ホールド回路を
用いて、アナログ−デジタル変換器の入力信号を波形整
形する。本発明の上述した特徴及びその他の特徴は以下
の実施例に関する説明から明らかとなるであろう。
【００１０】
【発明の実施の形態】図１のサンプル−ホールド回路は
入力端子Ｖinと出力端子Ｖout とを有する。比較器２２
は出力信号Ｖout と入力信号Ｖinとを比較する。この比
較器は２つの相補信号を生じる２つの相補出力端を有
し、これらの相補信号は、クロックＣＬＫにより制御さ
れる瞬時に、信号Ｖin及びＶout 間の比較方向に応じて
２つの電流源ＩＧＡ及びＩＧＢのうちの一方又は他方の
導通を制御する。電流源ＩＧＡは値ＩＧＡを有する電流
をノードＳに導入し、電流源ＩＧＢは値ＩＧＢを有する
電流をこのノードＳから抽出する。比較器と電流源ＩＧ
Ａ，ＩＧＢとのアセンブリが前述した比較回路を構成す
る。
入力端子Ｖinと出力端子Ｖout とを有する。比較器２２
は出力信号Ｖout と入力信号Ｖinとを比較する。この比
較器は２つの相補信号を生じる２つの相補出力端を有
し、これらの相補信号は、クロックＣＬＫにより制御さ
れる瞬時に、信号Ｖin及びＶout 間の比較方向に応じて
２つの電流源ＩＧＡ及びＩＧＢのうちの一方又は他方の
導通を制御する。電流源ＩＧＡは値ＩＧＡを有する電流
をノードＳに導入し、電流源ＩＧＢは値ＩＧＢを有する
電流をこのノードＳから抽出する。比較器と電流源ＩＧ
Ａ，ＩＧＢとのアセンブリが前述した比較回路を構成す
る。
【００１１】ノードＳからの装置は出力増幅器２１の
“−”入力端に接続されたノードＶcの電圧を制御し、
この出力増幅器２１の出力端がサンプル−ホールド回路
の出力端Ｖout を構成している。この増幅器２１は、絶
対値βで有限の負の利得を有する。
“−”入力端に接続されたノードＶcの電圧を制御し、
この出力増幅器２１の出力端がサンプル−ホールド回路
の出力端Ｖout を構成している。この増幅器２１は、絶
対値βで有限の負の利得を有する。
【００１２】この装置は相補的な２つのアセンブリを有
する。一方のアセンブリＡはＮＰＮ型の第１トランジス
タＴ１Ａ及び第２トランジスタＴ２Ａを有し、他方のア
センブリＢはＰＮＰ型の第１トランジスタＴ１Ｂ及び第
２トランジスタＴ２Ｂを有する。これらアセンブリで
は、第１トランジスタＴ１Ａ及びＴ１Ｂのベースがノー
ドＳに接続され、これらトランジスタのコレクタが固定
電圧源、すなわち電源ＶＣＣ及び大地にそれぞれ接続さ
れ、これらトランジスタのエミッタが第２トランジスタ
Ｔ２Ａ及びＴ２Ｂのベースにそれぞれ接続され、これら
第２トランジスタのコレクタが、これら第２トランジス
タの主電流の順方向にそれぞれ配置されたダイオードＤ
Ａ及びＤＢを経て第１トランジスタＴ１Ａ及びＴ１Ｂの
ベースにそれぞれ接続されている。
する。一方のアセンブリＡはＮＰＮ型の第１トランジス
タＴ１Ａ及び第２トランジスタＴ２Ａを有し、他方のア
センブリＢはＰＮＰ型の第１トランジスタＴ１Ｂ及び第
２トランジスタＴ２Ｂを有する。これらアセンブリで
は、第１トランジスタＴ１Ａ及びＴ１Ｂのベースがノー
ドＳに接続され、これらトランジスタのコレクタが固定
電圧源、すなわち電源ＶＣＣ及び大地にそれぞれ接続さ
れ、これらトランジスタのエミッタが第２トランジスタ
Ｔ２Ａ及びＴ２Ｂのベースにそれぞれ接続され、これら
第２トランジスタのコレクタが、これら第２トランジス
タの主電流の順方向にそれぞれ配置されたダイオードＤ
Ａ及びＤＢを経て第１トランジスタＴ１Ａ及びＴ１Ｂの
ベースにそれぞれ接続されている。
【００１３】値Ｃ１を有するキャパシタＣ１の第１電極
板と、値Ｃ２を有するキャパシタＣ２の第１電極板とが
出力端Ｖout に接続されている。２つの第２トランジス
タＴ２Ａ及びＴ２ＢのベースがともにキャパシタＣ１の
第２電極板に接続されている。これら２つの第２トラン
ジスタのエミッタはともに、 − 出力増幅器２１の“−”入力端と、 − 値Ｒ２０を有する抵抗２０を介して基準電圧Ｖref
の点と、 − キャパシタＣ２の第２電極板と に接続されている。
板と、値Ｃ２を有するキャパシタＣ２の第１電極板とが
出力端Ｖout に接続されている。２つの第２トランジス
タＴ２Ａ及びＴ２ＢのベースがともにキャパシタＣ１の
第２電極板に接続されている。これら２つの第２トラン
ジスタのエミッタはともに、 − 出力増幅器２１の“−”入力端と、 − 値Ｒ２０を有する抵抗２０を介して基準電圧Ｖref
の点と、 − キャパシタＣ２の第２電極板と に接続されている。
【００１４】基準電圧Ｖref は電源電圧ＶＣＣの値のほ
ぼ半分の値を有する。アセンブリＡの動作を以下に説明
する。アセンブリＢの動作はこの説明に必要な変更を加
えて推論しうる。すなわち、相補的なこれら２つのアセ
ンブリは、電流源ＩＧＡ又は電流源ＩＧＢのいずれが電
流を生ずるかに応じて同種の役割を奏する。
ぼ半分の値を有する。アセンブリＡの動作を以下に説明
する。アセンブリＢの動作はこの説明に必要な変更を加
えて推論しうる。すなわち、相補的なこれら２つのアセ
ンブリは、電流源ＩＧＡ又は電流源ＩＧＢのいずれが電
流を生ずるかに応じて同種の役割を奏する。
【００１５】電流源ＩＧＡが電流を生じると、トランジ
スタＴ１Ａがターン・オンし、ＶＣＣからのその主電流
がキャパシタＣ１を急速に充電する。これと同時にこの
電流がトランジスタＴ２Ａのベースに給電し、従って電
流源ＩＧＡからの電流がほぼ完全にトランジスタＴ２Ａ
の主電流路を流れ、キャパシタＣ２を充電する。電流源
ＩＧＡが遮断すると、キャパシタＣ１及びＣ２がトラン
ジスタＴ２Ａのベース−エミッタダイオードを介して相
互接続され、抵抗２０を介してともに放電される。
スタＴ１Ａがターン・オンし、ＶＣＣからのその主電流
がキャパシタＣ１を急速に充電する。これと同時にこの
電流がトランジスタＴ２Ａのベースに給電し、従って電
流源ＩＧＡからの電流がほぼ完全にトランジスタＴ２Ａ
の主電流路を流れ、キャパシタＣ２を充電する。電流源
ＩＧＡが遮断すると、キャパシタＣ１及びＣ２がトラン
ジスタＴ２Ａのベース−エミッタダイオードを介して相
互接続され、抵抗２０を介してともに放電される。
【００１６】装置Ａ，Ｂは“ミラー効果”として既知の
効果に類似する効果を用いるもので、この場合増幅器２
１に関するものであり、電流源ＩＧＡからトランジスタ
Ｔ２Ａを経て流れる電流は、増幅器２１の入力電流を無
視しうるものとすると、抵抗２０とキャパシタＣ２との
間で分割される。ノードＶc における電圧が増大する
と、出力端Ｖout における電圧が減少し、従って、Ｃ１
及びＣ２の右側の電極板が固定電圧の点に接続されてい
るものとした場合にノードＶc における電圧は急速に上
昇するも電圧Ｖout がキャパシタＣ１及びＣ２によって
伝達されることによりノードＶc における電圧がこのよ
うに急速に増大するのを防止する。このことはすべて、
キャパシタＣ１及びＣ２の値が大きくなったかのように
生じるが、このことは正しくない。本発明によれば、低
い値のキャパシタを用いることができ、従ってこれらキ
ャパシタを集積化することができる。電流ＩＧＡがトラ
ンジスタＴ２Ａを流れると、電圧はＩＧＡ，Ｃ２及び増
幅器２１の利得βの値に依存する速度で増幅器２１の入
力端に生じる。電流ＩＧＡが消滅すると、Ｔ１Ａ及びＴ
２Ａの電流も消滅し、電圧は時定数τ２＝Ｒ２０×β×
（Ｃ１＋Ｃ２）を以ってノードＶc に生じる。
効果に類似する効果を用いるもので、この場合増幅器２
１に関するものであり、電流源ＩＧＡからトランジスタ
Ｔ２Ａを経て流れる電流は、増幅器２１の入力電流を無
視しうるものとすると、抵抗２０とキャパシタＣ２との
間で分割される。ノードＶc における電圧が増大する
と、出力端Ｖout における電圧が減少し、従って、Ｃ１
及びＣ２の右側の電極板が固定電圧の点に接続されてい
るものとした場合にノードＶc における電圧は急速に上
昇するも電圧Ｖout がキャパシタＣ１及びＣ２によって
伝達されることによりノードＶc における電圧がこのよ
うに急速に増大するのを防止する。このことはすべて、
キャパシタＣ１及びＣ２の値が大きくなったかのように
生じるが、このことは正しくない。本発明によれば、低
い値のキャパシタを用いることができ、従ってこれらキ
ャパシタを集積化することができる。電流ＩＧＡがトラ
ンジスタＴ２Ａを流れると、電圧はＩＧＡ，Ｃ２及び増
幅器２１の利得βの値に依存する速度で増幅器２１の入
力端に生じる。電流ＩＧＡが消滅すると、Ｔ１Ａ及びＴ
２Ａの電流も消滅し、電圧は時定数τ２＝Ｒ２０×β×
（Ｃ１＋Ｃ２）を以ってノードＶc に生じる。
【００１７】電圧Ｖout は、新たなサンプルの到来をト
リガするクロックパルス中、前の値から新たな値に急速
に変化し、従って２つのクロック期間の間で比較的長い
時定数τ２を以って電圧Ｖref に向って変化する。図２
はこの動作を示しており、２つの状態の各々の電圧変化
をそれぞれ“τ１”及び“τ２”で示しており、垂直の
点線がクロックを示している。
リガするクロックパルス中、前の値から新たな値に急速
に変化し、従って２つのクロック期間の間で比較的長い
時定数τ２を以って電圧Ｖref に向って変化する。図２
はこの動作を示しており、２つの状態の各々の電圧変化
をそれぞれ“τ１”及び“τ２”で示しており、垂直の
点線がクロックを示している。
【００１８】図３に示す適用例によれば、一般に“トラ
ック−ホールド”回路と称されるサンプリング装置Ｔ／
Ｈがアナログ−デジタル変換器Ａ／Ｄに先行し、この変
換器が例えばビデオ信号を表わす８ビットのデジタル信
号を生じる。この図３の特性曲線がこの適用例の利点を
示している。出力信号の実効精度を縦座標にプロット
し、これをビットの有効数ＥＮＯＢで表わし、一方、入
力信号の周波数Ｆ（Ｖin）を横座標にプロットしてあ
る。曲線１及び２はトラック−ホールド回路Ｔ／Ｈがあ
る場合と無い場合との結果をそれぞれ示す。トラック−
ホールド回路があると、ビットの有効数が実際にナイキ
スト基準に基づく理論的な限界に達する。
ック−ホールド”回路と称されるサンプリング装置Ｔ／
Ｈがアナログ−デジタル変換器Ａ／Ｄに先行し、この変
換器が例えばビデオ信号を表わす８ビットのデジタル信
号を生じる。この図３の特性曲線がこの適用例の利点を
示している。出力信号の実効精度を縦座標にプロット
し、これをビットの有効数ＥＮＯＢで表わし、一方、入
力信号の周波数Ｆ（Ｖin）を横座標にプロットしてあ
る。曲線１及び２はトラック−ホールド回路Ｔ／Ｈがあ
る場合と無い場合との結果をそれぞれ示す。トラック−
ホールド回路があると、ビットの有効数が実際にナイキ
スト基準に基づく理論的な限界に達する。
【図１】本発明によるサンプル−ホールド回路を示す回
路図である。
路図である。
【図２】サンプル−ホールド回路の動作を示す電圧／時
間線図である。
間線図である。
【図３】サンプル−ホールド回路の適用例を示す線図で
ある。
ある。
２０ 抵抗 ２１ 出力増幅器 ２２ 比較器
フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ
Claims (5)
- 【請求項１】 入力信号を受け、出力信号を生じるサン
プル−ホールド回路を具える集積回路であって、サンプ
ル−ホールド回路は第１キャパシタ及び第２キャパシタ
を有し、各キャパシタの第１電極板が、サンプル−ホー
ルド回路の出力端を構成する出力増幅器の出力端に接続
され、第１キャパシタの第２電極板と出力増幅器の
“−”入力端との間に接続部が設けられ、第２キャパシ
タの第２電極板が前記入力端に接続されている当該サン
プル−ホールド回路を具える集積回路において、 前記サンプル−ホールド回路が、前記出力信号を前記入
力信号と比較する比較回路を具え、この比較回路は比較
状態中比較方向に応じて一方或いは他方の方向の予め定
めた値の電流を生じるようになっており、前記サンプル
−ホールド回路が更に、前記比較回路が電流を生じる際
に前記第１キャパシタの電荷を急速に変えるとともにこ
の比較回路の電流のほぼ全部を第２キャパシタに流し、
比較回路が電流を生じない際に前記キャパシタの双方を
ともに前記出力増幅器の入力端に接続する装置を具えて
いることを特徴とするサンプル−ホールド回路を具える
集積回路。 - 【請求項２】 請求項１に記載のサンプル−ホールド回
路を具える集積回路において、前記比較回路は２つの相
補出力端を有する比較器を以って構成され、この比較器
のこれら出力端は、その入力端に供給される信号間の比
較方向に応じて、互いに逆の電流を生じる２つの電流源
のうちの一方或いは他方の導通を制御するようになって
いることを特徴とするサンプル−ホールド回路を具える
集積回路。 - 【請求項３】 請求項１に記載のサンプル−ホールド回
路を具える集積回路において、第１キャパシタを急速に
充電するために、前記装置が相補的な２つのアセンブリ
を有し、各アセンブリは比較回路の電流方向の１つに対
応し、各アセンブリは第１トランジスタを有し、この第
１トランジスタのベースはこれに対応する電流方向の電
流により附勢され、この第１トランジスタのコレクタは
電源端子に接続され、２つのアセンブリの第１トランジ
スタのエミッタはともに第１キャパシタの第２電極板に
接続されていることを特徴とするサンプル−ホールド回
路を具える集積回路。 - 【請求項４】 請求項３に記載のサンプル−ホールド回
路を具える集積回路において、各アセンブリが第２トラ
ンジスタを有し、この第２トランジスタのベースが第１
トランジスタのエミッタに接続され、この第２トランジ
スタのコレクタが第１トランジスタのベースに接続さ
れ、２つのアセンブリの第２トランジスタのエミッタが
ともに出力増幅器の入力端に接続され、この出力増幅器
の入力端が抵抗を経て基準電圧の点に接続され、この出
力増幅器の入力端が第２キャパシタの第２電極板に接続
されていることを特徴とするサンプル−ホールド回路を
具える集積回路。 - 【請求項５】 請求項１に記載のサンプル−ホールド回
路を具える集積回路において、前記サンプル−ホールド
回路がアナログ−デジタル変換器と関連していることを
特徴とするサンプル−ホールド回路を具える集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9708893 | 1997-07-11 | ||
| FR9708893A FR2766001A1 (fr) | 1997-07-11 | 1997-07-11 | Echantillonneur-bloqueur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11102594A true JPH11102594A (ja) | 1999-04-13 |
| JP4011741B2 JP4011741B2 (ja) | 2007-11-21 |
Family
ID=9509176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19251298A Expired - Lifetime JP4011741B2 (ja) | 1997-07-11 | 1998-07-08 | サンプル−ホールド回路を具える集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5994928A (ja) |
| EP (1) | EP0890957A1 (ja) |
| JP (1) | JP4011741B2 (ja) |
| KR (1) | KR19990013667A (ja) |
| FR (1) | FR2766001A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000055862A1 (en) * | 1999-03-16 | 2000-09-21 | Ess Technology, Inc. | Delta-sigma sample and hold |
| US6535033B2 (en) * | 2000-12-07 | 2003-03-18 | Texas Instruments Incorporated | Peak hold circuit |
| KR100936134B1 (ko) * | 2007-12-10 | 2010-01-12 | 김유정 | 전기온열 황토보료 |
| US8937840B2 (en) | 2011-12-15 | 2015-01-20 | International Business Machines Corporation | Digital voltage boost circuit |
| JP6433115B2 (ja) | 2013-09-04 | 2018-12-05 | 三菱自動車工業株式会社 | エンジンの制御装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4529965A (en) * | 1983-05-03 | 1985-07-16 | Racal Data Communications | Switched-capacitor circuit analog-to-digital converter |
| DE3401516C2 (de) * | 1984-01-18 | 1986-10-16 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Aktives Netzwerk mit geschalteten Kondensatoren und einem Operationsverstärker |
| JPS6369099A (ja) * | 1986-09-10 | 1988-03-29 | Yamaha Corp | サンプルホ−ルド回路 |
| US4894620A (en) * | 1988-04-11 | 1990-01-16 | At&T Bell Laboratories | Switched-capacitor circuit with large time constant |
| JPH04501779A (ja) * | 1988-09-09 | 1992-03-26 | アナログ・ディバイセス・インコーポレーテッド | サンプル・ホールド増幅回路 |
| US4962325A (en) * | 1988-09-09 | 1990-10-09 | Analog Devices, Inc. | Sample-hold amplifier circuit |
| US5015877A (en) * | 1990-04-13 | 1991-05-14 | Harris Corporation | Low distortion sample and hold circuit |
| DE4135644C1 (ja) * | 1991-10-29 | 1993-03-04 | Sgs-Thomson Microelectronics Gmbh, 8011 Grasbrunn, De | |
| US5689201A (en) * | 1995-08-08 | 1997-11-18 | Oregon State University | Track-and-hold circuit utilizing a negative of the input signal for tracking |
-
1997
- 1997-07-11 FR FR9708893A patent/FR2766001A1/fr not_active Withdrawn
-
1998
- 1998-05-22 US US09/083,221 patent/US5994928A/en not_active Expired - Lifetime
- 1998-07-08 KR KR1019980027392A patent/KR19990013667A/ko not_active Application Discontinuation
- 1998-07-08 JP JP19251298A patent/JP4011741B2/ja not_active Expired - Lifetime
- 1998-07-08 EP EP98202292A patent/EP0890957A1/fr not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5994928A (en) | 1999-11-30 |
| EP0890957A1 (fr) | 1999-01-13 |
| FR2766001A1 (fr) | 1999-01-15 |
| JP4011741B2 (ja) | 2007-11-21 |
| KR19990013667A (ko) | 1999-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6337647B1 (en) | Digital-analog current converter | |
| US4651033A (en) | Device for complementary input signals using two circuits with different threshold voltages | |
| JPH0865134A (ja) | バッファ回路 | |
| JP4011741B2 (ja) | サンプル−ホールド回路を具える集積回路 | |
| JP2518393B2 (ja) | 出力切り換え機能を有する電圧・電流変換回路 | |
| US4306225A (en) | Digital-to-analog converting apparatus | |
| US5019821A (en) | Bias circuit for a subranging analog to digital converter | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| JPS6382119A (ja) | コンパレ−タ | |
| JPS5936039Y2 (ja) | スイッチング回路 | |
| JPH0445199Y2 (ja) | ||
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS605663Y2 (ja) | 映像信号切替器 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPH0918297A (ja) | ヒステリシス付きコンパレータ | |
| JPH06223211A (ja) | 対数増幅器 | |
| JPH05110994A (ja) | 自動利得制御回路 | |
| JPS6311768Y2 (ja) | ||
| JP2859015B2 (ja) | Ｄ／ａ変換回路 | |
| JPH0760994B2 (ja) | 電圧比較器 | |
| JPH05191286A (ja) | アナログ・デジタル変換器の制御回路 | |
| JPH05152871A (ja) | 直流帰還増幅器 | |
| JPH01258560A (ja) | ペデスタルクランプ回路 | |
| JPH0750099A (ja) | サンプルホールド回路 | |
| JPH053929B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |