JP4011741B2 - サンプル−ホールド回路を具える集積回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、入力信号を受け、出力信号を生じるサンプル−ホールド回路を具える集積回路であって、サンプル−ホールド回路は第１キャパシタ及び第２キャパシタを有し、各キャパシタの第１電極板が、サンプル−ホールド回路の出力端を構成する出力増幅器の出力端に接続され、第１キャパシタの第２電極板と出力増幅器の“−”入力端との間に接続部が設けられ、第２キャパシタの第２電極板が前記入力端に接続されている当該サンプル−ホールド回路を具える集積回路に関するものである。
このようなサンプル−ホールド回路は他の回路、例えばアナログ−デジタル変換器と関連して用いられ、このサンプル−ホールド回路によりこの変換器の速度を改善しうるようにする。
【０００２】
【従来の技術】
上述したサンプル−ホールド回路は米国特許第5,015,877 号明細書に開示されており、既知である。この米国特許明細書に開示されているサンプル−ホールド回路は更に、相互コンダクタンス入力増幅器と、スイッチを制御する“Ｓ／Ｈ”信号増幅器と、第２キャパシタを入力増幅器の電流により充電する増幅器とを有し、２つのキャパシタの第２電極板が抵抗により相互接続されている。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、制御の融通性が良好で簡単なサンプル−ホールド回路を提供せんとするにある。
【０００４】
【課題を解決するための手段】
本発明は、入力信号を受け、出力信号を生じるサンプル−ホールド回路を具える集積回路であって、サンプル−ホールド回路は第１キャパシタ及び第２キャパシタを有し、各キャパシタの第１電極板が、サンプル−ホールド回路の出力端を構成する出力増幅器の出力端に接続され、第１キャパシタの第２電極板と出力増幅器の“−”入力端との間に接続部が設けられ、第２キャパシタの第２電極板が前記入力端に接続されている当該サンプル−ホールド回路を具える集積回路において、
前記サンプル−ホールド回路が、前記出力信号を前記入力信号と比較する比較回路を具え、この比較回路は比較状態中比較方向に応じて一方或いは他方の方向の予め定めた値の電流を生じるようになっており、前記サンプル−ホールド回路が更に、前記比較回路が電流を生じる際に前記第１キャパシタの電荷を急速に変えるとともにこの比較回路の電流のほぼ全部を第２キャパシタに流し、比較回路が電流を生じない際に前記キャパシタの双方をともに前記出力増幅器の入力端に接続する装置を具えていることを特徴とする。
【０００５】
本発明は特に、出力電圧と入力電圧とを比較する比較器によりキャパシタの充電電流を制御し、これによりキャパシタの充放電回路を簡単にするという着想を基になしたものである。
【０００６】
特定の例では、前記比較回路は２つの相補出力端を有する比較器を以って構成され、この比較器のこれら出力端は、その入力端に供給される信号間の比較方向に応じて、互いに逆の電流を生じる２つの電流源のうちの一方或いは他方の導通を制御するようにする。
【０００７】
第１キャパシタを急速に充電するために、前記装置が相補的な２つのアセンブリを有し、各アセンブリは比較回路の電流方向の１つに対応し、各アセンブリは第１トランジスタを有し、この第１トランジスタのベースはこれに対応する電流方向の電流により附勢され、この第１トランジスタのコレクタは電源端子に接続され、２つのアセンブリの第１トランジスタのエミッタはともに第１キャパシタの第２電極板に接続されているようにするのが有利である。
【０００８】
このようにすることにより、第１キャパシタを極めて急速に充電することができる。
各アセンブリが第２トランジスタを有し、この第２トランジスタのベースが第１トランジスタのエミッタに接続され、この第２トランジスタのコレクタが第１トランジスタのベースに接続され、２つのアセンブリの第２トランジスタのエミッタがともに出力増幅器の入力端に接続され、この出力増幅器の入力端が抵抗を経て基準電圧の点に接続され、この出力増幅器の入力端が第２キャパシタの第２電極板に接続されているようにするのが好ましい。
【０００９】
これにより、第１及び第２キャパシタ間の接続が制御され、従ってより一層有効なものとなる。
特に有利な適用に当たっては、サンプル−ホールド回路を用いて、アナログ−デジタル変換器の入力信号を波形整形する。
本発明の上述した特徴及びその他の特徴は以下の実施例に関する説明から明らかとなるであろう。
【００１０】
【発明の実施の形態】
図１のサンプル−ホールド回路は入力端子Ｖ_inと出力端子Ｖ_out とを有する。比較器２２は出力信号Ｖ_out と入力信号Ｖ_inとを比較する。この比較器は２つの相補信号を生じる２つの相補出力端を有し、これらの相補信号は、クロックＣＬＫにより制御される瞬時に、信号Ｖ_in及びＶ_out 間の比較方向に応じて２つの電流源ＩＧＡ及びＩＧＢのうちの一方又は他方の導通を制御する。電流源ＩＧＡは値ＩＧＡを有する電流をノードＳに導入し、電流源ＩＧＢは値ＩＧＢを有する電流をこのノードＳから抽出する。比較器と電流源ＩＧＡ，ＩＧＢとのアセンブリが前述した比較回路を構成する。
【００１１】
ノードＳからの装置は出力増幅器２１の“−”入力端に接続されたノードＶ_c の電圧を制御し、この出力増幅器２１の出力端がサンプル−ホールド回路の出力端Ｖ_out を構成している。この増幅器２１は、絶対値βで有限の負の利得を有する。
【００１２】
この装置は相補的な２つのアセンブリを有する。一方のアセンブリＡはＮＰＮ型の第１トランジスタＴ１Ａ及び第２トランジスタＴ２Ａを有し、他方のアセンブリＢはＰＮＰ型の第１トランジスタＴ１Ｂ及び第２トランジスタＴ２Ｂを有する。これらアセンブリでは、第１トランジスタＴ１Ａ及びＴ１ＢのベースがノードＳに接続され、これらトランジスタのコレクタが固定電圧源、すなわち電源ＶＣＣ及び大地にそれぞれ接続され、これらトランジスタのエミッタが第２トランジスタＴ２Ａ及びＴ２Ｂのベースにそれぞれ接続され、これら第２トランジスタのコレクタが、これら第２トランジスタの主電流の順方向にそれぞれ配置されたダイオードＤＡ及びＤＢを経て第１トランジスタＴ１Ａ及びＴ１Ｂのベースにそれぞれ接続されている。
【００１３】
値Ｃ１を有するキャパシタＣ１の第１電極板と、値Ｃ２を有するキャパシタＣ２の第１電極板とが出力端Ｖ_out に接続されている。
２つの第２トランジスタＴ２Ａ及びＴ２ＢのベースがともにキャパシタＣ１の第２電極板に接続されている。
これら２つの第２トランジスタのエミッタはともに、
− 出力増幅器２１の“−”入力端と、
− 値Ｒ２０を有する抵抗２０を介して基準電圧Ｖ_ref の点と、
− キャパシタＣ２の第２電極板と
に接続されている。
【００１４】
基準電圧Ｖ_ref は電源電圧ＶＣＣの値のほぼ半分の値を有する。
アセンブリＡの動作を以下に説明する。アセンブリＢの動作はこの説明に必要な変更を加えて推論しうる。すなわち、相補的なこれら２つのアセンブリは、電流源ＩＧＡ又は電流源ＩＧＢのいずれが電流を生ずるかに応じて同種の役割を奏する。
【００１５】
電流源ＩＧＡが電流を生じると、トランジスタＴ１Ａがターン・オンし、ＶＣＣからのその主電流がキャパシタＣ１を急速に充電する。これと同時にこの電流がトランジスタＴ２Ａのベースに給電し、従って電流源ＩＧＡからの電流がほぼ完全にトランジスタＴ２Ａの主電流路を流れ、キャパシタＣ２を充電する。電流源ＩＧＡが遮断すると、キャパシタＣ１及びＣ２がトランジスタＴ２Ａのベース−エミッタダイオードを介して相互接続され、抵抗２０を介してともに放電される。
【００１６】
装置Ａ，Ｂは“ミラー効果”として既知の効果に類似する効果を用いるもので、この場合増幅器２１に関するものであり、電流源ＩＧＡからトランジスタＴ２Ａを経て流れる電流は、増幅器２１の入力電流を無視しうるものとすると、抵抗２０とキャパシタＣ２との間で分割される。ノードＶ_c における電圧が増大すると、出力端Ｖ_out における電圧が減少し、従って、Ｃ１及びＣ２の右側の電極板が固定電圧の点に接続されているものとした場合にノードＶ_c における電圧は急速に上昇するも電圧Ｖ_out がキャパシタＣ１及びＣ２によって伝達されることによりノードＶ_c における電圧がこのように急速に増大するのを防止する。このことはすべて、キャパシタＣ１及びＣ２の値が大きくなったかのように生じるが、このことは正しくない。本発明によれば、低い値のキャパシタを用いることができ、従ってこれらキャパシタを集積化することができる。電流ＩＧＡがトランジスタＴ２Ａを流れると、電圧はＩＧＡ，Ｃ２及び増幅器２１の利得βの値に依存する速度で増幅器２１の入力端に生じる。電流ＩＧＡが消滅すると、Ｔ１Ａ及びＴ２Ａの電流も消滅し、電圧は時定数τ２＝Ｒ２０×β×（Ｃ１＋Ｃ２）を以ってノードＶ_c に生じる。
【００１７】
電圧Ｖ_out は、新たなサンプルの到来をトリガするクロックパルス中、前の値から新たな値に急速に変化し、従って２つのクロック期間の間で比較的長い時定数τ２を以って電圧Ｖ_ref に向って変化する。図２はこの動作を示しており、２つの状態の各々の電圧変化をそれぞれ“τ１”及び“τ２”で示しており、垂直の点線がクロックを示している。
【００１８】
図３に示す適用例によれば、一般に“トラック−ホールド”回路と称されるサンプリング装置Ｔ／Ｈがアナログ−デジタル変換器Ａ／Ｄに先行し、この変換器が例えばビデオ信号を表わす８ビットのデジタル信号を生じる。この図３の特性曲線がこの適用例の利点を示している。出力信号の実効精度を縦座標にプロットし、これをビットの有効数ＥＮＯＢで表わし、一方、入力信号の周波数Ｆ（Ｖ_in）を横座標にプロットしてある。曲線１及び２はトラック−ホールド回路Ｔ／Ｈがある場合と無い場合との結果をそれぞれ示す。トラック−ホールド回路があると、ビットの有効数が実際にナイキスト基準に基づく理論的な限界に達する。
【図面の簡単な説明】
【図１】本発明によるサンプル−ホールド回路を示す回路図である。
【図２】サンプル−ホールド回路の動作を示す電圧／時間線図である。
【図３】サンプル−ホールド回路の適用例を示す線図である。
【符号の説明】
２０ 抵抗
２１ 出力増幅器
２２ 比較器

Claims (5)

1. 入力信号を受け、出力信号を生じるサンプル−ホールド回路を具える集積回路であって、サンプル−ホールド回路は第１キャパシタ及び第２キャパシタを有し、各キャパシタの第１電極板が、サンプル−ホールド回路の出力端を構成する出力増幅器の出力端に接続され、第１キャパシタの第２電極板と出力増幅器の“−”入力端との間に接続部が設けられ、第２キャパシタの第２電極板が前記入力端に接続されている当該サンプル−ホールド回路を具える集積回路において、
   前記サンプル−ホールド回路が、前記出力信号を前記入力信号と比較する比較回路を具え、この比較回路は比較状態中比較方向に応じて一方或いは他方の方向の予め定めた値の電流を生じるようになっており、前記サンプル−ホールド回路が更に、前記比較回路が電流を生じる際に前記第１キャパシタの電荷を急速に変えるとともにこの比較回路の電流のほぼ全部を第２キャパシタに流し、比較回路が電流を生じない際に前記キャパシタの双方をともに前記出力増幅器の入力端に接続する装置を具えていることを特徴とするサンプル−ホールド回路を具える集積回路。
2. 請求項１に記載のサンプル−ホールド回路を具える集積回路において、前記比較回路は２つの相補出力端を有する比較器を以って構成され、この比較器のこれら出力端は、その入力端に供給される信号間の比較方向に応じて、互いに逆の電流を生じる２つの電流源のうちの一方或いは他方の導通を制御するようになっていることを特徴とするサンプル−ホールド回路を具える集積回路。
3. 請求項１に記載のサンプル−ホールド回路を具える集積回路において、第１キャパシタを急速に充電するために、前記装置が相補的な２つのアセンブリを有し、各アセンブリは比較回路の電流方向の１つに対応し、各アセンブリは第１トランジスタを有し、この第１トランジスタのベースはこれに対応する電流方向の電流により附勢され、この第１トランジスタのコレクタは電源端子に接続され、２つのアセンブリの第１トランジスタのエミッタはともに第１キャパシタの第２電極板に接続されていることを特徴とするサンプル−ホールド回路を具える集積回路。
4. 請求項３に記載のサンプル−ホールド回路を具える集積回路において、各アセンブリが第２トランジスタを有し、この第２トランジスタのベースが第１トランジスタのエミッタに接続され、この第２トランジスタのコレクタが第１トランジスタのベースに接続され、２つのアセンブリの第２トランジスタのエミッタがともに出力増幅器の入力端に接続され、この出力増幅器の入力端が抵抗を経て基準電圧の点に接続され、この出力増幅器の入力端が第２キャパシタの第２電極板に接続されていることを特徴とするサンプル−ホールド回路を具える集積回路。
5. 請求項１に記載のサンプル−ホールド回路を具える集積回路において、前記サンプル−ホールド回路がアナログ−デジタル変換器と関連していることを特徴とするサンプル−ホールド回路を具える集積回路。

Images