JPH0213992B2 - - Google Patents

Info

Publication number
JPH0213992B2
JPH0213992B2 JP59032240A JP3224084A JPH0213992B2 JP H0213992 B2 JPH0213992 B2 JP H0213992B2 JP 59032240 A JP59032240 A JP 59032240A JP 3224084 A JP3224084 A JP 3224084A JP H0213992 B2 JPH0213992 B2 JP H0213992B2
Authority
JP
Japan
Prior art keywords
signal
transistor
switching
circuit
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59032240A
Other languages
English (en)
Other versions
JPS60176377A (ja
Inventor
Yukio Nishizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP59032240A priority Critical patent/JPS60176377A/ja
Publication of JPS60176377A publication Critical patent/JPS60176377A/ja
Publication of JPH0213992B2 publication Critical patent/JPH0213992B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は信号切換回路に係り、大振幅かつダイ
ナミツクに変動する信号を切換えて出力する信号
切換回路に関する。
従来技術 第1図は従来の信号切換回路の一例の回路図を
示す。同図中、端子1に入来する第2図Aに示す
第1の映像信号はトランジスタQ1のベースに供
給され、端子2に入来する第2図Bに示す第2の
映像信号はトランジスタQ3のベースに供給され
る。またパルス発生回路3は端子4より入来する
切換制御パルスを整形して第2図Cに示す切換パ
ルスをトランジスタQ2のベースに供給すると共
に、上記切換パルスを反転した第2図Dに示す切
換パルスをトランジスタQ4のベースに供給する。
第2図C,Dの切換パルスのHレベル電圧は第1
及び第2の映像信号の最大電圧より大とされ、L
レベル電圧は映像信号の最小電圧より小とされて
いる。このため、トランジスタQ1,Q2の共通エ
ミツタからは夫々のベースに入来する信号のうち
電圧の高い方の信号つまり第2図Cの切換パルス
のLレベル期間T1、T3に第1の映像信号、Hレ
ベル期間T2にこの切換パルスが取り出され第2
図Eに示す波形の信号がトランジスタQ6のベー
スに供給される。また同様にしてトランジスタ
Q3,Q4の共通エミツタからは第2図Dの切換パ
ルスのLレベル期間T2に第2の映像信号、Hレ
ベル期間T1、T3にこの切換パルスが取り出され
第2図Fに示す波形の信号がトランジスタQ5
ベースに供給される。トランジスタQ5,Q6では
第2図E,Fの2つの信号が比較され、両者のう
ち電圧の低い方の信号つまり期間T1、T3に第1
の映像信号、期間T2に第2の映像信号が取り出
され第2図Gに示す波形の映像信号が端子5より
出力される。
発明が解決しようとする問題点 例えば文字多重放送の如く、背景画に文字のス
ーパインポーズを行なう場合等において、上記回
路の端子1,2夫々に入来する映像信号を高速で
切換出力する必要がある。ここで、映像信号はそ
の振幅(コントラスト)及び直流電圧(ブライ
ト)がダイナミツクに変化するため、第2図C,
Dに示す切換パルスは例えば電圧0〜12Vと大振
幅が必要となる。しかし、大振幅かつ高速で立上
がり及び立下がりを行なう切換パルスを発生させ
ることは非常に困難であり、上記回路では高速切
換が難かしいという問題点があつた。
そこで、本発明は上記問題点を解決した信号切
換回路を提供することを目的とする。
問題点を解決するための手段 本発明は、第1の信号と第2の信号とを比較し
その時点における低レベル(又は高レベル)の信
号を選択し第3の信号として出力する第1の比較
選択回路と、供給される切換制御信号に応じて該
第3の信号又は第1の信号を出力する第1のスイ
ツチング回路と、供給される切換制御信号に応じ
て第2の信号又は第3の信号を出力する第2のス
イツチング回路と、第1のスイツチング回路の出
力信号と第2のスイツチング回路の出力信号とを
比較しその時点における高レベル(又は低レベ
ル)の信号を選択し切換信号に応じた第1の信号
又は第2の信号を出力する第2の比較選択回路と
より構成したものであり、第3図以下と共にその
一実施例につき説明する。
実施例 第3図は本発明回路の一実施例の回路図を示
す。同図中、端子10には第4図Aに示す第1の
映像信号aが入来し、端子11には第4図Bに示
す第2の映像信号bが入来する。映像信号aは
NPN形トランジスタQ10のベースに供給され、ト
ランジスタQ10及び定電流源12で構成されるエ
ミツタフオロア回路で、インピーダンス変換され
てトランジスタQ12,Q17夫々のベースに供給さ
れる。また、映像信号BはNPN形トランジスタ
Q11のベースに供給され、トランジスタQ11及び
定電流源13で構成されるエミツタフオロア回路
でインピーダンス変換されてトランジスタQ13
Q21夫々のベースに供給される。
PNP形トランジスタQ12,Q13夫々のコレクタ
は接地されこれらの共通エミツタは定電流源14
に接続され、トランジスタQ12,Q13及び定電流
源14によつて第1の比較選択回路15が構成さ
れている。トランジスタQ12,Q13は夫々ベース
電圧の差が微小電圧(0.1V程度)異なるとベー
ス電圧の低い方のトランジスタだけが導通し他方
のトランジスタは非導通となり、導通したトラン
ジスタは定電流源13より動作電流源を供給され
るエミツタフオロア回路として動作する。従つて
トランジスタQ12,Q13夫々のベースに供給され
る映像信号a,b夫々が比較され、その時点にお
ける電圧の低い方の映像信号が選択されて第4図
Cに示す如き第3の映像信号cとしてトランジス
タQ12,Q13の共通エミツタより取り出され、ト
ランジスタQ14,Q18の共通ベースに供給される。
端子16には映像信号の切換制御を行なうため
の切換制御パルスが入来しパルス発生回路17に
供給される。パルス発生回路17は上記切換制御
パルスを整形してLレベルが電圧0V、Hレベル
が電圧V3の第4図Dに示す切換パルスdを生成
しトランジスタQ15のベースに供給し、またHレ
ベルが端子18よりの電源電圧Vccで、Lレベル
が電圧Vcc−V3の第4図Eに示す切換パルスe
を生成しトランジスタQ16のベースに供給する。
また切換制御パルスを反転整形してLレベル、H
レベル夫々が電圧0V、電圧V3の第4図Fに示す
切換パルスfを生成しトランジスタQ19のベース
に供給し、またHレベル、Lレベル夫々が電圧
Vcc、Vcc−V3の第4図Gに示す切換パルスgを
生成しトランジスタQ20のベースに供給する。
NPN形トランジスタQ14のエミツタはレベルシ
フト用のダイオードD1を介してNPN形トランジ
スタQ15のコレクタに接続され、トランジスタ
Q15のエミツタは抵抗R1を介して接地されてい
る。またPNP形トランジスタQ16のエミツタは抵
抗R2を介して電源端子18に接続され、トラン
ジスタQ16のコレクタはトランジスタQ15のコレ
クタと、コレクタを接地されたPNP形トランジ
スタQ17のエミツタとに接続されており、上記の
トランジスタQ14〜Q17等により第1のスイツチ
ング回路19が構成されている。
ここで、切換パルスd,eがLレベルの期間
T10、T12、T14ではトランジスタQ16が導通し、
このトランジスタQ16及び抵抗R2が定電流源とし
て動作しI16=(V3−VBE)/R2(ただしVBEはトラ
ンジスタQ16のベース・エミツタ間電圧)で表わ
されるコレクタ電流I16が流れる。またトランジ
スタQ15は非導通となる。このため、トランジス
タQ17と、トランジスタQ16、抵抗R2による定電
流源でエミツタフオロア回路が構成され、トラン
ジスタQ17のベースに供給された映像信号aがト
ランジスタQ17のエミツタより取り出される。こ
のときトランジスタQ14はエミツタ電圧(映像信
号a)がベース電圧(映像信号c)より大である
ため非導通である。また、切換パルスd,eがH
レベルの期間T11、T13ではトランジスタQ15が導
通し、このトランジスタQ15及び抵抗R1が定電流
源として動作しI15=(V3−VBE)/R1(ただしVBE
はトランジスタQ15のベース・エミツタ間電圧)
で表わされるコレクタ電流I15が流れる。また、
トランジスタQ16は非導通である。このため、ト
ランジスタQ14と、トランジスタQ15、抵抗R1
よる定電流源でエミツタフオロア回路が構成さ
れ、トランジスタQ14のベースに供給された映像
信号cがトランジスタQ14のエミツタよりダイオ
ードD1を介して取り出される。このときトラン
ジスタQ17はエミツタ電圧(映像信号c)がベー
ス電圧(映像信号a)より小であるため非導通で
ある。このようにしてトランジスタQ17のエミツ
タ(つまりダイオードD1のカソード)より第4
図Hに示す映像信号hが取り出されトランジスタ
Q23のベースに供給される。
NPN形トランジスタQ18のエミツタはレベルシ
フト用のダイオードD2を介してNPN形トランジ
スタQ19のコレクタに接続され、トランジスタ
Q19のエミツタは抵抗R3を介して接地されてい
る。またPNP形トランジスタQ20のエミツタは抵
抗R4を介して電源端子18に接続され、トラン
ジスタQ20のコレクタはトランジスタQ19のコレ
クタと、コレクタを接地されたPNP形トランジ
スタQ21のエミツタとに接続されており、上記の
トランジスタQ18〜Q21等により第2のスイツチ
ング回路20が構成されている。
この第2のスイツチング回路20は第1のスイ
ツチング回路19と同様に動作する。切換パルス
f,gがHレベルの期間T10、T12、T14ではトラ
ンジスタQ20,Q21が非導通でトランジスタQ19
導通し、トランジスタQ18と、トランジスタQ19
抵抗R3による定電流源でエミツタフオロア回路
が構成され、映像信号cがトランジスタQ18のエ
ミツタよりダイオードD2を介して取り出される。
また切換パルスf,gがLレベルの期間T11
T13ではトランジスタQ18,Q19が非導通でトラン
ジスタQ20が導通し、トランジスタQ21と、トラ
ンジスタQ20、抵抗R4による定電流源でエミツタ
フオロア回路が構成され、映像信号bがトランジ
スタQ21のエミツタより取り出される。このよう
にしてトランジスタQ21のエミツタ(つまりダイ
オードD2のカソード)より第4図Iに示す映像
信号iが取り出されトランジスタQ22のベースに
供給される。
NPN形トランジスタQ22,Q23夫々のコレクタ
端子18に接続され、これらの共通エミツタは定
電流源21を介して接地され、トランジスタ
Q22,Q23及び定電流源21によつて第2の比較
回路22が構成されている。この第2の比較回路
22は第1比較回路と逆にトランジスタQ22
Q23のうちベース電圧の高い方のトランジスタだ
けが導通し、導通したトランジスタと定電流源2
1よりエミツタフオロア回路が構成される。従つ
てトランジスタQ23,Q22夫々のベースに供給さ
れる映像信号h,i夫々が比較され、その時点に
おける電圧の高い方の映像信号が選択される。つ
まり映像信号a,b夫々は映像信号cより大であ
るから映像信号h,i中の映像信号a,bの成分
が取り出され、切換パルスd,e(切換制御パル
ス)がLレベルである期間T10、T12、T14におい
て映像信号aの成分、切換パルスd,eがHレベ
ルの期間T11、T13において映像信号bの成分よ
りなる第4図Jに示す如き映像信号jが取り出さ
れ、端子23より出力される。
ここでパルス発生回路17の出力する切換パル
スd,e,f,g夫々の振幅V3はトランジスタ
Q15,Q16,Q19,Q20夫々を導通させるだけの例
えば1V程度で良い。このため、小振幅のパルス
の立上がり及び立下がりを高速に行なわしめるこ
とは容易にでき、これによつて映像信号a,bの
切換を高速に行ない得る。
上記実施例における第1、第2のスイツチング
回路19,20のトランジスタQ14,Q18夫々に
映像信号cを供給する代りにトランジスタQ14
Q18夫々のベースに固定バイアスをかけ、固定バ
イアスによる基準電圧と映像信号a,b夫々とを
切換出力することも考えられるが、この場合上記
基準電圧を映像信号a,bの最低値以下に設定し
なければならず、基準電圧と映像信号a,b夫々
とのレベル差が大きいため第1、第2のスイツチ
ング回路19,20夫々の切換時における出力信
号の立上がりの時間が大となる。一方、第3図示
の回路ではスイツチング回路19,20夫々は映
像信号a,bの同一時点で電圧の低い方の信号で
ある映像信号cと映像信号a,bとを切換出力す
るため、映像信号a,b夫々と映像信号cとのレ
ベル差は小さく切換時における映像信号h,iの
立上り及び立下がりの時間は最小となる。これに
よつて映像信号a,bの切換えを高速に行なうこ
とが可能となる。
また、比較選択回路15,22、スイツチング
回路19,20夫々はエミツタフオロア回路の組
合せであるため、第3図示の回路では周波数特性
の劣化がない。
なお、第1の比較選択回路15のトランジスタ
Q12,Q13を夫々NPN形トランジスタで構成して
映像信号a,bのその時点における電圧の高い方
の映像信号を取り出してトランジスタQ17,Q21
夫々に供給し、また、映像信号a,bを夫々トラ
ンジスタQ14,Q18に供給し、更に第2の比較選
択回路22のトランジスタQ22,Q23夫々をPNP
形トランジスタで構成して、供給される2つの映
像信号のその時点における電圧の低い方の映像信
号を取り出しても、第1図示の回路と同一の映像
信号jを得ることができ、上記実施例に限定され
ない。
また、端子10,11に入来する信号は映像信
号に限らず大振幅の信号であればどんな信号であ
つても良く、上記実施例に限定されない。
効 果 上述の如く、本発明になる信号切換回路は、第
1の信号と第2の信号とを比較しその時点におけ
る低レベル(又は高レベル)の信号を選択し第3
の信号として出力する第1の比較選択回路と、供
給される切換制御信号に応じて第3の信号又は第
1の信号を出力する第1のスイツチング回路と、
供給される切換制御信号に応じて第2の信号又は
第3の信号を出力する第2のスイツチング回路
と、第1のスイツチング回路の出力信号と第2の
スイツチング回路の出力信号とを比較しその時点
における高レベル(又は低レベル)の信号を選択
し切換信号に応じた第1の信号又は第2の信号を
出力する第2の比較選択回路とより構成したた
め、第1及び第2のスイツチング回路を切換制御
するための切換パルスは小振幅で良く、この切換
パルスを発生するのは容易であり、また第2の比
較選択回路の切換時における出力信号の立上がり
及び立下がりの時間が最小で済み、これによつて
第1及び第2の信号の切換えを高速に行なうこと
ができ、更に第1及び第2の比較選択回路と、第
1及び第2のスイツチング回路総てをエミツタフ
オロア回路として動作するよう構成して出力信号
の周波数特性の劣化を防止することができる等の
特長を有している。
【図面の簡単な説明】
第1図は従来回路の一例の回路図、第2図は第
1図示の回路各部の信号波形図、第3図は本発明
回路の一実施例の回路図、第4図は第3図示の回
路各部の信号波形図である。 10,11,16,18,23……端子、1
2,13,14,21……定電流源、15,22
……比較選択回路、17……パルス発生回路、1
9,20……スイツチング回路、D1,D2……ダ
イオード、Q10〜Q23……トランジスタ、R1〜R4
……抵抗。
【特許請求の範囲】
1 映像信号を入力しこの入力した信号を伝達特
性Gで決定される周波数特性により伝達する第1
の伝送回路と、前記第1の伝送回路の出力信号を
外部からの制御信号によりn(nは任意の正の整
数)水平走査期間毎に切り換える第1のスイツチ
と、前記制御信号によりn水平走査期間にわたつ
て前記第1の伝送回路の出力信号を前記第1のス
イツチを介して順に入力し次のn水平走査期間に
わたつてこの入力された信号を逆の時系列で順に
出力する第1のメモリ回路と、前記制御信号の逆
位相信号によりn水平走査期間にわたつて前記第
1の伝送回路の出力信号を前記第1のスイツチを
介して順に入力し次のn水平走査期間にわたつて
この入力された信号を逆の時系列で順に出力する
第2のメモリ回路と、前記第1および第2のメモ
リ回路の出力信号を前記第1のスイツチの切り換
えとは逆位相で切り換えて1系列の信号を出力す
る第2のスイツチと、前記第2のスイツチの出力
信号を前記伝達特性Gで決定される周波数特性で
伝達する第2の伝送回路と、前記第2の伝送回路
の出力信号を外部からの制御信号によりn水平走
査期間毎に切り換える第3のスイツチと、前記制
御信号によりn水平走査期間にわたつて前記第2
の伝送回路の出力信号を前記第3のスイツチを介
して順に入力し次のn水平走査期間にわたつてこ
の入力された信号を逆の時系列で順に出力する第
JP59032240A 1984-02-22 1984-02-22 信号切換回路 Granted JPS60176377A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59032240A JPS60176377A (ja) 1984-02-22 1984-02-22 信号切換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59032240A JPS60176377A (ja) 1984-02-22 1984-02-22 信号切換回路

Publications (2)

Publication Number Publication Date
JPS60176377A JPS60176377A (ja) 1985-09-10
JPH0213992B2 true JPH0213992B2 (ja) 1990-04-05

Family

ID=12353466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59032240A Granted JPS60176377A (ja) 1984-02-22 1984-02-22 信号切換回路

Country Status (1)

Country Link
JP (1) JPS60176377A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034818A (en) * 1989-07-10 1991-07-23 Samsung Electronics Co., Ltd. Priority selector for external signals

Also Published As

Publication number Publication date
JPS60176377A (ja) 1985-09-10

Similar Documents

Publication Publication Date Title
US4581541A (en) Switch device equipped with muting function
EP0697766B1 (en) Buffer circuit with wide dynamic range
US4918450A (en) Analog/digital converter circuit
US4429270A (en) Switched current source for sourcing current to and sinking current from an output node
EP0131205B1 (en) Current source control potential generator for ecl logic circuits
JPH01136419A (ja) 発振回路
US5084632A (en) Asymmetrical signal generator circuit
US4347531A (en) Circuit converting a pair of differential input signals to single-ended output signals
US4051428A (en) Current control circuit with current proportional circuit
US4651025A (en) Circuit for generating a triangular voltage
JPH0213992B2 (ja)
KR20010041971A (ko) 스위치 회로
JP2998258B2 (ja) スイッチ回路
US4300058A (en) Electronic switch for converting a pulse signal into an analog signal
US4122362A (en) Stepped pulse generator circuit
JPS605663Y2 (ja) 映像信号切替器
US4499429A (en) Variable gain control circuit
KR900006465B1 (ko) 신호 처리회로
JP3008422B2 (ja) Ecl―cmosレベル変換回路
US5914642A (en) Temperature independent current controlled multivibrator
JP2755004B2 (ja) 階調補正回路
SU1598153A1 (ru) Аналоговый N-канальный коммутатор широкополосных видеосигналов
KR930009874B1 (ko) 복합영상신호 발생회로
JP2687160B2 (ja) スイッチ回路
JPH024524Y2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term