JPS6369099A

JPS6369099A - サンプルホ−ルド回路

Info

Publication number: JPS6369099A
Application number: JP61213383A
Authority: JP
Inventors: Kenji Yokoyama; 健司横山
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1986-09-10
Filing date: 1986-09-10
Publication date: 1988-03-29
Also published as: US4801823A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、出力波形の歪の低減を図ったサンプルホー
ルド回路に関する。

「従来の技術」第６図は、従来の非反転型サンプルホールド回路の構成
例を示す回路図である。この図において、符号ｌは、例
えばオーディオ信号等の入力信号が印加される入力端子
、２は演算増幅器、３はサンプリングパルスによって開
閉制御されるスイッチ、４はコンデンサ、５は高入力イ
ンピーダンスのバッファアンプ（利得＝１）、６は出力
端子である。この回路において、スイッチ３をオンとす
ると、コンデンサ４が入力信号レベルまで充電され、ス
イッチ３をオフとすると、コンデンサ４の充電電圧がバ
ッファアンプ５を介して、サンプル電圧として出力端子
６から出力される。

第７図は、従来の反転型サンプルホールド回路の構成例
を示す回路図である。この図において、８は入力端子、
９．ＩＯは抵抗（値は共にＲ）、１１．１２はサンプリ
ングパルスによって開閉制御され、かつ、連動動作する
スイッチ、！３は演算増幅器１４およびコンデンサ１５
から構成される積分回路、！６は出力端子である。この
回路において、入力端子８ヘオ一デイオ信号等の入力信
号を印加し、スイッチＩ２をオン、スイッチ１１をオフ
とすると、出力端子１６に得られる出力信号（演算増幅
器１４の出力信号）が入力信号を反転した信号となり、
また、コンデンサＩ５がこの出力信号レベルまで充電さ
れる。次に、スイッチＩ２をオフ、スイッチ１１をオン
とすると、入力信号の変動にかかわらず、コンデンサ１
５に充電されている電圧が出力端子１６から出力される
。第８図（イ）に入力信号Ｓｉと出力信号Ｓｏを示し、
また、同図（ロ）にスイッチ１２のオン／オフ状態を示
す。

またこの図において、符号Ｆは、出力信号ＳＯが人力信
号Ｓｉに追従するフォローモードの期間を示し、符号Ｈ
はコンデンサＩ５にホールドされた電圧が出力信号Ｓｏ
として出力されるホールドモードの期間を示している。

「発明が解決しようとする問題点」ところで、上述した第６図、第７図の回路におけるスイ
ッチ３，１１．１２としては、通常、第９図に示すよう
な、電流オフセットがないＣ−ＭＯＳアナログスイッチ
が用いられる。しかしながら、このアナログスイッチに
は次の問題がある。

■サンプリングパルスＳｐの振幅として、比較的高レベ
ル（±５Ｖ程度）が必要となる。

■耐圧か比較的低く、このため、人力信号Ｓｉとして小
レベル（±ＩＯＶ程度）の信号しか扱えない。

■第１３図に破線で示すような等価容量が存在するため
、サンプリングパルスＳｐの立ち上がり／立ち下がりの
大きさくｄＶ／ｄｔ）によって、同立ち上がり／立ち下
がり時点でスルー状態となり、第１０図に示すように、
出力信号Ｓｏにスパイクが現れる。そして、このスパイ
クが雑音の原因となり、また、このスパイクがコンデン
サ１５の保持電荷を変化させることから、出力信号Ｓｏ
に歪が発生ずる。

このように、Ｃ−ＭＯＳアナログスイッチには種々の問
題点がある。

他方、第１１図に示すような、バイポーラトランジスタ
１８を用いたアナログスイッチも知られている。このア
ナログスイッチの場合、扱える電圧がトランジスタ１８
のエミッターコレクタ耐圧によって決まり、したがって
、比較的高い電圧まで扱うことができるが、次の問題が
ある。

■第１５図のスイッチ１９をオフとすると、トランジス
タ１８がオン（アナログスイッチがオン）となるが、こ
の時、入力端子ＩＮの電圧によってトランジスタ１８の
ベース電流が変化し、この影響がトランジスタ１８のコ
レクタ出力電圧に歪を生じさせる。

■トランジスタ１８をオンとするために電圧（エミッタ
ーベース間電圧）が必要であり、このため、サンプルホ
ールド回路の入力電圧として電源電圧より小さい電圧し
か印加できず、電源利用率が悪い。

この発明は上述した事情に鑑みてなされたもので、その
目的は、出力信号に含まれる歪、雑音が少なく、かつ、
低レベルのサンプリングパルスによってホールド／フォ
ローの切換を行うことができるサンプルホールド回路を
提供することにある。

「問題点を解決するための手段」この発明は、入力信号をサンプル回路を介して積分回路
へ印加し、この積分回路で電圧ホールドを行うサンプル
ホールド回路において、前記サンプル回路を、サンプリ
ングパルスのレベルに応じて変換利得が変化する可変利
得電圧／電流変換回路によって構成したことを特徴とし
ている。

「作用」この発明によれば、従来スイッチング回路によって行っ
ていたボールド／フォローの切換を、アナログ乗算器と
して機能する可変利得電圧／電流変換回路によってアナ
ログ的に行う。この結果、スイッチングに基づく雑音、
歪をなくすことができる。また、可変利得電圧／電流変
換回路は増幅利得があるので、低レベルのサンプリング
パルスによってホールド／フォローの切換を行うことが
できる。

「実施例」以下、図面を参照してこの発明の一実施例について説明
する。第１図はこの発明の一実施例によるサンプルボー
ルド回路の原理的構成を示す回路図であり、この図にお
いて第７図の各部に対応する部分には同一の符号を付し
、その説明を省略する。この図において、符号２１は、
第７図のスイッチ＋　１．１２に代えて設けた、ホール
ド／フォローの切換を行う可変利得電圧／電流変換回路
である。この可変利得電圧／電流変換回路２１において
、２２．２３はエミッタが共通接続された第１゜第２の
ＰＮＰトランジスタ、２４．２５は同じくエミッタが共
通接続された第１．第２のＮＰＮトランジスタであり、
トランジスタ２２．２３の共通エミッタが第１のバイア
ス電源２７（第１のバイアス回路）を介して第１の端子
２８に接続され、トランジスタ２４．２５の共通エミッ
タが第２のバイアス電源２９（第２のバイアス回路）を
介して上記第１の端子２８に接続され、トランジスタ２
２．２４の各ベースが第２の端子３０に接続され、トラ
ンジスタ２３．２４の各コレクタが第３の端子３１に接
続され、また、トランジスタ２２．２５の各コレクタ、
トランジスタ２３．２５の各ベースが各々接地されてい
る。そして、抵抗９．１０の接続点の電圧が第１の端子
２８へ印加され、第３の端子３１に得られる電圧が演算
増幅器１４の反転入力端へ供給され、また、第２の端子
３０ヘザンプリングパルスＳｐが印加される。

上記構成による可変利得電圧／Ｍ流変換回路２１は、端
子２８へ印加される電圧Ｖｉを電流Ｉｏに変換し、端子
３Ｉから出力する回路であり、端子３０へ印加される電
圧に応じて変換利得が変化するようになっている。すな
わち、端子３０へ印加される電圧が正でハイレベルに成
る程利得か大となり、負でローレベル（絶対値がハイレ
ベル）に成る程利得が小となる。

次に、第２図は端子３０へ印加するサンプリングパルス
Ｓｐの一例を示す波形図である。この図に示すように、
サンプリングパルスＳｐとしては、ハイレベルが＋ｖｐ
、ローレベルが−Ｖｐのパルス信号を印加する。この場
合、電圧＋Ｖｐは、トランジスタ２２．２５がカットオ
フしない電圧であって、かつ、カットオフ直前の状態と
なる電圧に設定し、同様に、電圧−Ｖｐは、トランジス
タ２３゜２４がカットオフしない電圧であって、かつ、
カットオフ直前の状態となる電圧に設定する。すなわち
、電圧＋Ｖｐはトランジスタ２２〜２５が飽和しない電
圧であって、電圧／電圧変換回路２１の利得が最も大き
くなる電圧に設定し、また、電圧〜Ｖｐは、トランジス
タ２２〜２５が飽和しない電圧であって、同回路２！の
利得が最も小さくなる電圧に設定する。そして、このよ
うな電圧に設定されたサンプリングパルスＳｐを端子３
０へ印加すると、サンプリングパルスＳｐがローレベル
の時に入力信号Ｓｉかホールドされ、ハイレベルの時に
フォロー状態となる。

次に、第１図の回路の動作を説明する。

（１）Ｓｐ＝＋Ｖｐの場合サンプリングパルスＳｐのレベルが＋Ｖｐになると、ト
ランジスタ２２．２５のコレクタ電流が極めて小となり
、一方トランジスタ２３．２４のコレクタ電流が大とな
り、電圧／電流変換回路２１の変換利得が最大となる。

この状態において、入力信号Ｓｉが例えば正のレベルに
変化すると、端子２８へ印加される電圧Ｖｉが正方向へ
変化し、これに伴い、トランジスタ２３．２４の共通コ
レクタ電位が上昇しようとする。ここで、トランジスタ
２３．２４の共通コレクタは演算増幅器１４の反転入力
端に接続されており、また、同演算増幅器１４の非反転
入力端は接地されており、したがって、トラ、ンジスタ
２３，２４の共通コレクタは仮想接地点となっている。

この結果、トランジスタ２３．２４のコレクタ電位が上
昇しようとすると、演算増幅器１４の出力が下降し、電
圧ＶｉがＯとなると安定する。この時、勿論トランジス
タ２３．２４のコレクタ電位も０となる。またこの時、
抵抗９．１０の値が等しいことから明らかなように、出
力信号Ｓｏ（演算増幅器１４の出力）は、５ｏ＝−８ｉ
となる。このように、入力信号Ｓｉが正方向へ変化する
と、その変化量と同量だけ出力信号Ｓｏが負方向へ変化
する。そして、この時コンデンサ１５が、トランジスタ
２３．２４の共通コレクタから出力される電流１ｏによ
って充電される。この場合、電圧／電流変換回路２１の
変換利得が最大であるので、電流１ｏは充分大きな電流
であり、したがって、出力信号ＳＯの入力信号Ｓｉに対
する遅れ時間は極めて僅かである。

入力信号Ｓｉが負方向へ変化した時も、上記と同様の動
作となる。すなわち、サンプリングパルスｓｐが＋ｖｐ
になると、入力信号Ｓｉのフォロー状態となる。

（２）ＳＰ＝−Ｖｐの場合サンプリングパルスＳｐが−Ｖｐになると、トランジス
タ２３．２４のコレクタ電流が小、トランジスタ２２．
２５のコレクタ電流が大となり、電圧／電流変換回路２
Ｉの変換利得が最小（はぼＯ）となる。この結果、人力
信号Ｓｉが０レベルから変化し、これに伴い、電圧Ｖｉ
が変化しても、トランジスタ２３．２４の共通コレクタ
電位は変化せず、したがって、演算増幅器１４の出力も
変化しない（コンデンサ１５の充電電圧に等しい）。ま
たこの時、電流ＩＯはほぼ０であり、したがって、コン
デンサ１５の充電電圧が放電されることもない。すなわ
ち、サンプリングパル、スＳｐが−Ｖｐになると、入力
信号Ｓｉのホールド状態となる。

（３）Ｓ　ｐが−Ｖｐ−Ｖｐ間を変化する場合この場合
、回路２１の変換利得が変化し、また、トランジスタ２
２〜２５のコレクタ電流が変化する。

次に、第３図は第１図の回路の具体的構成例を示す回路
図であり、この図において第１図の各部に対応する部分
には同一の符号が付しである。この図に示す回路が第１
図に示す回路と異なる点は、第１図におけるバイアス電
源２７に代えて抵抗３５（値Ｒａ）および定電流源３６
（電流値Ｉｔ）が設けられ、バイアス電源２９に代えて
抵抗３７（値Ｒａ）および定電流源３８（電流値ＩＩ）
が設けられている点、第２の端子３０とトランジスタ２
２゜２４の共通ベースとの間に抵抗３９が介挿され、同
トランジスタ２２．２’４の共通ベースと接地間に抵抗
４０が介挿されている点、および、トランジスタ２２．
２３の共通エミッタと、トランジスタ２４．２５の共通
エミッタとの間にコンデンサ４２が介挿されている点で
ある。この場合、コンデンサ４２は、トランジスタ２２
．２３の共通エミッタおよびトランジスタ２４．２５の
共通エミッタ間の電圧を安定化するために挿入されてい
る。

以上の構成において、端子３０へ印加されている電圧を
Ｖｃとすれば、トランジスタ２２〜２５のＰＮ接合の性
質から、Ｖｃ＝　−Ｋ　ｌｏｇ（Ｉ　２　ａ／　Ｉ　１　ａ）・
−・（１）Ｖ　ｃ＝　Ｋ　ｌｏｇ（Ｉ　２　ｂ／　（ｌ
　ｂ）−−（２）但し、Ｋ＝ｋＴ／ｑｋ；ボルツマン定数Ｔ；絶対温度ｑ；電子の電荷なる式が成り立つ。また、トランジスタ２２〜２５の各
エミッターベース間電圧をｖｂとすると次式が成り立つ
。

Ｉ　ｌａ＋　Ｔ　２ａ＝　Ｉ　Ｉ　＋（Ｖｉ−Ｖｂ）／
Ｒａ・−・（３）ｒ　ｌｂ＋　Ｉ　２ｂ＝　Ｉ　１−（
Ｖｉ−Ｖｂ）／Ｒａ・−・・（４）これら（３）、（４
）式において、Ｖｉ＞Ｖｂとすると次式が得られる。

＋　１ａ＋　Ｅ　２ａ−１１＋Ｖｉ／Ｒａ−＝−（５）
Ｉ　　Ｉ　ｂ＋　Ｉ　　２ｂ−１１−Ｖｉ／Ｒａ・・−
（６）また、電流ｌＯは、１　ｏ＝　Ｉ　Ｉ　ａ　−１２ｂ−（７＞なる式で表さ
れる。そして、上述した（　１　）、（２）。

（５）、（Ｇ　）、（７）式から次式が得られる。

この（８）式から、第３図に示す電圧／電流変換回路３
４の変換利得ｇｍが、として得られる。この（９）式から明らかなように、第
３図に示す電圧／電流変換回路３４の変換利得ｇｍは、
端子３０へ印加される電圧Ｖｃによって決まり、電圧Ｖ
ｃが大となるほど変換利得ｇｍも大きくなる。したがっ
て、第３図の回路において、端子８へ入力信号Ｓｉを印
加し、端子３０へ前述したサンプリングパルスＳｐを印
加すれば、出力端子！６に人力信号Ｓｉをサンプリング
した信号Ｓ。

が得られる。第４図は、第３図の回路の実験結果を示す
図であり、１ＫＨｚの正弦波を入力端子８へ、８８ＫＴ
−１ｚのサンプリングパルスＳｐを端子３０へ各々印加
した場合における出力端子１６に得られる信号Ｓｏの波
形を示している。また、第５図は上述したサンプリング
後の信号Ｓｏを、ローパスフィルタを通過させて得られ
た波形を示す。

「発明の効果」以上説明したように、この発明によれば、入力信号が可
変利得電圧／電流変換回路によってアナログ的に制御さ
れる。この結果、従来のスイッチング動作に起因する雑
音、歪が発生しない利点がある。また、可変利得電圧／
電流変換回路を第１゜第２のＰＮＰ！−ランジスタおよ
び第１．第２のＮＰＮトランジスタを用いて構成した場
合には次の利点が得られる。

■トランジスタがサンプリングパルスに対して利得を有
するので、低レベルのサンプリングパルスによって充分
ホールド／フォローの制御を行うことができる。

■各トランジスタがベース接地として動作するので、周
波数特性が優れており、したがって、帯域が広く、また
、歪が少ない。

■入力信号の最大値がトランジスタのエミッターコレク
タ耐圧によってきまることから、充分高いレベルの入力
信号を扱うことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の原理的構成を示す回路図
、第２図は第１図の端子３０へ印加されるサンプリング
パルスＳｐの波形図、第３図は同実施例の具体的構成を
示す回路図、第４図は第３図の回路の実験結果を示す図
、第５図は第４図の波形の信号をローパスフィルタを通
過させて得られた波形を示す図、第６図は従来の非反転
型サンプルホールド回路を構成例を示す回路図、第７図
は従来の反転型サンプルホールド回路の構成例を示す回
路図、第８図は第７図の回路の特性を説明するための波
形図、第９図は第７図の回路において用いられるスイッ
チング回路の一例を示す回路図、第１０図は第７図の回
路の問題点を説明するための波形図、第１１図はトラン
ジスタによるス８・・・・・・第１の端子、１３・・・
・・・積分回路、２１・・・・・・可変利得電圧／１流
変換回路、２２．２３・・・・・・第１、第２のＰＮＰ
トランジスタ、２４．２５・・・・・・第１．１２のＮ
ＰＮ　トランジスタ、２７・・・・・・第１のバイアス
回路（バイアス電源）、２９・・・・・・第２のバイア
ス回路（バイアス電源）。

Claims

【特許請求の範囲】

（１）入力信号を、ホールド／フオロー切換回路を介し
て積分回路へ印加し、この積分回路で電圧ホールドを行
うサンプルホールド回路において、前記ホールド／フォ
ロー切換回路を、サンプリングパルスのレベルに応じて
変換利得が変化する可変利得電圧／電流変換回路によっ
て構成したことを特徴とするサンプルホールド回路。
（２）前記可変利得電圧／電流変換回路を、前記入力信
号が印加される第１の端子と、エミッタが共通接続され
た第１、第２のＰＮＰトランジスタと、エミッタが共通
接続された第１、第２のＮＰＮトランジスタと、前記第
１、第２のＰＮＰトランジスタの共通エミッタと前記第
１の端子との間に介挿された第１のバイアス回路と、前
記第１、第２のＮＰＮトランジスタの共通エミッタと前
記第１の端子との間に介挿された第２のバイアス回路と
、前記第１のＰＮＰトランジスタおよび前記第１のＮＰ
Ｎトランジスタの各ベースに共通接続された第２の端子
と、前記第１のＰＮＰトランジスタのコレクタ、前記第
２のＰＮＰトランジスタのベース、前記第２のＮＰＮト
ランジスタのコレクタおよびベースを各々接地する手段
と、前記第２のＰＮＰトランジスタおよび前記第１のＮ
ＰＮトランジスタの各コレクタを前記積分回路の入力端
へ供給する手段とから構成し、かつ、前記第２の端子へ
、前記第１、第２のＰＮＰトランジスタおよび第１、第
２のＮＰＮトランジスタを共に、常時、能動状態に保ち
つつ前記変換利得を変化させる前記サンプリングパルス
を印加することを特徴とする特許請求の範囲第１項記載
のサンプルホールド回路。