JPH053167B2 - - Google Patents
Info
- Publication number
- JPH053167B2 JPH053167B2 JP62285477A JP28547787A JPH053167B2 JP H053167 B2 JPH053167 B2 JP H053167B2 JP 62285477 A JP62285477 A JP 62285477A JP 28547787 A JP28547787 A JP 28547787A JP H053167 B2 JPH053167 B2 JP H053167B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- base
- collector
- transistor
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000001629 suppression Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えばFM受信機等のリミツタと
して用いられ、AM抑圧比を改善した振幅制限増
幅回路に関する。
して用いられ、AM抑圧比を改善した振幅制限増
幅回路に関する。
（従来の技術）
FM受信機等にあつては、FM検波が行なわれ
る前に、FM波に含まれるAM波成分の除去が例
えば振幅制限増幅回路によつて行なわれている。
る前に、FM波に含まれるAM波成分の除去が例
えば振幅制限増幅回路によつて行なわれている。
第４図は、従来から用いられている振幅制限増
幅回路の一構成を示す図であり、同図に示す振幅
制限増幅回路は、差動増幅回路を用いたものであ
る。
幅回路の一構成を示す図であり、同図に示す振幅
制限増幅回路は、差動増幅回路を用いたものであ
る。
第４図において、NPN型の入力用トランジス
タQ1，Q2は差動対をなして入力段を構成してお
り、入力用トランジスタQ1は、そのベースが入
力端子１に接続されているとともに抵抗R1を介
して基準電圧端子３に接続されており、ベースに
入力端子１を介して入力信号が与えられる。入力
用トランジスタQ2は、そのベースが抵抗R1を介
して基準電圧端子３に接続されており、ベースに
基準電圧が与えられる。また、入力用トランジス
タQ1，Q2は、それぞれのエミツタが相互接続さ
れて接続点が定電流源I1を介してグランドに接続
され、それぞれのコレクタは、それぞれ対応した
抵抗R3，R4を介して電源５に接続されている。
タQ1，Q2は差動対をなして入力段を構成してお
り、入力用トランジスタQ1は、そのベースが入
力端子１に接続されているとともに抵抗R1を介
して基準電圧端子３に接続されており、ベースに
入力端子１を介して入力信号が与えられる。入力
用トランジスタQ2は、そのベースが抵抗R1を介
して基準電圧端子３に接続されており、ベースに
基準電圧が与えられる。また、入力用トランジス
タQ1，Q2は、それぞれのエミツタが相互接続さ
れて接続点が定電流源I1を介してグランドに接続
され、それぞれのコレクタは、それぞれ対応した
抵抗R3，R4を介して電源５に接続されている。
また、入力用トランジスタQ1，Q2は、それぞ
れのコレクタが対応するNPN型のトランジスタ
Q3，Q4のベースに接続されている。それぞれの
トランジスタQ3，Q4は、電源５とグランドとの
間に対応する定電流源I2，I3を介して接続されて
いる。
れのコレクタが対応するNPN型のトランジスタ
Q3，Q4のベースに接続されている。それぞれの
トランジスタQ3，Q4は、電源５とグランドとの
間に対応する定電流源I2，I3を介して接続されて
いる。
一方、出力段は、差動対をなすNPN型のトラ
ンジスタQ5，Q6によつて構成されている。トラ
ンジスタQ5，Q6は、それぞれのベースが対応す
るトランジスタQ3，Q4のエミツタに接続され、
それぞれのエミツタは相互接続されて接続点が定
電流源I4を介してグランドに接続されており、そ
れぞれコレクタは対応する抵抗R5，R6を介して
電源５に接続されているとともに、対応する出力
端子７，９に接続されており、両出力端子７，９
間に入力信号を振幅制限して増幅した出力信号を
与えるようにしている。
ンジスタQ5，Q6によつて構成されている。トラ
ンジスタQ5，Q6は、それぞれのベースが対応す
るトランジスタQ3，Q4のエミツタに接続され、
それぞれのエミツタは相互接続されて接続点が定
電流源I4を介してグランドに接続されており、そ
れぞれコレクタは対応する抵抗R5，R6を介して
電源５に接続されているとともに、対応する出力
端子７，９に接続されており、両出力端子７，９
間に入力信号を振幅制限して増幅した出力信号を
与えるようにしている。
このような構成において、振幅をａとして
asinωtで示される入力信号が、入力用トランジ
スタQ1のベースに印加されると、入力用トラン
ジスタQ1のコレクタ電流Ic1は、入力用トランジ
スタQ1のベース・コレクタ間に容量Cbcが存在す
るため、容量Cbcを流れる電流 aωCbcsin（ωt＋π／２） と、容量Cbcが存在しない場合の電流ILとの和と
なり、次式で表わされる。
asinωtで示される入力信号が、入力用トランジ
スタQ1のベースに印加されると、入力用トラン
ジスタQ1のコレクタ電流Ic1は、入力用トランジ
スタQ1のベース・コレクタ間に容量Cbcが存在す
るため、容量Cbcを流れる電流 aωCbcsin（ωt＋π／２） と、容量Cbcが存在しない場合の電流ILとの和と
なり、次式で表わされる。
Ic1＝IL＋aωCbcsin（ωt＋π／２）一方、入力
用トランジスタQ2のコレクタ電流Ic2は、−ILとな
る。
用トランジスタQ2のコレクタ電流Ic2は、−ILとな
る。
このため、第４図中のＡ点とＢ点との電位は、
第５図Ａに示すようになり、Ａ点とＢ点との電位
差VABは、次式で示されるようになる。
第５図Ａに示すようになり、Ａ点とＢ点との電位
差VABは、次式で示されるようになる。
VAB＝｛2IL＋aωCbc sin（ωt＋π／２）｝×Ｒ
ここで、Ｒ＝R3＝R4とする。したがつて、Ａ
点とＢ点間の電位差VABは、第５図Ｂに示すよう
になり、入力信号の振幅ａによつて、第５図Ｂに
おいて点線で示すように変化することになる。
点とＢ点間の電位差VABは、第５図Ｂに示すよう
になり、入力信号の振幅ａによつて、第５図Ｂに
おいて点線で示すように変化することになる。
（発明が解決しようとする問題点）
上記したように、第４図に示す構成の振幅制限
増幅回路にあつては、第４図中のＡ点とＢ点間の
電位差VABは、第５図Ｂに示すように、入力信号
の振幅ａにより変化する。このため、入力段の出
力すなわちＡ点及びＢ点の電位にしたがつて増幅
動作を行なう差動対のトランジスタQ5，Q6にあ
つては、それぞれのトランジスタQ5，Q6のスレ
ツシヨルド電位を越える時間が、入力信号の振幅
ａによつて変化して、第５図Ｃに示すように、出
力電位は位相変化を生じることになる。
増幅回路にあつては、第４図中のＡ点とＢ点間の
電位差VABは、第５図Ｂに示すように、入力信号
の振幅ａにより変化する。このため、入力段の出
力すなわちＡ点及びＢ点の電位にしたがつて増幅
動作を行なう差動対のトランジスタQ5，Q6にあ
つては、それぞれのトランジスタQ5，Q6のスレ
ツシヨルド電位を越える時間が、入力信号の振幅
ａによつて変化して、第５図Ｃに示すように、出
力電位は位相変化を生じることになる。
したがつて、このように位相変化が生じると、
この位相変化はFM検波されることになり、検波
後の信号において、AM成分抑圧比（AMR）が
著しく悪化するという問題があつた。
この位相変化はFM検波されることになり、検波
後の信号において、AM成分抑圧比（AMR）が
著しく悪化するという問題があつた。
そこで、この発明は、上記に鑑みてなされたも
のであり、その目的とするところは、AM成分抑
圧比を向上させた振幅制限増幅回路を提供するこ
とにある。
のであり、その目的とするところは、AM成分抑
圧比を向上させた振幅制限増幅回路を提供するこ
とにある。
［発明の構成］
（問題点を解決するための手段）
上記目的を達成するために、この発明は、入力
信号がベースに印加される第１の入力用バイポー
ラトランジスタと基準電位がベースに印加される
第２の入力用バイポーラトランジスタとからなる
差動対を備えた差動増幅部の出力にしたがつて、
入力信号の振幅を制限した出力信号を得る振幅制
限増幅回路にして、前記第１の入力用バイポーラ
トランジスタのベースと前記第２の入力用バイポ
ーラトランジスタのコレクタとの間に、前記第１
の入力用バイポーラトランジスタのベース・コレ
クタ間容量を補償する容量を接続した構成とす
る。
信号がベースに印加される第１の入力用バイポー
ラトランジスタと基準電位がベースに印加される
第２の入力用バイポーラトランジスタとからなる
差動対を備えた差動増幅部の出力にしたがつて、
入力信号の振幅を制限した出力信号を得る振幅制
限増幅回路にして、前記第１の入力用バイポーラ
トランジスタのベースと前記第２の入力用バイポ
ーラトランジスタのコレクタとの間に、前記第１
の入力用バイポーラトランジスタのベース・コレ
クタ間容量を補償する容量を接続した構成とす
る。
（作用）
上記構成において、この発明は、入力信号が与
えられる第１の入力用トランジスタのベースと、
この第１の入力用トランジスタと差動対をなす第
２の入力用トランジスタのコレクタとの間に、第
１の入力用トランジスタのベース・コレクタ間容
量に相当する容量を設けて、この容量によつて第
１の入力用トランジスタのコレクタ電流の変調に
よる出力信号の位相変調を補償し、AM成分が十
分に抑圧されて振幅制限された出力信号を得るよ
うにしている。
えられる第１の入力用トランジスタのベースと、
この第１の入力用トランジスタと差動対をなす第
２の入力用トランジスタのコレクタとの間に、第
１の入力用トランジスタのベース・コレクタ間容
量に相当する容量を設けて、この容量によつて第
１の入力用トランジスタのコレクタ電流の変調に
よる出力信号の位相変調を補償し、AM成分が十
分に抑圧されて振幅制限された出力信号を得るよ
うにしている。
（実施例）
以下、図面を用いてこの発明の一実施例を説明
する。
する。
第１図はこの発明の一実施例に係る振幅制限増
幅回路の構成を示す回路図である。
幅回路の構成を示す回路図である。
第１図に示す振幅制限増幅回路は、第４図に示
した従来の振幅制限増幅回路に対して、入力用ト
ランジスタQ1のベースと入力用トランジスタQ2
のコレクタとの間に容量を付加したものであり、
その他の構成は第４図と同一であり、同一符号を
付してその説明は省略する。
した従来の振幅制限増幅回路に対して、入力用ト
ランジスタQ1のベースと入力用トランジスタQ2
のコレクタとの間に容量を付加したものであり、
その他の構成は第４図と同一であり、同一符号を
付してその説明は省略する。
第１図において、入力用トランジスタQ1のベ
ースと入力用トランジスタQ2のコレクタとの間
に設けられた容量は、NPN型のトランジスタQ7
で構成されている。
ースと入力用トランジスタQ2のコレクタとの間
に設けられた容量は、NPN型のトランジスタQ7
で構成されている。
トランジスタQ7は、そのベース及びエミツタ
がともに入力用トランジスタQ1のベースに接続
され、コレクタが入力用バイポーラトランジスタ
Q2のコレクタに接続されている。トランジスタ
Q7は、そのベース・コレクタ間容量Cbc7が、入
力用トランジスタQ1のベース・コレクタ間容量
Cbc1と同じになるように、例えばそのサイズが
入力用トランジスタQ1と同一サイズとなるよう
に構成されている。
がともに入力用トランジスタQ1のベースに接続
され、コレクタが入力用バイポーラトランジスタ
Q2のコレクタに接続されている。トランジスタ
Q7は、そのベース・コレクタ間容量Cbc7が、入
力用トランジスタQ1のベース・コレクタ間容量
Cbc1と同じになるように、例えばそのサイズが
入力用トランジスタQ1と同一サイズとなるよう
に構成されている。
したがつて、入力用トランジスタQ2のコレク
タと入力用トランジスタQ1のベースとの間には、
入力用トランジスタQ1のベース・コレクタ間容
量Cbc1に相当する容量が接続されることになる。
タと入力用トランジスタQ1のベースとの間には、
入力用トランジスタQ1のベース・コレクタ間容
量Cbc1に相当する容量が接続されることになる。
このような構成において、振幅をａとしてａ
sin ωtで示される入力信号が入力端子１を介して
入力用トランジスタQ1のベースに印加されると、
入力用トランジスタQ1のコレクタ電流Ic1は、前
述したように次式によつて表わされる。
sin ωtで示される入力信号が入力端子１を介して
入力用トランジスタQ1のベースに印加されると、
入力用トランジスタQ1のコレクタ電流Ic1は、前
述したように次式によつて表わされる。
Ic1＝IL＋aωCbc1 sin（ω＋π／２）同様に、
入力用トランジスタQ2のコレクタ電流Ic2は、入
力用トランジスタQ2のコレクタと入力用トラン
ジスタQ1のベースとの間にトランジスタQ7のベ
ース・コレクタ間容量Cbc7が接続されているた
めに、トランジスタQ7のベース・コレクタ間容
量Cbc7に流れる電流 aωCcb7 sin（ωt＋π／２） と、容量Cbc7が付加されていない場合の電流−IL
との和となり、次式で表わされる。
入力用トランジスタQ2のコレクタ電流Ic2は、入
力用トランジスタQ2のコレクタと入力用トラン
ジスタQ1のベースとの間にトランジスタQ7のベ
ース・コレクタ間容量Cbc7が接続されているた
めに、トランジスタQ7のベース・コレクタ間容
量Cbc7に流れる電流 aωCcb7 sin（ωt＋π／２） と、容量Cbc7が付加されていない場合の電流−IL
との和となり、次式で表わされる。
Ic2＝IL＋aωCbc7 sin（ω＋π／２）
ここで、Cbc1＝Cbc7となるように設定されて
いるので、第１図中のＡ点及びＢ点の電位変化
は、第２図Ａに示すようになり、Ａ点とＢ点の電
位差VABは、R3＝R4＝Ｒとすると、 VAB＝2RILとなる。
いるので、第１図中のＡ点及びＢ点の電位変化
は、第２図Ａに示すようになり、Ａ点とＢ点の電
位差VABは、R3＝R4＝Ｒとすると、 VAB＝2RILとなる。
これにより、Ａ点とＢ点の電位差VABは、第５
図Ｂに示すように、入力信号の振幅に依存しない
ようになる。すなわち、トランジスタQ7のベー
ス・コレクタ容量Cbc7は、入力用トランジスタ
Q2のコレクタ電流を変調することによつて、入
力用トランジスタQ1のベース・コレクタ容量
Cbc1を起因する入力用トランジスタQ1のコレク
タ電流の変調を補償するように動作することにな
る。
図Ｂに示すように、入力信号の振幅に依存しない
ようになる。すなわち、トランジスタQ7のベー
ス・コレクタ容量Cbc7は、入力用トランジスタ
Q2のコレクタ電流を変調することによつて、入
力用トランジスタQ1のベース・コレクタ容量
Cbc1を起因する入力用トランジスタQ1のコレク
タ電流の変調を補償するように動作することにな
る。
したがつて、FM変調された入力信号にAM成
分が含まれていても、出力信号は位相変調される
ことなく、第５図Ｃに示すような波形となり、入
力信号に対するAM成分抑圧比を改善することが
できるようになる。
分が含まれていても、出力信号は位相変調される
ことなく、第５図Ｃに示すような波形となり、入
力信号に対するAM成分抑圧比を改善することが
できるようになる。
なお、この発明は上記実施例に限られるのでは
なく、例えは第３図に示すように、それぞれの入
力用トランジスタQ1，Q2のコレクタと、抵抗R3，
R4との間に、ベースにバイアス端子１１を介し
てバイアス電圧が印加されたNPN型のトランジ
スタQ8，Q9を挿入するような構成にしても良い。
なお、第３図において第１図と同一物には同符号
を付している。
なく、例えは第３図に示すように、それぞれの入
力用トランジスタQ1，Q2のコレクタと、抵抗R3，
R4との間に、ベースにバイアス端子１１を介し
てバイアス電圧が印加されたNPN型のトランジ
スタQ8，Q9を挿入するような構成にしても良い。
なお、第３図において第１図と同一物には同符号
を付している。
また、入力用トランジスタQ1のベースと入力
用トランジスタQ2のコレクタとの間に設けられ
る容量は、トランジスタで構成されたものに限ら
ず、入力用トランジスタQ1のベース・コレクタ
間容量に相当する容量であれば良いことは勿論で
ある。
用トランジスタQ2のコレクタとの間に設けられ
る容量は、トランジスタで構成されたものに限ら
ず、入力用トランジスタQ1のベース・コレクタ
間容量に相当する容量であれば良いことは勿論で
ある。
［発明の効果］
以上説明したように、この発明によれば、第１
の入力用トランジスタのベースと第２の入力用ト
ランジスタのコレクタとの間に設けられた容量に
よつて、出力信号の位相変調を補償するようにし
たので、AM成分抑圧比を向上させた振幅制限増
幅回路を提供することができる。
の入力用トランジスタのベースと第２の入力用ト
ランジスタのコレクタとの間に設けられた容量に
よつて、出力信号の位相変調を補償するようにし
たので、AM成分抑圧比を向上させた振幅制限増
幅回路を提供することができる。
第１図はこの発明の一実施例に係る振幅制限増
幅回路の構成を示す回路図、第２図Ａ乃至同図Ｃ
は第１図に示す振幅制限増幅回路の動作波形図、
第３図はこの発明の他の実施例の振幅制限増幅回
路の構成を示す回路図、第４図は従来の振幅制限
増幅回路の一構成を示す回路図、第５図Ａ乃至同
図Ｃは第４図に示す振幅制限回路の動作波形図で
ある。 Q1〜Q7……NPN型トランジスタ、R1〜R6……
抵抗、I1〜I4……定電流源、１……入力端子、３
……基準電圧端子、７，９……出力端子。
幅回路の構成を示す回路図、第２図Ａ乃至同図Ｃ
は第１図に示す振幅制限増幅回路の動作波形図、
第３図はこの発明の他の実施例の振幅制限増幅回
路の構成を示す回路図、第４図は従来の振幅制限
増幅回路の一構成を示す回路図、第５図Ａ乃至同
図Ｃは第４図に示す振幅制限回路の動作波形図で
ある。 Q1〜Q7……NPN型トランジスタ、R1〜R6……
抵抗、I1〜I4……定電流源、１……入力端子、３
……基準電圧端子、７，９……出力端子。
Claims (1)
- 【特許請求の範囲】 １ 入力信号がベースに印加される第１の入力用
バイポーラトランジスタと基準電位がベースに印
加される第２の入力用バイポーラトランジスタと
からなる差動対を備えた差動増幅部の出力にした
がつて、入力信号の振幅を制限した出力信号を得
る振幅制限増幅回路にして、前記第１の入力用バ
イポーラトランジスタのベースと前記第２の入力
用バイポーラトランジスタのコレクタとの間に、
前記第１の入力用バイポーラトランジスタのベー
ス・コレクタ間容量を補償する容量を接続したこ
とを特徴とする振幅制限増幅回路。 ２ 前記容量は、ベース及びエミツタが前記第１
の入力用バイポーラトランジスタのベースに接続
されたコレクタが前記第２の入力用バイポーラト
ランジスタのコレクタに接続されたバイポーラト
ランジスタであること特徴とする特許請求の範囲
第１項に記載の振幅制限増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28547787A JPH01128605A (ja) | 1987-11-13 | 1987-11-13 | 振幅制限増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28547787A JPH01128605A (ja) | 1987-11-13 | 1987-11-13 | 振幅制限増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01128605A JPH01128605A (ja) | 1989-05-22 |
| JPH053167B2 true JPH053167B2 (ja) | 1993-01-14 |
Family
ID=17692025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28547787A Granted JPH01128605A (ja) | 1987-11-13 | 1987-11-13 | 振幅制限増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128605A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213875A (ja) * | 1985-07-11 | 1987-01-22 | Fuji Valve Kk | 油圧式弁間隙調整装置 |
-
1987
- 1987-11-13 JP JP28547787A patent/JPH01128605A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213875A (ja) * | 1985-07-11 | 1987-01-22 | Fuji Valve Kk | 油圧式弁間隙調整装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01128605A (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH053166B2 (ja) | ||
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| US4513209A (en) | Level detector | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| CA1067588A (en) | Circuit arrangement for the demodulation of an amplitude-modulated signal | |
| JPS5947486B2 (ja) | パルス幅変調増巾回路 | |
| US6278299B1 (en) | Voltage to current converter | |
| US4318050A (en) | AM Detecting circuit | |
| JPH053167B2 (ja) | ||
| US20020158623A1 (en) | Full wave envelope detector | |
| JPH0527282B2 (ja) | ||
| JP2844664B2 (ja) | 差動増幅回路 | |
| JP2674096B2 (ja) | 乗算回路 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPH06120747A (ja) | 差動増幅器 | |
| JPS6251077B2 (ja) | ||
| JPH0239881B2 (ja) | ||
| JPS6336747Y2 (ja) | ||
| JPS641785Y2 (ja) | ||
| JP2548419B2 (ja) | 増幅回路 | |
| JPH0342741Y2 (ja) | ||
| JPH0831745B2 (ja) | 二重平衡変調回路 | |
| JP2932502B2 (ja) | 差動増幅回路 | |
| JPH0339927Y2 (ja) | ||
| SU1688376A1 (ru) | Демодул тор амплитудно-модулированного сигнала |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |