JPH01128605A - 振幅制限増幅回路 - Google Patents
振幅制限増幅回路Info
- Publication number
- JPH01128605A JPH01128605A JP28547787A JP28547787A JPH01128605A JP H01128605 A JPH01128605 A JP H01128605A JP 28547787 A JP28547787 A JP 28547787A JP 28547787 A JP28547787 A JP 28547787A JP H01128605 A JPH01128605 A JP H01128605A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistor
- base
- collector
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000001629 suppression Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えばＦＭ受信機等のリミッタとして用い
られ、ＡＭ抑圧比を改善した振幅制限増幅回路に関する
。
られ、ＡＭ抑圧比を改善した振幅制限増幅回路に関する
。
（従来の技術）
ＦＭ受信機等にあっては、ＦＭ検波が行なわれる前に、
ＦＭ波に含まれるＡＭ波成分の除去が例えば振幅制限増
幅回路によって行なわれている。
ＦＭ波に含まれるＡＭ波成分の除去が例えば振幅制限増
幅回路によって行なわれている。
第４図は、従来から用いられている振幅制限増幅回路の
一構成を示す図であり、同図に示す振幅制限増幅回路は
、差動増幅回路を用いたものである。
一構成を示す図であり、同図に示す振幅制限増幅回路は
、差動増幅回路を用いたものである。
第４図において、ＮＰＮ型の入力用トランジスタＱ＋
、Ｑ２は差動対をなして入力段を構成しており、入力用
トランジスタＱ１は、そのベースが入力端子１に接続さ
れているとともに抵抗Ｒ＋を介して基準電圧端子３に接
続されており、ベースに入力端子１を介して入力信号が
与えられる。入力用トランジスタＱ２は、そのベースが
抵抗Ｒ１を介して基準電圧端子３に接続されており、ベ
ースに基準電圧が与えられる。また、入力用トランジス
タＱ＋ 、Ｑ２は、それぞれのエミッタが相互接続され
て接続点が定電流源１１を介してグランドに接続され、
それぞれのコレクタは、それぞれ対応した抵抗Ｒ３、Ｒ
４を介して電源５に接続されている。
、Ｑ２は差動対をなして入力段を構成しており、入力用
トランジスタＱ１は、そのベースが入力端子１に接続さ
れているとともに抵抗Ｒ＋を介して基準電圧端子３に接
続されており、ベースに入力端子１を介して入力信号が
与えられる。入力用トランジスタＱ２は、そのベースが
抵抗Ｒ１を介して基準電圧端子３に接続されており、ベ
ースに基準電圧が与えられる。また、入力用トランジス
タＱ＋ 、Ｑ２は、それぞれのエミッタが相互接続され
て接続点が定電流源１１を介してグランドに接続され、
それぞれのコレクタは、それぞれ対応した抵抗Ｒ３、Ｒ
４を介して電源５に接続されている。
また、入力用トランジスタＱ１．Ｑ２は、それぞれのコ
レクタが対応するＮＰＮ型のトランジスタＱ３ 、Ｑ４
のベースに接続されている。それぞれのトランジスタＱ
３ 、Ｑ４は、電源５とグランドとの間に対応する定電
流源Ｉ２．Ｉ３を、介して接続されている。
レクタが対応するＮＰＮ型のトランジスタＱ３ 、Ｑ４
のベースに接続されている。それぞれのトランジスタＱ
３ 、Ｑ４は、電源５とグランドとの間に対応する定電
流源Ｉ２．Ｉ３を、介して接続されている。
一方、出力段は、差動対をなすＮＰＮ型のトランジスタ
Ｑ５ 、Ｑａによって構成されている。トランジスタＱ
５ 、Ｑｅは、それぞれのベースが対応するトランジス
タＱ３ 、Ｑ４のエミッタに接続され、それぞれのエミ
ッタは相互接続されて接続点が定電流源Ｉ４を介してグ
ランドに接続されており、それぞれのコレクタは対応す
る抵抗Ｒｓ 。
Ｑ５ 、Ｑａによって構成されている。トランジスタＱ
５ 、Ｑｅは、それぞれのベースが対応するトランジス
タＱ３ 、Ｑ４のエミッタに接続され、それぞれのエミ
ッタは相互接続されて接続点が定電流源Ｉ４を介してグ
ランドに接続されており、それぞれのコレクタは対応す
る抵抗Ｒｓ 。
Ｒ６を介して電源５に接続されているとともに、対応す
る出力端子７，９に接続されており、再出力端子７．９
間に入力信号を振幅制限して増幅した出力信号を与える
ようにしている。
る出力端子７，９に接続されており、再出力端子７．９
間に入力信号を振幅制限して増幅した出力信号を与える
ようにしている。
このような構成において、振幅をａとしてａｓｉｎωｔ
で示される入力信号が、入力用トランジスタＱ１のベー
スに印加されると、入力用トランジスタＱＩのコレクタ
電流ＩＣ＋ は、入力用トランジスタＱ１のベース・コ
レクタ間に容ｆＲＣｂｃが存在するため、容量Ｃｂｃを
流れる電流 ａ ωｃｂｃｓｔｎ （ωｔ ＋π／２）と、容ｆｆ
１ｃｂｃが存在しない場合の電流ＩＬとの和となり、次
式で表わされる。
で示される入力信号が、入力用トランジスタＱ１のベー
スに印加されると、入力用トランジスタＱＩのコレクタ
電流ＩＣ＋ は、入力用トランジスタＱ１のベース・コ
レクタ間に容ｆＲＣｂｃが存在するため、容量Ｃｂｃを
流れる電流 ａ ωｃｂｃｓｔｎ （ωｔ ＋π／２）と、容ｆｆ
１ｃｂｃが存在しない場合の電流ＩＬとの和となり、次
式で表わされる。
ｉｃ 、 −ＩＬ ＋ａ ωｃｂｃｓｔｎ （ωｔ
−ｚｒ／２）一方、入力用トランジスタＱ２のコレクタ
電流ｆｅ２は、−１１となる。
−ｚｒ／２）一方、入力用トランジスタＱ２のコレクタ
電流ｆｅ２は、−１１となる。
このため、第４図中のＡ点とＢ点との電位は、第５図（
Ａ）に示すようになり、Ａ点とＢ点との電位差ＶＡＢは
、次式で示されるようになる。
Ａ）に示すようになり、Ａ点とＢ点との電位差ＶＡＢは
、次式で示されるようになる。
ＶＡ Ｂ−（２ＩＬ ＋ａ ωＣｂｃ ｓｉｎ （
ωｔ ＋ｙｒ／２））ｘＲ ここで、Ｒ＝Ｒ３＝Ｒ４とする。したがって、Ａ点とＢ
点間の電位差ＶＡＢは、第５図（Ｂ）に示すようになり
、入力信号の振幅ａによって、第５図（Ｂ）において点
線で示すように変化することになる。
ωｔ ＋ｙｒ／２））ｘＲ ここで、Ｒ＝Ｒ３＝Ｒ４とする。したがって、Ａ点とＢ
点間の電位差ＶＡＢは、第５図（Ｂ）に示すようになり
、入力信号の振幅ａによって、第５図（Ｂ）において点
線で示すように変化することになる。
（発明が解決しようとする問題点）
上記したように、第４図に示す構成の振幅制限増幅回路
にあっては、第４図中のＡ点とＢ点間の電位差ＶＡＢは
、第５図（Ｂ）に示すように、入力信号の振幅ａにより
変化する。このため、入力段の出力すなわちＡ点及びＢ
点の電位にしたがって増幅動作を行なう差動対のトラン
ジスＱ５ 。
にあっては、第４図中のＡ点とＢ点間の電位差ＶＡＢは
、第５図（Ｂ）に示すように、入力信号の振幅ａにより
変化する。このため、入力段の出力すなわちＡ点及びＢ
点の電位にしたがって増幅動作を行なう差動対のトラン
ジスＱ５ 。
Ｑａにあっては、それぞれのトランジスタＱ５ 。
Ｑａのスレッショルド電位を越える時間が、入力信号の
振幅ａによって変化して、第５図（Ｃ）に示すように、
出力電位は位相変化を生じることになる。
振幅ａによって変化して、第５図（Ｃ）に示すように、
出力電位は位相変化を生じることになる。
したがって、このように位相変化が生じると、この位相
変化はＦＭ検波されることに゛なり、検波後の信号にお
いて、ＡＭ成分抑圧比（ＡＭＲ＞、が著しく悪化すると
いう問題があった。
変化はＦＭ検波されることに゛なり、検波後の信号にお
いて、ＡＭ成分抑圧比（ＡＭＲ＞、が著しく悪化すると
いう問題があった。
そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、ＡＭ成分抑圧比を向上させ
た振幅制限増幅回路を提供することにある。
、その目的とするところは、ＡＭ成分抑圧比を向上させ
た振幅制限増幅回路を提供することにある。
［発明の構成］
（問題点を解決するための手段）
上記目的を達成するために、この発明は、入力信号がベ
ースに印加される第１の入力用バイポーラトランジスタ
と基準電位がベースに印加される第２の入力用バイポー
ラトランジスタとからなる差動対を備えた差動増幅部の
出力にしたがって、入力信号の振幅を制限した出力信号
を得る振幅制限増幅回路にして、前記第１の入力用バイ
ポーラトランジスタのベースと前記第２の入力用バイポ
ーラトランジスタのコレクタとの間に、前記第１の入力
用バイポーラトランジスタのベース・コレフタ間容量を
補償する容量を接続した構成とする。
ースに印加される第１の入力用バイポーラトランジスタ
と基準電位がベースに印加される第２の入力用バイポー
ラトランジスタとからなる差動対を備えた差動増幅部の
出力にしたがって、入力信号の振幅を制限した出力信号
を得る振幅制限増幅回路にして、前記第１の入力用バイ
ポーラトランジスタのベースと前記第２の入力用バイポ
ーラトランジスタのコレクタとの間に、前記第１の入力
用バイポーラトランジスタのベース・コレフタ間容量を
補償する容量を接続した構成とする。
（作用）
上記構成において、この発明は、入力信号が与えられる
第１の入力用トランジスタのベースと、この第１の入力
用トランジスタと差動対をなす第２の入力用トランジス
タのコレクタとの間に、第１の入力用トランジスタのベ
ース・コレクタ間容量に相当する容量を設けて、この容
量によって第１の入力用トランジスタのコレクタ電流の
変調による出力信号の位相変調を補償し、ＡＭ成分が十
分に抑圧されて振幅制限された出力信号を得るようにし
ている。
第１の入力用トランジスタのベースと、この第１の入力
用トランジスタと差動対をなす第２の入力用トランジス
タのコレクタとの間に、第１の入力用トランジスタのベ
ース・コレクタ間容量に相当する容量を設けて、この容
量によって第１の入力用トランジスタのコレクタ電流の
変調による出力信号の位相変調を補償し、ＡＭ成分が十
分に抑圧されて振幅制限された出力信号を得るようにし
ている。
（実施例）
以下、図面を用いてこの発明の一実施例を説明する。
第１図はこの発明の一実施例に係る振幅制限増幅回路の
構成を示す回路図である。
構成を示す回路図である。
第１図に示す振幅制限増幅回路は、第４図に示した従来
の振幅制限増幅回路に対して、入力用トランジスタＱ１
のベースと入力用トランジスタＱ２のコレクタとの間に
容量を付加したものであり、その他の構成は第４図と同
一であ゛す、同一符号を付してその説明は省略する。
の振幅制限増幅回路に対して、入力用トランジスタＱ１
のベースと入力用トランジスタＱ２のコレクタとの間に
容量を付加したものであり、その他の構成は第４図と同
一であ゛す、同一符号を付してその説明は省略する。
第１図において、入力用トランジスタＱ１のベースと入
力用トランジスタＱ２のコレクタとの間辷設けられた容
量は、ＮＰＮ型のトランジスタＱ７で構成されている。
力用トランジスタＱ２のコレクタとの間辷設けられた容
量は、ＮＰＮ型のトランジスタＱ７で構成されている。
トランジスタＱ７は、そのベース及びエミッタがともに
入力用トランジスタＱ１のベースに接続され、コレクタ
が入力用バイポーラトランジスタＱ２のコレクタに接続
されている。トランジスタＱ７は、そのベース・コレク
タ間容ＩＣｂｃｙが、入力用トランジスタＱ１のベース
ｔコレクタ間容量（：、 ｂｃｌ と同じになるように
、例えばそのサイズが入力用トランジスタＱ１と同一サ
イズとなるように構成されている。
入力用トランジスタＱ１のベースに接続され、コレクタ
が入力用バイポーラトランジスタＱ２のコレクタに接続
されている。トランジスタＱ７は、そのベース・コレク
タ間容ＩＣｂｃｙが、入力用トランジスタＱ１のベース
ｔコレクタ間容量（：、 ｂｃｌ と同じになるように
、例えばそのサイズが入力用トランジスタＱ１と同一サ
イズとなるように構成されている。
したがって、入力用トランジスタＱ２のコレクタと入力
用トランジスタＱ１のベースとの間には、入力用トラン
ジスタＱ１のベース・コレクタ間容量Ｑ ｂｃｌ に相
当する容量が接続されることになる。
用トランジスタＱ１のベースとの間には、入力用トラン
ジスタＱ１のベース・コレクタ間容量Ｑ ｂｃｌ に相
当する容量が接続されることになる。
このような構成において、振幅をａとしてａ ｓｉｎ
（１）ｔで示される入力信号が入力端子１を介して入力
用トランジスタＱ１のベースに印加されると、入力用ト
ランジスタＱ１のコレクタ電流ＩＣ１は、前述したよう
に次式によって表わされる。
（１）ｔで示される入力信号が入力端子１を介して入力
用トランジスタＱ１のベースに印加されると、入力用ト
ランジスタＱ１のコレクタ電流ＩＣ１は、前述したよう
に次式によって表わされる。
ｉｃ ＋ ＝ ＩＬ ＋ａ ωＣｂＣ，＋ ５ｉｎ（
ω＋７ｒ／ ２ ）同様に、入力用トランジスタＱ２の
コレクタ電流ｒｃ２は、入力用トランジスタＱ２のコレ
クタと入力用トランジスタＱ１のベースとの間にトラン
ジスタＱ７のベース・コレクタ間容ｆｆｌ Ｃｂｃ７が
接続されているために、トランジスタＱ７のベース・コ
レクタ間容Ｆｌｉ Ｃｂｃ７に流れる電流ａωＣＣｂ７
５ｉｎ（ωｔ＋ｙｒ／２）と、容量 Ｃｂｃ７が付加さ
れていない場合の電流−ＩＬとの和となり、次式で表わ
される。
ω＋７ｒ／ ２ ）同様に、入力用トランジスタＱ２の
コレクタ電流ｒｃ２は、入力用トランジスタＱ２のコレ
クタと入力用トランジスタＱ１のベースとの間にトラン
ジスタＱ７のベース・コレクタ間容ｆｆｌ Ｃｂｃ７が
接続されているために、トランジスタＱ７のベース・コ
レクタ間容Ｆｌｉ Ｃｂｃ７に流れる電流ａωＣＣｂ７
５ｉｎ（ωｔ＋ｙｒ／２）と、容量 Ｃｂｃ７が付加さ
れていない場合の電流−ＩＬとの和となり、次式で表わ
される。
Ｉｃ ２− ＩＬ ＋ａ ωＱｂｃ７ ５ｉｎ（ω＋π
／２）ここで、ＣｂＣｌ−Ｃｂｃ７となるように設定さ
れているので、第１図中のＡ点及びＢ点の電位変化は、
第２図（Ａ）に示すようになり、Ａ点とＢ点の電位差Ｖ
ＡＢは、Ｒ３−Ｒ４−’Ｒとすると、ＶＡＢ−２ＲＩＬ
となる。
／２）ここで、ＣｂＣｌ−Ｃｂｃ７となるように設定さ
れているので、第１図中のＡ点及びＢ点の電位変化は、
第２図（Ａ）に示すようになり、Ａ点とＢ点の電位差Ｖ
ＡＢは、Ｒ３−Ｒ４−’Ｒとすると、ＶＡＢ−２ＲＩＬ
となる。
これにより、Ａ点とＢ点の電位差■ＡＢは、第５図（Ｂ
）に示すように、入力信号の振幅に依存しないようにな
る。すなわち、トランジスタＱ７のベース・コレクタ容
ｊＥｌｃｂｃｙは、入力用トランジスタＱ２のコレクタ
電流を変調することによって、入力用トランジスタＱ１
のベース・コレクタ容量ｃｂ自に起因する入力用トラン
ジスタＱ１のコレクタ電流の変調を補償するように動作
することになる。
）に示すように、入力信号の振幅に依存しないようにな
る。すなわち、トランジスタＱ７のベース・コレクタ容
ｊＥｌｃｂｃｙは、入力用トランジスタＱ２のコレクタ
電流を変調することによって、入力用トランジスタＱ１
のベース・コレクタ容量ｃｂ自に起因する入力用トラン
ジスタＱ１のコレクタ電流の変調を補償するように動作
することになる。
したがって、ＦＭ変調された入力信号にＡＭ成分が含ま
れていても、出力信号は位相変調されることなく、第５
図（Ｃ）に示すような波形となり、入力信号に対するＡ
Ｍ成分抑圧比を改善することができるようになる。
れていても、出力信号は位相変調されることなく、第５
図（Ｃ）に示すような波形となり、入力信号に対するＡ
Ｍ成分抑圧比を改善することができるようになる。
なお、この発明は上記実施例に限られるものではなく、
例えば第３図に示すように、それぞれの入力用トランジ
スタＱ＋ 、Ｑ２のコレクタと、抵抗Ｒ３、Ｒ４との間
に、ベースにバイアス端子１１を介してバイアス電圧が
印加されたＮＰＮ型のトランジスタＱｓ 、Ｑ９を挿入
するような構成にしても良い。なお、第３図において第
１図と同一物には同符号を付している。
例えば第３図に示すように、それぞれの入力用トランジ
スタＱ＋ 、Ｑ２のコレクタと、抵抗Ｒ３、Ｒ４との間
に、ベースにバイアス端子１１を介してバイアス電圧が
印加されたＮＰＮ型のトランジスタＱｓ 、Ｑ９を挿入
するような構成にしても良い。なお、第３図において第
１図と同一物には同符号を付している。
また、入力用トランジスタＱ１のベースと入力用トラン
ジスタＱ２のコレクタとの間に設けられる容ωは、トラ
ンジスタで構成されたものに限らず、入力用トランジス
タＱ１のベース・コレクタ間容伍に相当する容１であれ
ば良いことは勿論である。
ジスタＱ２のコレクタとの間に設けられる容ωは、トラ
ンジスタで構成されたものに限らず、入力用トランジス
タＱ１のベース・コレクタ間容伍に相当する容１であれ
ば良いことは勿論である。
［発明の効果］
以上説明したように、この発明によれば、第１の入力用
トランジスタのベースと第２の入力用トランジスタのコ
レクタとの間に設けられた容量によって、出力信号の位
相変調を補償するようにしたので、ＡＭ成分抑圧比を向
上させた振幅制限増幅回路を提供することができる。
トランジスタのベースと第２の入力用トランジスタのコ
レクタとの間に設けられた容量によって、出力信号の位
相変調を補償するようにしたので、ＡＭ成分抑圧比を向
上させた振幅制限増幅回路を提供することができる。
第１図はこの発明の一実施例に係る振幅制限増幅回路の
構成を示す回路図、第２図（Ａ＞乃至同図（Ｃ）は第１
図に示す振幅制限増幅回路の動作波形図、第３図はこの
発明の他の実施例の振幅制限増幅回路の構成を示す回路
図、第４１図は従来の振幅制限増幅回路の一構成を示す
回路図、第５図（Ａ）乃至同図（Ｃ）は第４図に示す振
幅制限回路の動作波形図である。 ０１〜Ｑ７・・・ＮＰＮ型トランジスタＲ１〜Ｒ６・・
・抵抗 ■１〜■４・・・定電流源 １・・・入力端子 ３・・・基準電圧端子 ７．９・・・出力端子
構成を示す回路図、第２図（Ａ＞乃至同図（Ｃ）は第１
図に示す振幅制限増幅回路の動作波形図、第３図はこの
発明の他の実施例の振幅制限増幅回路の構成を示す回路
図、第４１図は従来の振幅制限増幅回路の一構成を示す
回路図、第５図（Ａ）乃至同図（Ｃ）は第４図に示す振
幅制限回路の動作波形図である。 ０１〜Ｑ７・・・ＮＰＮ型トランジスタＲ１〜Ｒ６・・
・抵抗 ■１〜■４・・・定電流源 １・・・入力端子 ３・・・基準電圧端子 ７．９・・・出力端子
Claims (2)
- （１）入力信号がベースに印加される第１の入力用バイ
ポーラトランジスタと基準電位がベースに印加される第
２の入力用バイポーラトランジスタとからなる差動対を
備えた差動増幅部の出力にしたがって、入力信号の振幅
を制限した出力信号を得る振幅制限増幅回路にして、前
記第１の入力用バイポーラトランジスタのベースと前記
第２の入力用バイポーラトランジスタのコレクタとの間
に、前記第１の入力用バイポーラトランジスタのベース
・コレクタ間容量を補償する容量を接続したことを特徴
とする振幅制限増幅回路。 - （２）前記容量は、ベース及びエミッタが前記第１の入
力用バイポーラトランジスタのベースに接続されコレク
タが前記第２の入力用バイポーラトランジスタのコレク
タに接続されたバイポーラトランジスタであること特徴
とする特許請求の範囲第１項に記載の振幅制限増幅回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28547787A JPH01128605A (ja) | 1987-11-13 | 1987-11-13 | 振幅制限増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28547787A JPH01128605A (ja) | 1987-11-13 | 1987-11-13 | 振幅制限増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01128605A true JPH01128605A (ja) | 1989-05-22 |
| JPH053167B2 JPH053167B2 (ja) | 1993-01-14 |
Family
ID=17692025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28547787A Granted JPH01128605A (ja) | 1987-11-13 | 1987-11-13 | 振幅制限増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128605A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213875A (ja) * | 1985-07-11 | 1987-01-22 | Fuji Valve Kk | 油圧式弁間隙調整装置 |
-
1987
- 1987-11-13 JP JP28547787A patent/JPH01128605A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213875A (ja) * | 1985-07-11 | 1987-01-22 | Fuji Valve Kk | 油圧式弁間隙調整装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053167B2 (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7068099B2 (en) | Power amplifier module with distortion compensation | |
| JPS627208A (ja) | 電圧−電流変換器 | |
| JPS58105611A (ja) | 差動増幅器 | |
| US4513209A (en) | Level detector | |
| JPH0344103A (ja) | 電圧／絶対値電流コンバータ回路 | |
| JPH01128605A (ja) | 振幅制限増幅回路 | |
| JPS6047503A (ja) | 集積トランジスタ高周波水晶発振回路 | |
| US4318050A (en) | AM Detecting circuit | |
| JPS58166115U (ja) | ２個のトランジスタを具える増幅回路 | |
| JPH045949B2 (ja) | ||
| JPH0339928Y2 (ja) | ||
| JPH06120747A (ja) | 差動増幅器 | |
| JP2674096B2 (ja) | 乗算回路 | |
| JP2553135B2 (ja) | 可変利得回路のベース電流補償回路 | |
| JPH0240541Y2 (ja) | ||
| JPS6336747Y2 (ja) | ||
| JPH0533080Y2 (ja) | ||
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| JPH0342741Y2 (ja) | ||
| JPS6234283B2 (ja) | ||
| JP2619056B2 (ja) | 広帯域増幅回路 | |
| JPH0336096Y2 (ja) | ||
| JPH0346406A (ja) | 可変利得増幅器 | |
| JPH0434844B2 (ja) | ||
| JPH0340978B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |