JP2932502B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP2932502B2 JP2932502B2 JP1149156A JP14915689A JP2932502B2 JP 2932502 B2 JP2932502 B2 JP 2932502B2 JP 1149156 A JP1149156 A JP 1149156A JP 14915689 A JP14915689 A JP 14915689A JP 2932502 B2 JP2932502 B2 JP 2932502B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier circuit
- emitter
- differential amplifier
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は不平衡−平衡変換を目的とした前置用の差動
増幅回路に関する。
増幅回路に関する。
近年テレビ用のチューナーや無線送受信装置の変復調
回路として、モノシリックIC化に適した二重平衡差動増
幅回路がよく用いられる。この二重平衡差動増幅回路
は、平衡な入力端子を２つ備えており入力信号は平衡入
力を前提としている。しかし、通常高周波信号では不平
衡入力となるため、この二重平衡差動増幅回路の入力段
に不平衡−平衡のための手頃な回路として差動増幅回路
が用いられる。この前置差動増幅回路には、S/N比を良
くするために比較的高いレベルの信号が入力されるため
に、それ自身の利得により差動増幅回路が飽和しないよ
うに低利得であることが望まれる。このような差動増幅
回路の一例を第３図に示す。
回路として、モノシリックIC化に適した二重平衡差動増
幅回路がよく用いられる。この二重平衡差動増幅回路
は、平衡な入力端子を２つ備えており入力信号は平衡入
力を前提としている。しかし、通常高周波信号では不平
衡入力となるため、この二重平衡差動増幅回路の入力段
に不平衡−平衡のための手頃な回路として差動増幅回路
が用いられる。この前置差動増幅回路には、S/N比を良
くするために比較的高いレベルの信号が入力されるため
に、それ自身の利得により差動増幅回路が飽和しないよ
うに低利得であることが望まれる。このような差動増幅
回路の一例を第３図に示す。
第３図に示す従来例では、トランジスタQ1とトランジ
スタQ2のそれぞれのエミッタを通常抵抗値の等しい抵抗
R1と抵抗R2を介して介して定電流源I1に接続し、それぞ
れのコレクタは負荷抵抗R7,R8を通して電源電圧端子VCC
に接続し、それぞれのベースは通常等しい所定の電圧に
なるように抵抗R3,R4及びR5,R6によりバイアスされる。
スタQ2のそれぞれのエミッタを通常抵抗値の等しい抵抗
R1と抵抗R2を介して介して定電流源I1に接続し、それぞ
れのコレクタは負荷抵抗R7,R8を通して電源電圧端子VCC
に接続し、それぞれのベースは通常等しい所定の電圧に
なるように抵抗R3,R4及びR5,R6によりバイアスされる。
入力信号は不平衡で入力されるため、一方の入力端子
であるトランジスタQ1のベースに加えられ、もう一方の
入力端子であるトランジスタQ2のベースはコンデンサC1
により高周波的に接地される。その結果、出力端子であ
るトランジスタQ1とQ2のコレクタに互いに逆位相の平衡
な信号が出力される。
であるトランジスタQ1のベースに加えられ、もう一方の
入力端子であるトランジスタQ2のベースはコンデンサC1
により高周波的に接地される。その結果、出力端子であ
るトランジスタQ1とQ2のコレクタに互いに逆位相の平衡
な信号が出力される。
このような差動増幅回路において、低利得とするため
には、抵抗R1,R2の値を大きくすることが有効である
が、抵抗R1,R2の値を大きくすればする程、高周波信号
入力時の平衡出力である２つの出力端子OUT,▲▼
の抵抗及び180度の位相差にずれが生じてくる。すなわ
ち、定電流源I1には一般にトランジスタを用いるために
そのコレクタに付いている浮遊容量が抵抗R1とR2の間に
存在している。
には、抵抗R1,R2の値を大きくすることが有効である
が、抵抗R1,R2の値を大きくすればする程、高周波信号
入力時の平衡出力である２つの出力端子OUT,▲▼
の抵抗及び180度の位相差にずれが生じてくる。すなわ
ち、定電流源I1には一般にトランジスタを用いるために
そのコレクタに付いている浮遊容量が抵抗R1とR2の間に
存在している。
このため、入力端子INに加えられた信号がトランジス
タQ1のエミッタから抵抗R1,R2を通してトランジスタQ2
にエミッタに伝えられる間に、信号の一部がこの浮遊容
量により失われる。そのため、トランジスタQ1のエミッ
タからコレクタに伝わる信号とトランジスタQ2のエミッ
タからコレクタに伝わる信号とに差が生じ、振幅差とな
って表れる。
タQ1のエミッタから抵抗R1,R2を通してトランジスタQ2
にエミッタに伝えられる間に、信号の一部がこの浮遊容
量により失われる。そのため、トランジスタQ1のエミッ
タからコレクタに伝わる信号とトランジスタQ2のエミッ
タからコレクタに伝わる信号とに差が生じ、振幅差とな
って表れる。
この作用は浮遊容量の値が非常に小さいので入力信号
周波数が高い時でないと影響がないが、低利得とするた
めに抵抗R1,R2の値を大きくすると実際に使用する周波
数まで影響を及ぼしてくる。この様子を第４図に示す。
平衡出力である２つの出力端子の出力振幅の違いは、次
段に接続される二重平衡差動増幅回路の平衡入力におい
て、同相信号として検出されるために悪影響を与えると
いう問題を有する。
周波数が高い時でないと影響がないが、低利得とするた
めに抵抗R1,R2の値を大きくすると実際に使用する周波
数まで影響を及ぼしてくる。この様子を第４図に示す。
平衡出力である２つの出力端子の出力振幅の違いは、次
段に接続される二重平衡差動増幅回路の平衡入力におい
て、同相信号として検出されるために悪影響を与えると
いう問題を有する。
一方、この種の差動増幅回路で生じる平衡出力振幅の
ずれを改善する方法として差動増幅回路を２段縦続に接
続した差動増幅回路が考えられる。すなわち、前述した
高周波での平衡出力の振幅のずれは不平衡入力であるた
めに生じるのであるから、その出力を平衡入力としてさ
らに同形式の差動増幅回路に入力すれば直接不平衡入力
した場合より出力振幅のずれが減少する。しかし、同形
式の差動増幅回路を２段縦続接続するためには、前段の
差動増幅回路の出力DC電位と後段の差動増幅回路の入力
段のDC電位との整合をとるために中間にエミッタフォロ
アやレベルシフト回路が必要であり、周波数特性の劣化
や消費電力の増加を招くという問題を有する。
ずれを改善する方法として差動増幅回路を２段縦続に接
続した差動増幅回路が考えられる。すなわち、前述した
高周波での平衡出力の振幅のずれは不平衡入力であるた
めに生じるのであるから、その出力を平衡入力としてさ
らに同形式の差動増幅回路に入力すれば直接不平衡入力
した場合より出力振幅のずれが減少する。しかし、同形
式の差動増幅回路を２段縦続接続するためには、前段の
差動増幅回路の出力DC電位と後段の差動増幅回路の入力
段のDC電位との整合をとるために中間にエミッタフォロ
アやレベルシフト回路が必要であり、周波数特性の劣化
や消費電力の増加を招くという問題を有する。
本発明はこれらの問題を生じることなく平衡振幅のず
れを抑制する差動増幅回路を提供することを目的とす
る。
れを抑制する差動増幅回路を提供することを目的とす
る。
本発明の差動増幅回路は、トランジスタで構成される
定電流源に抵抗を介して接続された第１および第２のト
ランジスタからなる差動増幅回路と、この差動増幅回路
の負荷に接続した第３および第４のトランジスタからな
るコモンベーストランジスタ増幅回路と、これら差動増
幅回路とコモンベーストランジスタ増幅回路との間にカ
スコード接続された第５および第６のトランジスタとで
構成している。
定電流源に抵抗を介して接続された第１および第２のト
ランジスタからなる差動増幅回路と、この差動増幅回路
の負荷に接続した第３および第４のトランジスタからな
るコモンベーストランジスタ増幅回路と、これら差動増
幅回路とコモンベーストランジスタ増幅回路との間にカ
スコード接続された第５および第６のトランジスタとで
構成している。
この場合、第５のトランジスタは、第３のトランジス
タのエミッタにコレクタが、第４のトランジスタのエミ
ッタにベースが、第１のトランジスタのコレクタにエミ
ッタがそれぞれ接続される。
タのエミッタにコレクタが、第４のトランジスタのエミ
ッタにベースが、第１のトランジスタのコレクタにエミ
ッタがそれぞれ接続される。
また、第６のトランジスタは、第４のトランジスタの
エミッタにコレクタが、第３のトランジスタのエミッタ
にベースが、第２のトランジスタのコレクタにエミッタ
がそれぞれ接続される。
エミッタにコレクタが、第３のトランジスタのエミッタ
にベースが、第２のトランジスタのコレクタにエミッタ
がそれぞれ接続される。
上述した構成では、コモンベーストランジスタ増幅回
路のトランジスタのエミッタ電位の変化を利用して高周
波信号入力時の信号の不平衡を負帰還により補正し、差
動増幅回路の平衡出力の振幅の差が生じる周波数を更に
高い周波数にのばす。
路のトランジスタのエミッタ電位の変化を利用して高周
波信号入力時の信号の不平衡を負帰還により補正し、差
動増幅回路の平衡出力の振幅の差が生じる周波数を更に
高い周波数にのばす。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例である。差動増幅回路を構
成する第１及び第２のトランジスタQ1とQ2は、それぞれ
のエミッタを抵抗R1,R2を介して定電流源I1に接続して
おり、それぞれのベースは抵抗R3,R4及びR5,R6によりバ
イアスしている。これは従来例と同じである。
成する第１及び第２のトランジスタQ1とQ2は、それぞれ
のエミッタを抵抗R1,R2を介して定電流源I1に接続して
おり、それぞれのベースは抵抗R3,R4及びR5,R6によりバ
イアスしている。これは従来例と同じである。
この差動増幅回路の負荷側には、ベースをVBなる所定
電位に接続した第３及び第４のトランジスタQ3,Q4から
なるコモンベーストランジスタ増幅回路と、第５及び第
６のトランジスタQ5,Q6を接続している。抵抗R7,R8はそ
の負荷抵抗である。
電位に接続した第３及び第４のトランジスタQ3,Q4から
なるコモンベーストランジスタ増幅回路と、第５及び第
６のトランジスタQ5,Q6を接続している。抵抗R7,R8はそ
の負荷抵抗である。
前記第５のトランジスタは、第３のトランジスタQ3の
エミッタにコレクタが、第４のトランジスタQ4のエミッ
タにベースが、第１のトランジスタQ1のコレクタにエミ
ッタがそれぞれ接続される。また、第６のトランジスタ
は、第４のトランジスタQ4のエミッタにコレクタが、第
３のトランジスタQ3のエミッタにベースが、第２のトラ
ンジスタQ2のコレクタにエミッタがそれぞれ接続されて
いる。
エミッタにコレクタが、第４のトランジスタQ4のエミッ
タにベースが、第１のトランジスタQ1のコレクタにエミ
ッタがそれぞれ接続される。また、第６のトランジスタ
は、第４のトランジスタQ4のエミッタにコレクタが、第
３のトランジスタQ3のエミッタにベースが、第２のトラ
ンジスタQ2のコレクタにエミッタがそれぞれ接続されて
いる。
次に、以上の構成の差動増幅回路の動作を説明する。
第１のトランジスタQ1のベースに加えられた入力信号
電圧により、該トランジスタQ1に生じた電流信号が第５
のトランジスタQ5を通って第３のトランジスタQ3のエミ
ッタに入力され、該トランジスタQ3のコレクタに負荷抵
抗R7の電圧変化として出力される。一方、第１のトラン
ジスタQ1のエミッタ側に伝えられた電流信号は抵抗R1,R
2を通り、第２のトランジスタQ2のエミッタに入力さ
れ、第６のトランジスタQ6を通って第４のトランジスタ
Q4のエミッタに入力され、該トランジスタQ4のコレクタ
に負荷抵抗R8の電圧変化として逆極性で出力される。
電圧により、該トランジスタQ1に生じた電流信号が第５
のトランジスタQ5を通って第３のトランジスタQ3のエミ
ッタに入力され、該トランジスタQ3のコレクタに負荷抵
抗R7の電圧変化として出力される。一方、第１のトラン
ジスタQ1のエミッタ側に伝えられた電流信号は抵抗R1,R
2を通り、第２のトランジスタQ2のエミッタに入力さ
れ、第６のトランジスタQ6を通って第４のトランジスタ
Q4のエミッタに入力され、該トランジスタQ4のコレクタ
に負荷抵抗R8の電圧変化として逆極性で出力される。
今、第１のトランジスタQ1のベースに加えられた入力
信号により、該トランジスタQ1のベース電位がΔＶだけ
上昇し、第１のトランジスタQ1のコレクタ電流はΔＩだ
け増加し、第２のトランジスタQ2のコレクタ電流はΔ
Ｉ′だけ減少したとする。第３のトランジスタQ3及び第
５のトランジスタQ5では、ΔＩの電流増加により、ベー
ス・エミッタ間電圧がΔVBEだけ増え、第４のトランジ
スタQ4及び第６のトランジスタQ6ではΔＩ′の電流減少
により、ベース・エミッタ電圧がΔVBE′だけ減る。
信号により、該トランジスタQ1のベース電位がΔＶだけ
上昇し、第１のトランジスタQ1のコレクタ電流はΔＩだ
け増加し、第２のトランジスタQ2のコレクタ電流はΔ
Ｉ′だけ減少したとする。第３のトランジスタQ3及び第
５のトランジスタQ5では、ΔＩの電流増加により、ベー
ス・エミッタ間電圧がΔVBEだけ増え、第４のトランジ
スタQ4及び第６のトランジスタQ6ではΔＩ′の電流減少
により、ベース・エミッタ電圧がΔVBE′だけ減る。
第３のトランジスタQ3はコモンベーストランジスタで
あるから、ΔVBEの増加により第３のトランジスタQ3の
エミッタ電位はΔVBE下がるので、第６のトランジスタQ
6のベース電位を下げ、第６のトランジスタQ6のコレク
タ電流をΔVBEの変化に見合った分、すなわちΔＩだけ
減らすように作用する。ところが、第６のトランジスタ
Q6のコレクタ電流は第２のトランジスタQ2のコレクタ電
流が減少したΔＩ′だけ減少するので、ΔVBEの変化に
よる作用を吸収する。入力信号が低周波のときは、定電
流源I1の浮遊容量の影響がないため、ΔＩとΔＩは等し
いので、第６のトランジスタQ6のベース電位がΔVBE下
がったために、コレクタ電流を減らそうとする作用は完
全に相殺される。したがって、第４のトランジスタQ4に
おける電流変化はΔＩ′（＝ΔＩ）の減少となり、第２
のトランジスタQ2の電流変化がそのまま伝わる。
あるから、ΔVBEの増加により第３のトランジスタQ3の
エミッタ電位はΔVBE下がるので、第６のトランジスタQ
6のベース電位を下げ、第６のトランジスタQ6のコレク
タ電流をΔVBEの変化に見合った分、すなわちΔＩだけ
減らすように作用する。ところが、第６のトランジスタ
Q6のコレクタ電流は第２のトランジスタQ2のコレクタ電
流が減少したΔＩ′だけ減少するので、ΔVBEの変化に
よる作用を吸収する。入力信号が低周波のときは、定電
流源I1の浮遊容量の影響がないため、ΔＩとΔＩは等し
いので、第６のトランジスタQ6のベース電位がΔVBE下
がったために、コレクタ電流を減らそうとする作用は完
全に相殺される。したがって、第４のトランジスタQ4に
おける電流変化はΔＩ′（＝ΔＩ）の減少となり、第２
のトランジスタQ2の電流変化がそのまま伝わる。
一方、第４のトランジスタQ4はコモンベーストランジ
スタであるから、ΔVBE′の減少により第４のトランジ
スタQ4のエミッタ電位はΔVBE′上がるので、第５のト
ランジスタQ5のベース電位を上げ、第５のトランジスタ
Q5のコレクタ電流をΔVBE′の変化に見合った分、すな
わちΔＩ′だけ増加させるように作用する。ところが、
第５のトランジスタQ5のコレクタ電流は第１のトランジ
スタQ1のコレクタ電流が増加したΔＩだけ増加するの
で、ΔVBE′の変化による作用を吸収する。したがっ
て、入力信号が低周波のときは、第３のトランジスタQ3
における電流変化はΔＩ（＝ΔＩ′）の増加となり、第
１のトランジスタQ1の電流増加がそのまま伝わる。
スタであるから、ΔVBE′の減少により第４のトランジ
スタQ4のエミッタ電位はΔVBE′上がるので、第５のト
ランジスタQ5のベース電位を上げ、第５のトランジスタ
Q5のコレクタ電流をΔVBE′の変化に見合った分、すな
わちΔＩ′だけ増加させるように作用する。ところが、
第５のトランジスタQ5のコレクタ電流は第１のトランジ
スタQ1のコレクタ電流が増加したΔＩだけ増加するの
で、ΔVBE′の変化による作用を吸収する。したがっ
て、入力信号が低周波のときは、第３のトランジスタQ3
における電流変化はΔＩ（＝ΔＩ′）の増加となり、第
１のトランジスタQ1の電流増加がそのまま伝わる。
ところが、入力信号が高周波になり、定電流源I1の浮
遊容量の影響によりΔＩ′がΔＩより小さくなった場合
は、第６のトランジスタQ6のベース電位がΔVBE下がっ
たためにコレクタ電流を減らそうとする作用は完全には
相殺されない。すなわち、第６のトランジスタQ6のベー
ス電位のΔVBEの変化によって第６のトランジスタQ6の
コレクタ電流をΔＩだけ減らそうとする作用の方が大き
いため、第６のトランジスタQ6のコレクタ電流の変化は
ΔＩ′の減少よりも更に減少するように動作する。
遊容量の影響によりΔＩ′がΔＩより小さくなった場合
は、第６のトランジスタQ6のベース電位がΔVBE下がっ
たためにコレクタ電流を減らそうとする作用は完全には
相殺されない。すなわち、第６のトランジスタQ6のベー
ス電位のΔVBEの変化によって第６のトランジスタQ6の
コレクタ電流をΔＩだけ減らそうとする作用の方が大き
いため、第６のトランジスタQ6のコレクタ電流の変化は
ΔＩ′の減少よりも更に減少するように動作する。
一方、第５のトランジスタQ5では、該トランジスタQ5
のベース電位がΔVBE′上がったためにコレクタ電流を
増加させようとする作用は完全には相殺されない。すな
わち、第５のトランジスタQ5のベース電位のΔVBE′の
変化によってコレクタ電流を増やそうとする作用の方が
小さいため、第５のトランジスタQ5のコレクタ電流の変
化はΔＩの増加よりも多少減少するように動作する。
のベース電位がΔVBE′上がったためにコレクタ電流を
増加させようとする作用は完全には相殺されない。すな
わち、第５のトランジスタQ5のベース電位のΔVBE′の
変化によってコレクタ電流を増やそうとする作用の方が
小さいため、第５のトランジスタQ5のコレクタ電流の変
化はΔＩの増加よりも多少減少するように動作する。
したがって、第５のトランジスタQ5の電流変化はΔＩ
より小さくなるように動作し、第６のトランジスタQ6の
電流変化はΔＩ′より大きくなるように動作するため、
一種の負帰還の効果をもたらす。
より小さくなるように動作し、第６のトランジスタQ6の
電流変化はΔＩ′より大きくなるように動作するため、
一種の負帰還の効果をもたらす。
第１のトランジスタQ1のベースに加えられた入力信号
により、第１のトランジスタQ1のベース電位がΔＶだけ
下降したときも同様である。
により、第１のトランジスタQ1のベース電位がΔＶだけ
下降したときも同様である。
したがって、第３のトランジスタQ3に伝えられる電流
変化量と第４のトランジスタQ4に伝えられる電流変化量
に差が生じるときに入力信号周波数は、上述した負帰還
の効果により更に高周波領域にのびる。また、第３及び
第４のトランジスタQ3,Q4が、いわゆるカスコード接続
となっているため、従来の差動増幅回路より周波数特性
を改善することもできる。
変化量と第４のトランジスタQ4に伝えられる電流変化量
に差が生じるときに入力信号周波数は、上述した負帰還
の効果により更に高周波領域にのびる。また、第３及び
第４のトランジスタQ3,Q4が、いわゆるカスコード接続
となっているため、従来の差動増幅回路より周波数特性
を改善することもできる。
第２図に本発明による効果を表す図を示す。これか
ら、平衡出力の振幅の差が生じる周波数を高周波側にの
ばすことができることが判る。
ら、平衡出力の振幅の差が生じる周波数を高周波側にの
ばすことができることが判る。
以上説明したように本発明は、トランジスタで構成さ
れる定電流源を有する差動増幅回路の負荷に接続したコ
モンベーストランジスタ増幅回路のトランジスタのエミ
ッタ電位の変化を利用して高周波信号入力時の信号の不
平衡を負帰還により補正するようにしたことで、差動増
幅回路の平衡出力の振幅の差が生じる周波数を、更に高
い周波数にのばすことができ、後段の平衡入力回路に悪
影響を与えない差動増幅回路を得ることができる。
れる定電流源を有する差動増幅回路の負荷に接続したコ
モンベーストランジスタ増幅回路のトランジスタのエミ
ッタ電位の変化を利用して高周波信号入力時の信号の不
平衡を負帰還により補正するようにしたことで、差動増
幅回路の平衡出力の振幅の差が生じる周波数を、更に高
い周波数にのばすことができ、後段の平衡入力回路に悪
影響を与えない差動増幅回路を得ることができる。
第１図は本発明の差動増幅回路の一実施例の回路図、第
２図は本発明の効果を表す周波数特性図、第３図は従来
の差動増幅回路の回路図、第４図は従来の回路における
周波数特性を示す図である。 Q1……第１のトランジスタ、Q2……第２のトランジス
タ、Q3……第３のトランジスタ、Q4……第４のトランジ
スタ、Q5……第５のトランジスタ、Q6……第６のトラン
ジスタ、R1〜R8……抵抗、I1……定電流源,C1……コン
デンサ。
２図は本発明の効果を表す周波数特性図、第３図は従来
の差動増幅回路の回路図、第４図は従来の回路における
周波数特性を示す図である。 Q1……第１のトランジスタ、Q2……第２のトランジス
タ、Q3……第３のトランジスタ、Q4……第４のトランジ
スタ、Q5……第５のトランジスタ、Q6……第６のトラン
ジスタ、R1〜R8……抵抗、I1……定電流源,C1……コン
デンサ。
Claims (1)
- 【請求項１】第１および第２の信号入力端子がそれぞれ
のベースに接続され、かつ抵抗を介してそれぞれのエミ
ッタがトランジスタで構成される定電流源に接続された
第１および第２のトランジスタからなる差動増幅回路に
おいて、ベースが所定電位に接続された第３および第４
のトランジスタからなるコモンベーストランジスタ増幅
回路と、前記第３のトランジスタのエミッタにコレクタ
が接続され、前記第４のトランジスタのエミッタにベー
スが接続され、前記第１のトランジスタのコレクタにエ
ミッタが接続された第５のトランジスタと、前記第４の
トランジスタのエミッタにコレクタが接続され、前記第
３のトランジスタのエミッタにベースが接続され、前記
第２のトランジスタのコレクタにエミッタが接続された
第６のトランジスタとを備えることを特徴とする差動増
幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149156A JP2932502B2 (ja) | 1989-06-12 | 1989-06-12 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149156A JP2932502B2 (ja) | 1989-06-12 | 1989-06-12 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0313107A JPH0313107A (ja) | 1991-01-22 |
| JP2932502B2 true JP2932502B2 (ja) | 1999-08-09 |
Family
ID=15469016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1149156A Expired - Lifetime JP2932502B2 (ja) | 1989-06-12 | 1989-06-12 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2932502B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5139963B2 (ja) * | 2008-12-15 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | 差動増幅器 |
-
1989
- 1989-06-12 JP JP1149156A patent/JP2932502B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0313107A (ja) | 1991-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497123A (en) | Amplifier circuit having high linearity for cancelling third order harmonic distortion | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| US4308471A (en) | Product circuit | |
| JPS59103174A (ja) | 電圧加算回路 | |
| US4517525A (en) | Balancing compensation in differential amplifiers with a single-ended drive | |
| JP3382128B2 (ja) | 差動増幅器 | |
| JPS6333727B2 (ja) | ||
| JP2932502B2 (ja) | 差動増幅回路 | |
| JP2844664B2 (ja) | 差動増幅回路 | |
| US4689580A (en) | Active filter circuit | |
| JP3080488B2 (ja) | 差動増幅器 | |
| KR100240640B1 (ko) | 능동 발룬 회로 | |
| JP2684837B2 (ja) | 差動増幅回路 | |
| RU2053592C1 (ru) | Усилитель | |
| JPH03190308A (ja) | トランスコンダクタンス増幅器 | |
| JP2797805B2 (ja) | アナログ乗算器 | |
| JPS6123852Y2 (ja) | ||
| JPH0413858Y2 (ja) | ||
| JPS6334360Y2 (ja) | ||
| JPH0339927Y2 (ja) | ||
| JP4221131B2 (ja) | 可変利得増幅回路 | |
| JPH0349460Y2 (ja) | ||
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP2548419B2 (ja) | 増幅回路 | |
| JPH06350358A (ja) | 平衡変換回路 |