JP3277984B2 - 映像信号処理装置 - Google Patents

映像信号処理装置

Info

Publication number
JP3277984B2
JP3277984B2 JP08000997A JP8000997A JP3277984B2 JP 3277984 B2 JP3277984 B2 JP 3277984B2 JP 08000997 A JP08000997 A JP 08000997A JP 8000997 A JP8000997 A JP 8000997A JP 3277984 B2 JP3277984 B2 JP 3277984B2
Authority
JP
Japan
Prior art keywords
reference voltage
video signal
converter
value
minimum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08000997A
Other languages
English (en)
Other versions
JPH10276345A (ja
Inventor
洋治 浦山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08000997A priority Critical patent/JP3277984B2/ja
Priority to US09/049,920 priority patent/US6002445A/en
Publication of JPH10276345A publication Critical patent/JPH10276345A/ja
Application granted granted Critical
Publication of JP3277984B2 publication Critical patent/JP3277984B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は映像信号処理装置に
関する。
【０００２】
【従来の技術】従来、映像信号処理装置は、たとえば、
特開昭６２−１１６０６３号公報に示されるように、映
像信号処理回路のＤレンジを有効に用いることを目的と
して用いられている。
【０００３】図８は従来の映像信号処理装置を示すブロ
ック図である。センサ１０７は映像信号を入力するセン
サである。クランプ回路１００は、誤差増幅回路１０６
から与えられたＤＣレベルに映像信号をクランプする。
ゲインアンプ１０１は入力信号に特定の利得を与え、バ
ッファ回路１０２は映像信号をバッファリングする。Ａ
／Ｄコンバータ１０３は映像信号をデジタルデータに変
換し、出力する。表示装置１０８は映像デジタルデータ
を表示する。黒レベル検出回路１０５は映像信号の黒の
ＤＣレベルを検出し、ＤＣレベルを出力する。基準電位
発生回路１０５は基準のＤＣレベルを発生する。誤差増
幅回路１０６は二つの入力信号の差分を増幅して出力す
る。
【０００４】次に、本従来例の動作を説明する。センサ
１０７から入力された映像信号は、ＤＣレベルを固定す
るためクランプ回路１００でクランプされる。映像信号
はその後、ゲインアンプ１０１によってある一定の利得
が与えられる。映像信号はバッファ回路１０２を通して
Ａ／Ｄコンバータ１０３に入力され、表示装置１０８は
Ａ／Ｄコンバータ１０３から出力されたデジタル映像デ
ータを表示する。映像信号をＡ／Ｄ変換する場合、Ａ／
Ｄコンバータ１０３のＤレンジを最大に利用することが
望ましい。そのため、バッファ回路１０２の出力信号を
黒レベル検出回路１０４に入力する。黒レベル検出回路
１０４は、バッファ回路１０２から出力された映像信号
のうち、その黒レベルの信号レベルを検出し、誤差増幅
回路１０６に入力する。誤差増幅回路１０６は予め基準
電位発生回路１０５によって与えられたＤＣレベルと、
黒レベル検出回路１０４で得られたＤＣレベルを比較
し、その誤差をクランプ回路１００のクランプ電位とし
て出力する。このとき、黒レベル検出回路１０４によっ
て得られる黒レベルが、Ａ／Ｄコンバータ１０３の最低
基準レベルに一致するよう、基準電位発生回路１０５の
基準電位を予め設定することによって、Ａ／Ｄコンバー
タ１０３のＤレンジを有効に利用するとともに、映像信
号の黒レベルの補正を行っている。
【０００５】
【発明が解決しようとする課題】上述した従来の信号処
理装置は次のような問題点があった。 （１）Ａ／Ｄコンバータ１０３のＤレンジを有効に利用
していない場合がある。その理由は、映像信号の振幅を
Ａ／Ｄコンバータ１０３のＤレンジに有効に割り当てる
ために、映像信号の黒レベルをＡ／Ｄコンバータ１０３
の最小基準電位に合わせているが、信号レベルの最大値
を検出していないため、Ａ／Ｄコンバータ１０３の最大
基準電圧よりも信号レベルが大きい、または小さい場合
があり、これらの場合では映像信号をＡ／Ｄコンバータ
１０３のＤレンジに有効に割り当てたことにならない。 （２）映像信号が飽和する場合がある。その理由は、Ｄ
レンジを有効に割り当てるために、映像信号の黒レベル
をＡ／Ｄコンバータ１０３の最小基準電位に合わせてい
るが、信号レベルの最大値を検出していないため、映像
信号の最大レベルよりＡ／Ｄコンバータ１０３の最大基
準電位が低い場合には、信号が飽和し、映像信号の忠実
な再生が不可能となる。
【０００６】本発明の目的は、センサから得られる映像
信号をＡ／Ｄコンバータの量子化範囲内に収めて表示装
置に出力する映像信号処理装置を提供することにある。
【０００７】本発明の他の目的は、センサから得られる
映像信号をＡ／Ｄ変換する際の最小分解能を、Ａ／Ｄコ
ンバータのビット数を増やすことなく向上させる映像信
号処理装置を提供することにある。
【０００８】本発明の他の目的は、Ａ／Ｄコンバータの
量子化誤差による映像信号のＳ／Ｎの劣化を最小限に押
さえる映像信号処理装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明の映像信号処理装
置は、ＣＣＤと、該ＣＣＤの出力をクランプパルスのタ
イミングでＤＣクランプするクランプ回路と、該クラン
プ回路からの映像信号を最大基準電圧と最小基準電圧の
範囲内でデジタルデータに変換するＡ／Ｄコンバータ
と、デジタル化された映像信号を出力し、またＡ／Ｄコ
ンバータ基準電圧データを入力するハードウエアインタ
フェース部と、該ハードウエアインタフェース部に入力
されたＡ／Ｄコンバータ基準電圧データをＡ／Ｄコンバ
ータの最小基準電圧データと最大基準電圧データにデコ
ードすデコーダと、デコードされた最小基準電圧デー
タ、最大基準電圧データをそれぞれラッチする第１、第
２のラッチ回路と、それぞれ第１、第２のラッチ回路に
ラッチされた最小基準電圧データ、最大基準電圧データ
をアナログデータに変換し、最大基準電圧、最小基準電
圧としてＡ／Ｄコンバータに出力する第１、第２のＤ／
Ａコンバータと、タイミングパルスにより前記ＣＣＤを
駆動するＣＣＤ駆動回路と、タイミングパルス、クラン
プパルスをそれぞれＣＣＤ駆動回路、クランプ回路に出
力するタイミング発生回路を含むハードウエア信号処理
部と、 ハードウエアインタフェース部から出力された、
デジタル化された映像信号を入力し、またＡ／Ｄコンバ
ータ基準電圧データを入力し、ハードウエアインタフェ
ース部に出力するソフトウエアインタフェース部と、映
像信号の最小値、最大値を検出し、Ａ／Ｄコンバータの
最大基準電圧値、最小基準電圧をそれぞれ映像信号の最
大値、最小値に一致させソフトウエアインタフェース部
に出力する基準電圧算出手段と、映像信号のペデスタル
電位からＡ／Ｄコンバータの最小基準電圧までのＤＣ成
分を、ソフトウエアインタフェース部から出力された映
像信号に加え、出力するＤＣ再生部と、前記ＤＣ再生部
から出力された、ディジタル化された映像信号を処理
し、表示装置に表示する信号処理部を含むソフトウエア
インタフェース処理部を有する。
【００１０】本発明の実施態様によれば、基準電圧算出
手段として、Ａ／Ｄコンバータに設定する最小基準電圧
値と最大基準電圧値を初期設定し、以後映像信号が入力
する毎に、映像信号の最小値、最大値をそれぞれ最小基
準電圧値、最大基準電圧値と比較し、最小基準電圧値の
方が小さいとき最小基準電圧値を上昇させ、最小基準電
圧値の方が大きければ最小基準電圧値を下降させ、最大
基準電圧値の方が大きければ、最大基準電圧値の方を下
降させ、最大基準電圧値の方が小さければ、最大基準電
圧値の方を上昇させる操作を繰り返すことによって最小
基準電圧値、最大基準電圧をそれぞれ映像信号の最大
値、最小値に一致させる基準電圧算出手段を有する。
【００１１】本発明は、撮像している映像信号の状態に
よってＡ／Ｄコンバータの基準電圧をダイナミックに変
化させる。
【００１２】映像信号の最大値と最小値を検出して、Ａ
／Ｄコンバータの最小基準電圧が映像信号の最小値と、
Ａ／Ｄコンバータの最大基準電圧が映像信号の最大値と
それぞれ一致するようにＡ／Ｄコンバータの基準電圧を
決定しているので、ＣＣＤから得られる映像信号をＡ／
Ｄ変換する際の最小分解能を、Ａ／Ｄコンバータのビッ
ト数を増やすことなく向上させることができる。
【００１３】コントラストの低い被写体を撮像した場合
では、コントラストの高い被写体を撮像したときと比較
して、Ａ／Ｄコンバータの最小分解能を向上させること
ができるため、コントラストの高い被写体を撮像したと
きと比較して、Ａ／Ｄコンバータの量子化誤差によるＳ
／Ｎの劣化を軽減できる。
【００１４】Ａ／Ｄコンバータの最大基準電圧を、映像
信号のピーク値とほぼ同等になるように算出しているの
で、映像信号の振幅が大きい場合でも、映像信号が飽和
することがない。
【００１５】Ａ／Ｄコンバータの基準電圧を、ＣＣＤか
ら得られる映像信号から決定しているため、Ａ／Ｄコン
バータの基準電圧を映像に対して、容易に、かつリアル
タイムに自動設定できる。
【００１６】
【００１７】
【００１８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００１９】図１は本発明の第一の実施形態の映像信号
処理装置の構成図である。
【００２０】本実施形態の映像信号処理装置はハードウ
エア信号処理部１とソフトウエア信号処理部２とから構
成される。
【００２１】ハードウエア信号処理部１はＣＣＤ１１と
ＧＤＳ（相関二重サンプリング）回路１２とクランプ回
路１３とＡ／Ｄコンバータ１４とハードウエアインタフ
ェース１５とデコーダ１６とＤ／Ａコンバータ１７、１
８とラッチ回路１９、２０とタイミング発生回路２１と
ＣＣＤ駆動回路２２で構成される。
【００２２】タイミング発生回路２１はＣＣＤ１１を駆
動するタイミング、およびアナログ信号処理を行うため
のタイミング信号を生成する。ＣＣＤ駆動回路２２はタ
イミング発生回路２１からのタイミング信号を受け、Ｃ
ＣＤ駆動能力を持たせてＣＣＤ１１を駆動する。ＣＣＤ
１１はイメージセンサであり、ＣＣＤ駆動回路２２によ
って駆動され、映像信号を出力する。映像信号はＣＤＳ
（相関二重サンプリング）回路１２に入力される。ＣＤ
Ｓ回路１２はタイミング発生器２１からのサンプリング
タイミング（ＳＨＰ）を得て、映像信号を相関二重サン
プリングする。その後、映像信号はクランプ回路１３に
入力され、タイミング発生回路２１によって与えられた
クランプパルスＣＰのタイミングでＡ／Ｄコンバータ１
４の最小基準電圧の規格内の最小値、例えば１（Ｖ）に
ＤＣクランプされる。Ａ／Ｄコンバータ１４は、クラン
プ回路１３からの映像信号を、Ｄ／Ａコンバータ１７か
ら入力される最大基準電圧（ＶＲＢ）とＤ／Ａコンバー
タ１８から入力される最小基準電圧（ＶＲＴ）の範囲内
でＡ／Ｄコンバータ１４が有する階調、たとえば８ビッ
トＡ／Ｄコンバータであるならば２５６の階調でデジタ
ルデータに変換する。Ａ／Ｄコンバータ１４の最小基準
電圧が１［Ｖ］、最大基準電圧が２［Ｖ］である場合、
１［Ｖ］の範囲を２５６の階調で分解するため、１ＬＳ
Ｂに相当するアナログ信号は１［Ｖ］／２５６＝３．９
１［ｍＶ］となる。デジタル化された映像信号はハード
ウエアインタフェース１５を介してソフトウエア信号処
理部２に入力される。ハードウエアインタフェース１５
は、デジタル化された映像信号をソフトウエア信号処理
部２に送出するだけでなく、ソフトウエア信号処理部２
からのＡ／Ｄコンバータ基準電圧データを最小基準電圧
と最大基準電圧に分割するためにデコーダ１６に入力す
る機能を有する。デコーダ１６はハードウエアインタフ
ェース１５から与えられたデジタルデータを、Ａ／Ｄコ
ンバータ１４の最小基準電圧データと最大基準電圧デー
タにデコードし、それぞれラッチ回路２０と１９に入力
する。ラッチ回路２０は最小基準電圧データをＤ／Ａコ
ンバータ１８に入力し、ラッチ回路１９は最大基準電圧
データをＤ／Ａコンバータ１７に出力する。Ｄ／Ａコン
バータ１８はデジタルの最小基準電圧データをアナログ
に変換し、最小基準電圧としてＡ／Ｄコンバータ１４に
出力し、Ｄ／Ａコンバータ１７はデジタルの最大基準電
圧をアナログデータに変換し、最大基準電圧としてＡ／
Ｄコンバータ１４に出力する。Ａ／Ｄコンバータ１４は
最小基準電圧と最大基準電圧の範囲で、アナログの映像
信号をデジタルに変換する。
【００２３】ソフトウエア信号処理部２はソフトウエア
インタフェース３１とＤＣ再生部３２と信号処理部３３
と基準電圧算出部３４で構成されている。
【００２４】ソフトウエアインタフェース３１は双方向
のデータ転送を可能とするインタフェースである。ハー
ドウエア信号処理部１からの映像信号はＤＣ再生部３２
と基準電圧算出部３４に入力される。ＤＣ再生部３２
は、基準電圧算出部３４からの最低基準電圧（ＶＲＢ）
情報を受け、映像信号のペデスタル電位からＡ／Ｄコン
バータ１４の最小基準電圧までのＤＣ成分を映像信号に
加えることによって映像信号のＤＣを再生する。ＤＣ再
生された映像信号は信号処理部３３によって様々な信号
処理を行った後、表示装置３に入力される。基準電圧算
出部３４は与えられた映像信号から、ハードウエア信号
処理部１のＡ／Ｄコンバータ１４の最低基準電圧と最大
基準電圧を算出し、ソフトウエアインタフェース３１に
出力する。ここで、基準電圧算出部３４はＡ／Ｄコンバ
ータ１４の基準電圧を算出するが、映像信号の状態、す
なわち撮像シーンは多種多様であるために、Ａ／Ｄコン
バータ１４の基準電圧の算出値は映像信号の状態によっ
てダイナミックに変化させる。ソフトウエアインタフェ
ース３１は基準電圧算出部３４から得られた基準電圧デ
ータをハードウエア信号処理部１に送出する。
【００２５】図２は基準電圧算出部３４の処理を示すフ
ローチャートである。基準電圧算出部３４は、Ａ／Ｄコ
ンバータ１４に設定する最小基準電圧値と最大基準電圧
値の初期設定を行う（ステップ４１、４２）。このとき
の初期設定値は、Ａ／Ｄコンバータ１４の規格範囲で入
力Ｄレンジが最大となる値が設定される。Ａ／Ｄコンバ
ータ１４の最小基準電圧の最小値が例えば１［Ｖ］、最
大基準電圧の最大値が例えば２［Ｖ］である場合には、
最小基準電圧には８ビットで表現できる最小値、具体的
にはＯＯＨ、最大基準電圧には、８ビットで表現できる
最大値、具体的にはＦＦＨが設定される。ソフトウエア
インタフェース３１は映像信号を基準電圧算出部３４に
入力する（ステップ４３）。基準電圧算出部３４は映像
信号の最小値と最小基準電圧値（ＶＲＢ）を比較し（ス
テップ４４）、最小基準電圧値の方が小さいと判断した
場合は、最小基準電圧値を上昇させ（ステップ４５）、
最小基準電圧の方が小さくないと判断した場合には、最
小基準電圧値を下降させる（ステップ４６）。その後、
この最小基準電圧をソフトウエアインタフェース３１に
送出する（ステップ４７）。
【００２６】次に、基準電圧算出部３４は映像信号の最
大値と最大基準電圧値（ＶＲＴ）を比較し（ステップ４
８）、最大基準電圧の方が大きいと判断した場合には、
最大基準電圧値を下降させ（ステップ４９）、最大基準
電圧値の方が大きくないと判断した場合には、最大基準
電圧値を上昇させる（ステップ５０）。その後、この最
大基準電圧値をソフトウエアインタフェース３１に送出
する（ステップ５１）。以下、映像信号の入力から、繰
り返し処理をする。
【００２７】最小基準電圧値および最大基準電圧値を上
昇、下降させる時の上昇値および下降値は、十分な分解
能を持たせるため、８ビットのデータ例で表現された場
合、１ＬＳＢなどにして十分小さな値で変化させる。
【００２８】次に、Ａ／Ｄコンバータ１４の基準電圧設
定の動作について説明する。
【００２９】ソフトウエアインタフェース３１は基準電
圧算出部３４からの基準電圧値をハードウエア処理部１
に入力する。ハードウエアインタフェース１５は入力さ
れた基準電圧値をデコーダ１６に入力する。デコーダ１
６は基準電圧値が最小基準電圧値であるか最大基準電圧
値であるかを判定して、最小基準電圧値をラッチ回路２
０に、最大基準電圧値をラッチ回路１９に入力する。ラ
ッチ回路１８とラッチ回路１７は次のデータが入力され
るまでデータを保持する。ラッチ回路２０は最小基準電
圧をＤ／Ａコンバータ１８に入力し、ラッチ回路１９は
最大基準電圧をＤ／Ａコンバータ１７に入力する。Ｄ／
Ａコンバータ１８は入力されたデータをアナログデータ
に変換し、Ａ／Ｄコンバータ１４の最小基準電圧入力に
入力する。Ｄ／Ａコンバータ１７は入力されたデータを
アナログ信号に変換し、Ａ／Ｄコンバータ１４の最大基
準電圧入力に入力する。Ａ／Ｄコンバータ１４は、映像
信号を最小基準電圧と最大基準電圧値の範囲においてデ
ジタルデータに変換する。
【００３０】次に、基準電圧算出部３４の具体的な動作
を、実際の撮像シーンを例にとって、図面を参照して説
明する。
【００３１】図３、図４はそれぞれハイコントラストの
被写体を撮像したときのイメージ図とロウコントラスト
被写体を撮像したときのイメージ図である。たとえば、
図４の様な被写体を撮像すると、画面全体の信号レベル
が中間レベルに集中するため、信号の分布を求めると、
図５に示されるようなヒストグラムが得られる。また、
図４の様な被写体を撮像すると、信号レベルが高輝度部
と低輝度部に集中するため、信号の分布を求めると、図
６のようなヒストグラムが得られる。図７は画面全体の
信号レベルが比較的均等に分散している場合のヒストグ
ラムである。
【００３２】たとえば、図４に示されるような画面の状
態であったときには、基準電圧算出部３４は、信号レベ
ルの最小値とＡ／Ｄコンバータ１４の最小基準電圧を、
信号レベルの最大値とＡ／Ｄコンバータ１４の最大基準
電圧を一致させるように動作する。仮に、Ａ／Ｄコンバ
ータ１４を８ビットのものを用いて、その最小基準電圧
値が１［Ｖ］、最大基準電圧値が２［Ｖ］であった場合
には、１Ｖｐ−ｐの範囲を８ビットで分解することにな
り、１ＬＳＢあたりの分解能が３．９１［ｍＶ］とな
る。図５の様に信号のばらつきが小さい場合には、この
基準電圧算出部３４は、Ａ／Ｄコンバータ１４の量子化
範囲を狭める方向に動作する。たとえば、最小基準電圧
１．２［Ｖ］、最大基準電圧値１．７で収束した場合、
０．５Ｖｐ−ｐの範囲を８ビットで分解することとな
り、１ＬＳＢあたりの分解能力が１．９５［ｍＶ］とな
って、分解能が向上する。分解能が上述の例で２倍程度
向上したことによって、Ａ／Ｄコンバータの１４の量子
化誤差が１／２程度となり、Ａ／Ｄコンバータ１４のＳ
／Ｎが、ＣＣＤ１１のＳ／Ｎよりも低い場合に限って、
システム全体のＳ／Ｎが向上する。
【００３３】基準電圧算出部３４は、たとえば図３に示
されるような画面の状態であると、Ａ／Ｄコンバータ１
４の量子化範囲を広くする方向に動作する。たとえば、
最小基準電圧１［Ｖ］、最大基準電圧値２［Ｖ］で収束
した場合、Ａ／Ｄコンバータ１４の分解能が向上するこ
とはなくなるが、映像信号が飽和することはない。ま
た、映像信号の信号レベルが、図７に示すように広い範
囲で分散している場合も、基準電圧算出部３４は、Ａ／
Ｄコンバータ１４の量子化範囲を広くする方向に動作す
る。
【００３４】このように、映像信号の最小値と最大値
を、それぞれＡ／Ｄコンバータ１４の最小基準電圧、最
大基準電圧と同じにすることによって、映像シーン毎の
適切な映像信号が得られる。
【００３５】本実施形態では、基準電圧の算出をソフト
ウエアで行っているため、これを実現する特別なハード
ウエアを構成する必要がない。このため、システムの小
型化、コスト削減、低消費電力化などが実現できる。
【００３６】なお、基準電圧算出部３４では、映像信号
の最大値、最小値を検出し、ただちにＡ／Ｄコンバータ
１４の最大基準電圧、最小基準電圧をそれぞれ映像信号
の最大値、最小値と同じにしてもよい。
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【発明の効果】以上説明したように、本発明は、下記の
ような効果がある。 （１）ＣＣＤから得られる映像信号をＡ／Ｄ変換する際
の最小分解能を、Ａ／Ｄコンバータのビット数を増やす
ことなく向上させることができる。 （２）コントラストの低い被写体を撮像した場合では、
コントラストの高い被写体を撮像した時と比較して、Ａ
／Ｄコンバータの量子化誤差によるＳ／Ｎの劣化を軽減
できる。 （３）映像信号の振幅が大きい場合でも、映像信号が飽
和することがない。 （４）Ａ／Ｄコンバータの基準電圧を算出する手段が極
めて容易になる。
【図面の簡単な説明】
【図１】本発明の一の実施の形態の映像信号処理装置を
示すブロック図である。
【図２】基準電圧算出部３４の処理を示すフローチャー
トである。
【図３】ハイコントラストの被写体を撮像した際の画面
のイメージ図である。
【図４】ロウコントラストの被写体を撮像した際の画面
のイメージ図である。
【図５】ロウコントラストの被写体を撮像した際の、信
号レベルのヒストグラムの例である。
【図６】ハイコントラストの被写体を撮像した際の、信
号レベルのヒストグラムの例である。
【図７】均一なコントラストの被写体を撮像した際の、
信号レベルのヒストグラムの例である。
【図８】従来の映像信号処理装置の例を示すブロック図
である。
フロントページの続き (56)参考文献 特開 平８−335878（ＪＰ，Ａ) 特開 平６−334522（ＪＰ，Ａ) 特開 平６−260936（ＪＰ，Ａ) 特開 平６−224762（ＪＰ，Ａ) 特開 平６−85673（ＪＰ，Ａ) 特開 平６−30299（ＪＰ，Ａ) 特開 平４−137864（ＪＰ，Ａ) 特開 平４−113779（ＪＰ，Ａ) 特開 平４−111578（ＪＰ，Ａ) 特開 平４−18863（ＪＰ，Ａ) 特開 平３−79166（ＪＰ，Ａ) 特開 平２−309784（ＪＰ，Ａ) 特開 平２−145021（ＪＰ，Ａ) 特開 平２−119468（ＪＰ，Ａ) 特開 昭61−137481（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＣＣＤと、該ＣＣＤの出力をクランプパ
    ルスのタイミングでＤＣクランプするクランプ回路と、
    該クランプ回路からの映像信号を最大基準電圧と最小基
    準電圧の範囲内でデジタルデータに変換するＡ／Ｄコン
    バータと、デジタル化された映像信号を出力し、またＡ
    ／Ｄコンバータ基準電圧データを入力するハードウエア
    インタフェース部と、該ハードウエアインタフェース部
    に入力されたＡ／Ｄコンバータ基準電圧データを前記Ａ
    ／Ｄコンバータの最小基準電圧データと最大基準電圧デ
    ータにデコードするデコーダと、デコードされた最小基
    準電圧データ、最大基準電圧データをそれぞれラッチす
    る第１、第２のラッチ回路と、それぞれ第１、第２のラ
    ッチ回路にラッチされた最小基準電圧データ、最大基準
    電圧データをアナログデータに変換し、前記最大基準電
    圧、前記最小基準電圧として前記Ａ／Ｄコンバータに出
    力する第１、第２のＤ／Ａコンバータと、タイミングパ
    ルスにより前記ＣＣＤを駆動するＣＣＤ駆動回路と、前
    記タイミングパルス、クランプパルスをそれぞれ前記Ｃ
    ＣＤ駆動回路、前記クランプ回路に出力するタイミング
    発生回路を含むハードウエア信号処理部と、 前記ハードウエアインタフェース部から出力された、デ
    ジタル化された映像信号を入力し、またＡ／Ｄコンバー
    タ基準電圧データを入力し、前記ハードウエアインタフ
    ェース部に出力するソフトウエアインタフェース部と、
    映像信号が入力する毎に、映像信号の最小値、最大値を
    検出し、前記Ａ／Ｄコンバータの最大基準電圧値、最小
    基準電圧をそれぞれ映像信号の最大値、最小値に一致さ
    せ前記ソフトウエアインタフェース部に出力する処理を
    ソフトウェアで行う基準電圧算出手段と、映像信号のペ
    デスタル電位から前記Ａ／Ｄコンバータの最小基準電圧
    までのＤＣ成分を、前記ソフトウエアインタフェース部
    から出力された映像信号に加え、出力するＤＣ再生部
    と、前記ＤＣ再生部から出力された、デジタル化された
    映像信号を処理し、表示装置に表示する信号処理部を含
    むソフトウエアインタフェース部を有する映像信号処理
    装置。
  2. 【請求項２】 前記基準電圧算出手段として、前記Ａ／
    Ｄコンバータに設定する最小基準電圧値と最大基準電圧
    値を初期設定し、以後映像信号が入力する毎に、映像信
    号の最小値、最大値をそれぞれ前記最小基準電圧値、前
    記最大基準電圧値と比較し、最小基準電圧値の方が小さ
    いとき最小基準電圧値を上昇させ、最小基準電圧値の方
    が大きければ最小基準電圧値を下降させ、最大基準電圧
    値の方が大きければ、最大基準電圧値の方を下降させ、
    最大基準電圧値の方が小さければ、最大基準電圧値の方
    を上昇させる操作を繰り返すことによって最大基準電圧
    値、最小基準電圧値をそれぞれ映像信号の最大値、最小
    値に一致させる基準電圧算出手段を有する請求項１記載
    の映像信号処理装置。
JP08000997A 1997-03-31 1997-03-31 映像信号処理装置 Expired - Fee Related JP3277984B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08000997A JP3277984B2 (ja) 1997-03-31 1997-03-31 映像信号処理装置
US09/049,920 US6002445A (en) 1997-03-31 1998-03-30 A/D conversion with wide dynamic range

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08000997A JP3277984B2 (ja) 1997-03-31 1997-03-31 映像信号処理装置

Publications (2)

Publication Number Publication Date
JPH10276345A JPH10276345A (ja) 1998-10-13
JP3277984B2 true JP3277984B2 (ja) 2002-04-22

Family

ID=13706337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08000997A Expired - Fee Related JP3277984B2 (ja) 1997-03-31 1997-03-31 映像信号処理装置

Country Status (2)

Country Link
US (1) US6002445A (ja)
JP (1) JP3277984B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580465B1 (en) * 1998-01-09 2003-06-17 Pentax Corporation Clamp voltage generating circuit and clamp level adjusting method
US6816200B1 (en) * 1998-08-31 2004-11-09 Neostar, Inc. Method and apparatus for detecting camera sensor intensity saturation
JP3722628B2 (ja) * 1998-10-20 2005-11-30 株式会社日立製作所 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置
JP4292679B2 (ja) * 1999-05-10 2009-07-08 コニカミノルタホールディングス株式会社 固体撮像装置
JP2001022331A (ja) * 1999-07-05 2001-01-26 Alps Electric Co Ltd 画像表示装置
DE19933199C1 (de) * 1999-07-15 2001-01-25 Daimler Chrysler Ag Verfahren zur Erfassung von Helligkeitssignalen einer Mehrzahl lichtempfindlicher Sensorelemente
JP2002344771A (ja) * 2001-05-11 2002-11-29 Alps Electric Co Ltd 画像信号処理装置及び画像表示装置
KR100571781B1 (ko) * 2002-08-13 2006-04-18 삼성전자주식회사 디지털 비디오 시스템의 ａ／ｄ 변환장치 및 방법
KR100497395B1 (ko) * 2003-06-30 2005-06-23 삼성전자주식회사 화질을 자동으로 설정하는 방법
EP1594307A3 (en) * 2004-05-07 2006-03-22 Nikon Corporation Clamp level adjusting apparatus, electronic camera, image processing apparatus, and image processing program
US7391474B2 (en) * 2004-10-13 2008-06-24 Analog Devices, Inc. Display interface systems and methods
TWI271102B (en) * 2005-03-04 2007-01-11 Chip Advanced Technology Inc Method for video signal process and method for signal processing apparatus calibration
CN100389394C (zh) * 2006-07-04 2008-05-21 华为技术有限公司 一种数字处理芯片
JP4977573B2 (ja) * 2007-10-11 2012-07-18 オンセミコンダクター・トレーディング・リミテッド 映像信号処理装置におけるオートゲインコントロール回路
US8040270B2 (en) * 2009-02-26 2011-10-18 General Electric Company Low-noise data acquisition system for medical imaging
KR20150026321A (ko) * 2013-09-02 2015-03-11 삼성전자주식회사 비디오 신호 처리 장치 및 비디오 신호 처리 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62116063A (ja) * 1985-11-15 1987-05-27 Canon Inc 原稿読取装置
FR2606956A1 (fr) * 1986-11-14 1988-05-20 Radiotechnique Compelec Dispositif de conversion analogique-numerique comportant un dispositif de controle automatique de gain
WO1990006035A1 (en) * 1988-11-17 1990-05-31 Matsushita Electric Industrial Co., Ltd. Picture receiver controller
JPH02200442A (ja) * 1989-01-30 1990-08-08 Hitachi Ltd カラービデオプリンタ信号処理回路
JP2715533B2 (ja) * 1989-03-28 1998-02-18 ソニー株式会社 映像信号処理回路
JPH03106269A (ja) * 1989-09-20 1991-05-02 Fuji Photo Film Co Ltd ビデオカメラの映像信号処理装置
JP2794841B2 (ja) * 1989-10-16 1998-09-10 ソニー株式会社 撮像信号処理回路
US5121117A (en) * 1991-03-19 1992-06-09 Zenith Electronics Corporation Balanced A/D converter
US5164726A (en) * 1991-06-12 1992-11-17 Eastman Kodak Company Self calibrating dual range a/d converter
US5270819A (en) * 1991-07-29 1993-12-14 The Grass Valley Group, Inc. Single loop analog-to-digital conversion and video clamping circuit compatible with automated diagnostics
JPH06319060A (ja) * 1993-05-06 1994-11-15 Matsushita Electric Ind Co Ltd 映像信号処理回路
JPH0830249A (ja) * 1994-07-11 1996-02-02 Rohm Co Ltd 高速画像濃度変換装置
US5757440A (en) * 1996-02-06 1998-05-26 Analog Devices, Inc. Method and apparatus for providing an offset level to an image signal

Also Published As

Publication number Publication date
US6002445A (en) 1999-12-14
JPH10276345A (ja) 1998-10-13

Similar Documents

Publication Publication Date Title
JP3277984B2 (ja) 映像信号処理装置
JP2951910B2 (ja) 撮像装置の階調補正装置及び階調補正方法
JP3047927B2 (ja) 映像信号クランプ回路
US5457494A (en) Image pickup signal processing apparatus
US20050238231A1 (en) Apparatus and method for image processing and storage medium for the same
JP3363648B2 (ja) 撮像装置
US20060197872A1 (en) Method for video signal process and method for signal processing apparatus calibration
JPH11331598A (ja) 撮像装置の階調補正方法
JP3305668B2 (ja) 直流成分再生装置
JP2919722B2 (ja) Ｃｃｄ信号処理回路
JP2533203B2 (ja) 映像信号処理方法
JP3218022B2 (ja) 撮像装置の階調補正装置及び階調補正方法
JPH05207329A (ja) デジタルビデオカメラの信号処理回路
JPH10285432A (ja) 映像信号のクランプ装置
JP2936953B2 (ja) 映像信号のノイズ低減回路
JP4474737B2 (ja) 階調補正装置
JP2871400B2 (ja) 輪郭補正回路
JP3006291B2 (ja) テレビジョンカメラのアナログ／ディジタル変換装置
JP2586484B2 (ja) 撮像装置
JP3508169B2 (ja) 信号処理装置
JP2754935B2 (ja) クランプ装置
JP2638148B2 (ja) 信号補正装置
JP2001218081A (ja) 撮像装置および撮像信号のクランプ方法
JP3538082B2 (ja) 映像信号処理回路
JPH02165780A (ja) 輪郭強調回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees