JP3305668B2 - 直流成分再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フィードバックク
ランプ回路等の直流成分再生装置に関し、特に、映像信
号の黒レベル補正における高周波成分等の外乱による影
響を回避する直流成分再生装置に関する。

【０００２】

【従来の技術】近年、映像機器では、アナログ映像信号
をデジタル映像信号に変換して取り扱う機会が増大して
いる。アナログ映像信号は、映像機器に入力されるまで
の過程で、例えばＣＲ結合による映像増幅回路等で増幅
されることによって直流成分を失って、暗い画面（黒レ
ベル）と明るい画面とでペデスタルレベル（帰線消去時
のレベル：基準電位）が異なる信号となる。これによ
り、本来画面に白として表示されるべき部分が灰色にな
り、或いは、コントラストが変化した画面になる等の不
都合が生じる。

【０００３】このため、アナログ映像信号をデジタル変
換して記録及び伝送する際に、入力アナログ映像信号か
ら誤差が少ない正確な直流成分を再生し、再生した直流
成分を入力アナログ映像信号に重畳して、暗い画面と明
るい画面との間でペデスタルレベルを強制的に揃えるこ
とが必要になる。このような再生処理を行う従来のフィ
ードバッククランプ回路が、例えば特開平6-46287号公
報に記載されている。

【０００４】図８は、上記公報に記載のフィードバック
クランプ回路の一例を示すブロック図である。このフィ
ードバッククランプ回路は、差動増幅器８１、Ａ／Ｄ変
換器８２、第１レジスタ８３、減算回路８４、加算回路
８５、第２レジスタ８６、Ｄ／Ａ変換器８７及びタイミ
ング発生回路８８を有している。

【０００５】差動増幅器８１は、入力されるアナログ映
像信号を補正電位にクランプする。Ａ／Ｄ変換器８２
は、差動増幅器８１でクランプされたアナログ映像信号
をデジタル信号に変換する。第１レジスタ８３は、クラ
ンプされたデジタル映像信号に対し、タイミング発生回
路８８から１水平ライン毎に与えられるタイミングでペ
デスタルレベルを保持する。

【０００６】減算回路８４は、保持されたペデスタルレ
ベルと、予め設定された規定のペデスタルレベルとの誤
差を検出する。加算回路８５は、減算回路８４で検出さ
れた誤差と、前回計算された補正電位との加算を行っ
て、補正電位を更新する。第２レジスタ８６は、更新さ
れた補正電位をタイミング発生回路８８からのタイミン
グで保持する。Ｄ／Ａ変換器８７は、更新された新補正
電位をアナログ信号に変換し、入力されるアナログ映像
信号のクランプ電位として差動増幅器８１にフィードバ
ックする。

【０００７】次に、上記従来のフィードバッククランプ
回路の動作を図８及び図９を参照して説明する。図９
は、従来のフィードバッククランプ回路の動作を示す信
号波形を示すタイミングチャート図である。同図におけ
る横方向は時間軸、縦方向は信号線軸を夫々示し、(a)
は直流成分を失いペデスタルレベルに位置した映像信号
（信号Ａ）、(b)はクランプタイミング信号（信号
Ｂ）、(c)はセット信号（信号Ｃ）を夫々示す。

【０００８】まず、直流成分を持たないアナログ映像信
号が差動増幅器８１に入力されると、差動増幅器８１で
は、このアナログ映像信号が、Ｄ／Ａ変換器８７から送
られる黒レベル補正電位信号でクランプされて出力され
る。クランプされたアナログ映像信号は、Ａ／Ｄ変換器
８２でデジタル信号に変換され、装置外部と第１レジス
タ８３とに向かって夫々出力される。

【０００９】クランプされたデジタル映像信号が第１レ
ジスタ８３に入力されると、このデジタル映像信号のペ
デスタル（帰線消去）のタイミングに対応したクランプ
タイミング信号によって、入力されたデジタル映像信号
のペデスタルレベルが抽出、保持されて出力される。ク
ランプタイミング信号は、タイミング発生回路８８で発
生されて第１レジスタ８３と第２レジスタ８６とに夫々
送られる信号（図９(b)）である。

【００１０】次いで、第１レジスタ８３から出力された
ペデスタルレベルが減算回路８４に入力されると、減算
回路８４では、このペデスタルレベルから、予め設定さ
れた規定のペデスタルレベルが減算される。減算回路８
４での減算結果は、入力されたデジタル映像信号のペデ
スタルレベルと規定のペデスタルレベル（図８に示す設
定値）との誤差データである。

【００１１】更に、上記誤差データが加算回路８５に入
力されると、加算回路８５はこの誤差データと、前回差
動増幅器８１に与えた第２レジスタ８６からの補正電位
とを加算し、新たな補正電位として出力する。このと
き、加算回路８５からの補正電位出力値がオーバフロー
した場合にはその最大値が、負の場合には零の値が夫々
出力される。

【００１２】加算回路８５から出力された新たな補正電
位は、第２レジスタ８６に入力され、クランプタイミン
グ信号（図９(b)の信号Ｂ）よりも遅れ、且つ、水平ブ
ランキング（帰線消去）期間中に一度のタイミングで発
生するセット信号（図９(c)の信号Ｃ）によって更新さ
れ、１水平期間中保持される。このセット信号がタイミ
ング発生回路８８から第２レジスタ８６に入力され、第
２レジスタ８６から出力される補正電位は、上記クラン
プタイミング信号が発生する度に更新される。第２レジ
スタ８６から出力された新たな補正電位は、Ｄ／Ａ変換
器８７によってアナログ信号に変換されて差動増幅器８
１に入力される。これにより、直流成分を持たない入力
アナログ映像信号は、新たな補正電位にクランプされ、
直流成分を与えられることになる。

【００１３】

【発明が解決しようとする課題】ところで、上記従来の
フィードバッククランプ回路では、外乱などの影響で黒
レベルに混入される高周波ノイズの影響を受けやすく、
高周波ノイズの影響を受けた場合には、正確な黒レベル
補正電位を得ることができず、映像信号の黒レベルにム
ラが生じることがあった。また、検出した誤差データ量
が大きい場合には、誤差データがそのまま前回の補正電
位に加算され、１水平ライン期間毎に変化する補正電位
量が大きくなるため、映像信号における黒レベルのムラ
が１水平ライン毎に生じる。

【００１４】本発明は、上記に鑑み、外乱などの影響で
映像信号に混入される高周波ノイズの黒レベルへの影響
を回避し、映像信号の黒レベルに対して常に適切な直流
成分を与えることができる直流成分再生装置を提供する
ことを目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の直流成分再生装置は、直流成分を失ってペ
デスタルレベルからずれたアナログ映像信号の黒レベル
に直流成分を与えて、該黒レベルを前記ペデスタルレベ
ルに戻す直流成分再生装置において、与えられる黒レベ
ルの補正電位と入力されるアナログ映像信号との差を増
幅して差信号として出力する差動増幅回路と、前記差信
号を所定期間平均化し、タイミング信号に応答して前記
補正電位として出力する平均化回路とを備えることを特
徴とする。

【００１６】本発明の直流成分再生装置では、映像信号
の黒レベルを平均化させてから黒レベルの補正電位とし
て差動増幅回路に供給するので、黒レベル出力期間中に
高周波ノイズが混入した場合でもノイズを黒レベルと共
に平均化させ、高周波ノイズの直接的な影響を回避して
高精度な黒レベルの再生を可能にする。

【００１７】ここで、前記平均化回路が、前記差動増幅
回路から出力される前記差信号をデジタル変換しデジタ
ル映像信号として前記平均化の処理に送るＡ／Ｄ変換回
路と、前記平均化処理後のデジタル映像信号をアナログ
変換して前記補正電位とするＤ／Ａ変換器と、前記デジ
タル映像信号における黒レベルをラッチするためのクロ
ック信号、及び、黒レベルの出力期間を示す黒レベル期
間信号を夫々発生するタイミング発生回路とを備えるこ
とが好ましい。これにより、デジタル映像信号から黒レ
ベルのみを取り出し、平均化処理を加えてからアナログ
変換し、その値を前記補正電位として差動増幅回路に供
給することができる。

【００１８】また、前記平均化回路が、前記クロック信
号と前記黒レベル期間信号とを論理演算して別のクロッ
ク信号として出力する論理演算回路と、前記別のクロッ
ク信号に従った出力を前記差動増幅回路に向かって出力
すると共に入力側に帰還させる第１ラッチ回路と、前記
Ａ／Ｄ変換器から前記デジタル映像信号と前記第１ラッ
チ回路の帰還出力とを加算する加算回路と、前記黒レベ
ル期間信号が与えられた時点から前記第１ラッチ回路の
出力を保持しつつ出力する第２ラッチ回路とを備えるこ
とが好ましい。これにより、映像信号の黒レベルを平均
化してから補正電位として差動増幅回路に出力するため
の好適な回路構成を得ることができる。

【００１９】前記平均化回路が、前記加算回路の積算結
果と、予め設定された黒レベルの設定値とを比較する比
較回路を備えることが好ましい。この場合、例えば差動
増幅回路やＡ／Ｄ変換回路の温度ドリフトなどに起因す
る特性ばらつきを吸収し、入力アナログ映像信号に対し
て常に適正な直流成分を与えることが可能になる。

【００２０】好ましくは、前記平均化回路が、前記比較
回路の比較結果に従って、１水平ライン期間に一度カウ
ント値を増減又は固定し、前記差動増幅回路に対する前
記黒レベルの補正電位を増減又は固定するためのアップ
ダウンカウンタを備える。

【００２１】この場合、例えば比較回路による比較結果
が、予め設定された黒レベルの設定値よりも積算結果が
小さい状態であれば、黒レベルの補正電位を上昇させる
ようにアップダウンカウンタを１インクリメントする。
また、積算結果が黒レベルの設定値よりも大きい場合に
は、黒レベルの補正電位を下降させるようにアップダウ
ンカウンタを１デクリメントする。一方、積算結果と黒
レベルの設定値とが等しい場合には、アップダウンカウ
ンタのカウンタ値を増減させない。これらの処理によ
り、予め設定された黒レベル設定値と映像信号の黒レベ
ルとの間の誤差が大きい場合でも、黒レベルのムラがな
い映像信号を１水平ライン期間毎に生成することができ
る。

【００２２】更に好ましくは、前記平均化回路が前記黒
レベル期間信号を前記タイミング信号として受け取った
時点で、前記Ｄ／Ａ変換器が前記アップダウンカウンタ
の出力をアナログ信号に変換して出力する。これによ
り、アナログ変換した補正電位を適切なタイミングで差
動増幅回路に供給することができる。

【００２３】或いは、上記に代えて、前記平均化回路
が、前記比較回路の比較結果に従って、１フィールド期
間に一度カウント値を増減又は固定し、前記差動増幅回
路に対する前記黒レベルの補正電位を増減又は固定する
ためのアップダウンカウンタを備えることも好ましい態
様である。この場合、予め設定された黒レベル設定値と
映像信号の黒レベルとの間の誤差が大きい場合でも、黒
レベルのムラがない映像信号を１フィールド期間毎に生
成することができる。

【００２４】また、前記平均化回路が、前記平均化回路
が前記デジタル映像信号による映像に対する垂直駆動信
号を前記タイミング信号として受け取った時点で、前記
Ｄ／Ａ変換器が前記アップダウンカウンタの出力をアナ
ログ信号に変換して出力することが好ましい。これによ
り、アナログ変換した補正電位を適切なタイミングで差
動増幅回路に供給することができる。

【００２５】

【発明の実施の形態】図面を参照して本発明を更に詳細
に説明する。図１は、本発明の第１実施形態例における
フィードバッククランプ回路（直流成分再生装置）の構
成を示すブロック図である。フィードバッククランプ回
路は、差動増幅器１１、Ａ／Ｄ変換器１２、タイミング
発生回路１３、デジタル積分回路１４、デジタル比較回
路１５、UP/DOWN（アップダウン）カウンタ１６、及び
Ｄ／Ａ変換器１７を有している。

【００２６】差動増幅器１１は、直流成分を持たないア
ナログ映像信号が入力され、この映像信号と、Ｄ／Ａ変
換器１７から与えられる補正電位との差を増幅して出力
する。Ａ／Ｄ変換器１２は、差動増幅器１１で増幅され
て直流成分を付与されたアナログ映像信号を、タイミン
グ発生回路１３から与えられるＡ／Ｄ変換用の変換クロ
ック信号ADCLKをもとにデジタル変換し、そのデジタル
映像信号を装置外部とデジタル積分回路１４とに向かっ
て夫々出力する。

【００２７】デジタル積分回路１４は、タイミング発生
回路１３から与えられる変換クロック信号ADCLKと、デ
ジタル映像信号における黒レベルの出力期間を示す黒レ
ベル期間信号OBCP(Optical Black Clamp Pulse)とか
ら、映像信号の黒レベルを積算して平均化（積分）し、
積分結果をデジタル比較回路１５に出力する。黒レベル
期間信号OBCPは、タイミング発生回路１３から所定のタ
イミングで発生される、黒レベルの出力期間を示す信号
である。また、デジタル比較回路１５は、デジタル積分
回路１４からの積分結果と、装置外部からの予め設定さ
れた映像信号の黒レベル設定値OB(Optical Black)との
比較を行い、積分結果と黒レベル設定値との大小関係を
示す信号UD、ENをUP/DOWNカウンタ１６に出力する。

【００２８】UP/DOWNカウンタ１６は、デジタル比較回
路１５から出力される信号UD、ENをもとに、タイミング
発生回路１３からの黒レベル期間信号OBCPに従って、カ
ウント値、即ち黒レベルの補正電位を増減させる。Ｄ／
Ａ変換器１７は、UP/DOWNカウンタのカウント値、即ち
補正電位をタイミング発生回路１３からの黒レベル期間
信号OBCPによりアナログデータに変換し、差動増幅器１
１にフィードバックする。これにより、入力アナログ映
像信号は、Ｄ／Ａ変換器１７が出力する黒レベル補正電
位信号にクランプされて、直流成分を持つことになる。

【００２９】次に、本実施形態例におけるデジタル積分
回路１４の構造を詳細に説明する。図２は、デジタル積
分回路１４の構成を示すブロック図である。デジタル積
分回路１４は、加算器２１、フリップフロップから成る
ラッチ回路２２、２３、及びゲート回路２４を有する。
ゲート回路２４は、一方の入力端子に変換クロック信号
ADCLKの反転値が、他方の入力端子に黒レベル期間信号O
BCPが夫々入力され、結果としてのクロック信号をラッ
チ回路２２に出力する。

【００３０】加算器２１は、Ａ／Ｄ変換器１２でデジタ
ル変換されたデジタル映像信号と、フィードバックされ
るラッチ回路２２の出力とを加算する。ラッチ回路２２
は、加算器２１で加算されたデータを入力し、この加算
データをゲート回路２４からのクロック信号によって保
持し、この保持したデータをラッチ回路２３と加算器２
１とに向かって送る。加算（積算）結果は、黒レベル期
間信号OBCPによってラッチ回路２３で１水平ライン期間
に一度保持されつつ、映像信号の黒レベル期間の積分結
果としてデジタル比較回路１５に送られる。

【００３１】次に、本実施形態例におけるフィードバッ
ククランプ回路の作動を説明する。差動増幅器１１は、
入力されるアナログ映像信号と、与えられる黒レベルの
補正電位との差を増幅し、直流成分を持ったアナログ映
像信号としてＡ／Ｄ変換器１２に出力する。Ａ／Ｄ変換
器１２は、タイミング発生回路１３からの変換クロック
信号ADCLKのタイミングでアナログ映像信号をデジタル
信号に変換し、そのデジタル映像信号を装置外部とデジ
タル積分回路１４とに夫々出力する。これにより、デジ
タル積分回路１４は、変換クロック信号ADCLKと黒レベ
ル期間信号OBCPとをもとに、デジタル映像信号における
黒レベルを積分する。

【００３２】次に、デジタル積分回路１４の作動につい
て図２及び図３を共に参照して説明する。図３は、本実
施形態例におけるデジタル積分回路１４の作動を示すタ
イミングチャート図である。同図における横方向は時間
軸、縦方向は信号軸を夫々示し、最上方に１水平ライン
期間の映像信号を、続く(a)に黒レベル期間信号OBCPを
夫々示す。同図における(b)は、(a)の黒レベル期間信号
OBCPにおける１パルスを拡大して示したものであり、こ
れに続く(c),(d),(e)は夫々(b)の時間軸に対応してい
る。(c)は変換クロック信号ADCLK、(d)はＡ／Ｄ変換器
１２の出力、(e)はゲート回路２４からラッチ回路２２
に与えられるクロック信号を夫々示す。

【００３３】黒レベル期間信号OBCPは、１水平ライン期
間内で一度、映像信号の水平ブランキング期間内で発生
する（図３の(a)）。ゲート回路２４は、図３の(b)及び
(c)に夫々示す黒レベル期間信号OBCPと変換クロック信
号ADCLKとを論理演算し、ラッチ回路２２へのクロック
信号(e)を生成する。クロック信号(e)は、(b)の黒レベ
ル期間信号OBCPがハイレベル“Ｈ”の期間中、変換クロ
ック信号ADCLKの１周期期間で割った数だけ発生する。

【００３４】図３では、変換クロック信号ADCLKのパル
ス数をＮ回としている。ラッチ回路２２は、変換クロッ
ク信号ADCLKが入力されるとデータを保持し加算器２１
にフィードバックするので、ラッチ回路２２と加算器２
１との組み合わせによって、デジタル映像信号の黒レベ
ルがＮ回積算されることになる。Ｎ回積算される黒レベ
ルは、ラッチ回路２３で、黒レベル期間信号OBCPによっ
て保持される。この保持処理は、１水平ライン期間に一
度ずつ行われる。

【００３５】図４は、高周波ノイズが含まれた映像信号
と黒レベル期間信号OBCPとのタイミングを示すタイミン
グチャート図である。同図に示すように、黒レベルの出
力期間中に高周波ノイズ（図の水平ブランキング期間内
における髭状パルス）が混入されたとしても、黒レベル
がデジタル積分回路１４でＮ回積算され、高周波ノイズ
が黒レベルと共に平均化されるので、演算結果の誤差が
減少する。この場合、積算回数Ｎを増加するほど、積分
結果は本来の黒レベルの値に近づく。

【００３６】デジタル比較回路１５は、デジタル積分回
路１４の積分結果と黒レベル設定値OBとの比較を行う。
表１及び表２は、本実施形態例におけるデジタル比較回
路１５及びUP/DOWNカウンタ回路１６の各動作を夫々示
す真理値表である。

【００３７】

【表１】

【００３８】

【表２】

【００３９】双方の値の比較結果は、表１に示す真理値
表に従って取り扱われる。積分結果が予め与えられた黒
レベル設定値OBよりも小さい場合には、UP/DOWNカウン
タ１６に対する増減信号UD(UP/DOWN)及びイネーブル信
号EN(ENABLE)に“１”を夫々出力する。積分結果が黒レ
ベル設定値OBよりも大きい場合には、増減信号UDに
“０”を、イネーブル信号ENに“１”を夫々出力する。
積分結果と黒レベル設定値OBとが等しい場合には、増減
信号UDは“１”、“０”のいずれでもよく、イネーブル
信号ENに“０”を出力する。

【００４０】UP/DOWNカウンタ回路１６は、デジタル比
較回路１５から与えられる比較結果(UD,EN信号)に従っ
て、タイミング発生回路１３から供給される黒レベル期
間信号OBCPのタイミングでカウント値を増減させる。UP
/DOWNカウンタ回路１６の動作モードは、表２に示すよ
うに、入力される信号(UD,EN)で決定される。

【００４１】例えば、増減信号UD及びイネーブル信号EN
が共に“１”の場合、即ち積分結果が黒レベル設定値OB
よりも小さい場合には、UP/DOWNカウンタ回路１６は増
加モードとなり、タイミング発生回路１３からの黒レベ
ル期間信号OBCPのタイミングでカウント値を１LSBだ
け、つまりカウント値を１インクリメントする。

【００４２】増減信号UDが“０”、イネーブル信号ENが
“１”である場合、即ち積分結果が黒レベル設定値OBよ
りも大きい場合には、UP/DOWNカウンタ回路１６は減少
モードとなり、タイミング発生回路１３から供給される
黒レベル期間信号OBCPのタイミングでカウント値を１LS
Bだけ、つまりカウント値を１デクリメントする。ま
た、イネーブル信号ENが“０”の場合には、増減信号UD
の値に拘わらず、UP/DOWNカウンタ回路１６は保持モー
ドとなり、タイミング発生回路１３から黒レベル期間信
号OBCPが供給されても、カウント値を増減させずに保持
する。

【００４３】上記のように、デジタル積分回路１４の積
分結果が黒レベル設定値OBよりも大きい場合には、UP/D
OWNカウンタ１６のカウント値が減少する方向に働き、
デジタル積分回路１４の積分結果が黒レベル設定値OBよ
りも小さい場合には、UP/DOWNカウンタ１６のカウント
値が増加する方向に働く。UP/DOWNカウンタ１６のカウ
ント値は、差動増幅器１１に入力されるアナログ映像信
号の黒レベル補正値としてＤ／Ａ変換器１７に出力され
る。Ｄ／Ａ変換器１７は、タイミング発生回路１３から
の黒レベル期間信号OBCPによって、カウント値を１水平
ライン期間に一度アナログデータに変換し、差動増幅器
１１に供給する。これにより、差動増幅器１１に入力さ
れるアナログ映像信号は、Ｄ／Ａ変換器１７の出力電圧
（黒レベルの補正電位）にクランプされる。

【００４４】次に、本発明の第２実施形態例について図
面を参照して説明する。図５は、本実施形態例における
フィードバッククランプ回路の構成を示すブロック図、
図６は、本実施形態例におけるデジタル積分回路１４の
詳細な構成を示すブロック図である。図５及び図６で
は、図１、図２と共通の回路要素に夫々同じ符号を付し
ている。

【００４５】第１実施形態例では、デジタル積分回路１
４、デジタル比較回路１５、UP/DOWNカウンタ１６及び
Ｄ／Ａ変換器１７を黒レベル期間信号OBCPによって夫々
動作させたが、本実施形態例では、デジタル積分回路１
４におけるゲート回路２４には黒レベル期間信号OBCPを
供給するが、ラッチ回路２３、UP/DOWNカウンタ１６及
びＤ／Ａ変換器１７には夫々、デジタル映像信号による
映像に対する垂直駆動信号VDが供給される。

【００４６】すなわち、差動増幅器１１は、直流成分を
持たないアナログ映像信号が入力され、この映像信号
と、Ｄ／Ａ変換器１７から与えられる補正電位との差を
増幅して出力する。Ａ／Ｄ変換器１２は、差動増幅器１
１で増幅されたアナログ映像信号を、タイミング発生回
路１３から与えられる変換クロック信号ADCLKをもとに
デジタル変換し、デジタル映像信号を装置外部とデジタ
ル積分回路１４とに向かって夫々出力する。

【００４７】デジタル積分回路１４は、変換クロック信
号ADCLKと黒レベル期間信号OBCPとから、映像信号の黒
レベルを積算して平均化（積分）し、映像の垂直駆動信
号VDのタイミングで積分結果をデジタル比較回路１５に
出力する。デジタル比較回路１５は、デジタル積分回路
１４からの積分結果と、装置外部からの黒レベル設定値
OBとの比較を行い、積分結果と黒レベル設定値との大小
関係を示す信号UD、ENをUP/DOWNカウンタ１６に出力す
る。

【００４８】UP/DOWNカウンタ１６は、デジタル比較回
路１５から出力される信号UD、ENをもとに、タイミング
発生回路１３からの画像の垂直駆動信号VDに従って、カ
ウント値（黒レベルの補正電位）を増減させる。Ｄ／Ａ
変換器１７は、UP/DOWNカウンタのカウント値を、タイ
ミング発生回路１３からの映像の垂直駆動信号VDにより
アナログデータに変換し、差動増幅器１１にフィードバ
ックする。これにより、入力アナログ映像信号は、Ｄ／
Ａ変換器１７が出力する黒レベル補正電位信号にクラン
プされて、直流成分を持つ。

【００４９】次に、本実施形態例におけるデジタル積分
回路１４の構造を詳細に説明する。図６は、デジタル積
分回路１４の構成を示すブロック図である。デジタル積
分回路１４は、加算器２１、フリップフロップから成る
ラッチ回路２２、２３、及びゲート回路２４を有する。
ゲート回路２４は、一方の入力端子に変換クロック信号
ADCLKの反転値が、他方の入力端子に黒レベル期間信号O
BCPが夫々入力され、結果としてのクロック信号をラッ
チ回路２２に出力する。

【００５０】加算器２１は、Ａ／Ｄ変換器１２でデジタ
ル変換されたデジタル映像信号と、フィードバックされ
るラッチ回路２２の出力とを加算する。ラッチ回路２２
は、加算器２１で加算されたデータを入力し、加算デー
タをゲート回路２４からのクロック信号で保持し、その
保持データをラッチ回路２３と加算器２１とに向かって
夫々送る。これにより、ラッチ回路２２の出力信号は、
映像信号の黒レベル期間の積分結果となる。この積分結
果は、映像の垂直駆動信号VDによって１フィールド期間
で一度保持されてラッチ回路２３に送られ、デジタル比
較回路１５に入力される。

【００５１】次に、デジタル積分回路１４の作動につい
て図６及び図７を共に参照して説明する。図７は、本実
施形態例におけるデジタル積分回路１４の作動を示すタ
イミングチャート図である。同図における横方向は時間
軸、縦方向は信号軸を夫々示し、最上方に１フィールド
期間の映像信号、続く(a)に映像の垂直駆動信号VD、(b)
に黒レベル期間信号OBCPを夫々示す。同図における(c)
は、(b)の黒レベル期間信号OBCPにおける主に１水平ラ
イン期間を示すパルス相互間を拡大して示したものであ
り、これに続く(e)は(c)の時間軸に対応する。(e)はゲ
ート回路２４からラッチ回路２２に与えられるクロック
信号を示す。

【００５２】映像の垂直駆動信号VDは、１フィールド期
間（１／２画面分）内で一度、映像信号の垂直ブランキ
ング期間内で発生する（図７の(a)）。ゲート回路２４
は、図７の(b)及び(e)に夫々示す黒レベル期間信号OBCP
と変換クロック信号ADCLKとを論理演算し、ラッチ回路
２２へのクロック信号(e)を生成する。クロック信号(e)
は、(c)の黒レベル期間信号OBCPがハイレベル“Ｈ”の
期間中、変換クロック信号ADCLKの１周期期間で割った
数だけ発生する。

【００５３】図７では、変換クロック信号ADCLKのパル
ス数をＮ回としている。ラッチ回路２２は、変換クロッ
ク信号ADCLKが入力されるとデータを保持し加算器２１
にフィードバックするので、ラッチ回路２２と加算器２
１との組み合わせによって、デジタル映像信号の１水平
ラインの映像信号の黒レベルがＮ回積算される。Ｎ回積
算される黒レベルは、ラッチ回路２３で、映像の垂直駆
動信号VDによって保持されて出力される。この保持処理
は、１フィールド期間に一度ずつ行われるので、本実施
形態例のデジタル積分回路１４では、１水平ラインの映
像信号の黒レベルを、更に垂直方向に１／２画像フレー
ム期間積分した結果が出力される。

【００５４】デジタル積分回路１４からの積分結果は、
デジタル比較回路１５に入力され、黒レベル設定値OBと
比較される。UP/DOWNカウンタ１６は、デジタル比較回
路１５の比較結果から、カウント値を１LSB増減、或い
は増減せずに保持する。

【００５５】デジタル比較回路１５及びUP/DOWNカウン
タ１６の各入出力関係は、第１実施形態例における表１
と同様である。つまり、UP/DOWNカウンタ１６は、デジ
タル積分回路１４の積分結果が黒レベル設定値OBよりも
大きい場合にはカウント値を減少させる方向に働き、デ
ジタル積分回路１４の積分結果が黒レベル設定値OBより
も小さい場合にはカウント値を増加させる方向に働く。
また、UP/DOWNカウンタ１６は、デジタル積分回路１４
の積分結果と黒レベル設定値OBとが等しい場合には、カ
ウント値を増減させずに保持する。

【００５６】UP/DOWNカウンタ１６のカウント値は、タ
イミング発生回路１３からの垂直駆動信号VDのタイミン
グで増減し、デジタル映像信号の黒レベル補正電位とし
てＤ／Ａ変換器１７に供給される。Ｄ／Ａ変換器１７
は、UP/DOWNカウンタ１６のカウント値を受け、タイミ
ング発生回路１３からの垂直駆動信号VDのタイミングで
１フィールド期間に一度、カウント値（黒レベルの補正
電位）をアナログデータに変換し、差動増幅器１１に供
給する。これにより、差動増幅器１１に入力されるアナ
ログ映像信号は、Ｄ／Ａ変換器１７の出力電位にクラン
プされて、直流成分が再生される。

【００５７】本実施形態例のフィードバッククランプ回
路では、１フィールド期間（１／２画像フレーム期間）
の映像信号における黒レベルを平均化するので、第１実
施形態例よりも更に精度の良い直流再生処理が可能にな
る。本実施形態例では、映像信号の黒レベルの誤差を１
フィールド期間を基準としてフィードバックするので、
補正電位によって補正される黒レベルのばらつきを一層
軽減することができる。

【００５８】以上のように、第１及び第２実施形態例に
おけるフィードバッククランプ回路では、黒レベルが出
力される期間内で黒レベルを平均化するので、黒レベル
に高周波ノイズが混入した場合でもその影響を直接的に
受けることがなく、黒レベルに対する直流成分の再生処
理を高精度に行うことができる。また、黒レベル設定値
OBと映像信号の黒レベル積算値との誤差量を検出せず
に、双方の値の大小関係のみを検出し、この検出結果か
らUP/DOWNカウンタ１６のカウント値を１LSBのみ増減さ
せることができる。これにより、例えば、黒レベル設定
値OBと黒レベルの積分値とが大きく異なって誤差が大き
い場合に、差動増幅器１１へのフィードバック量が大き
くなることによって生じる黒レベルのムラを抑止するこ
とができる。

【００５９】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明のフィードバッククランプ回
路等の直流成分再生装置は、上記実施形態例の構成にの
み限定されるものではなく、上記実施形態例の構成から
種々の修正及び変更を施した直流成分再生装置も、本発
明の範囲に含まれる。

【００６０】

【発明の効果】以上説明したように、本発明の直流成分
再生装置によると、外乱などの影響で映像信号に混入さ
れる高周波ノイズの黒レベルへの影響を回避し、映像信
号の黒レベルに対して常に適切な直流成分を与えること
ができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態例におけるフィードバッ
ククランプ回路の構成を示すブロック図である。

【図２】第１実施形態例におけるデジタル積分回路の構
成を示すブロック図である。

【図３】第１実施形態例におけるデジタル積分回路の動
作を示すタイミングチャート図である。

【図４】高周波ノイズが含まれた場合の映像信号及び黒
レベル期間信号のタイミングを示すタイミングチャート
図である。

【図５】本発明の第２実施形態例におけるフィードバッ
ククランプ回路の構成を示すブロック図である。

【図６】第２実施形態例におけるデジタル積分回路の構
成を示すブロック図である。

【図７】第２実施形態例におけるデジタル積分回路の動
作を示すタイミングチャート図である。

【図８】従来のフィードバッククランプ回路の一例を示
すブロック図である。

【図９】図８のフィードバッククランプ回路の動作を示
すタイミングチャート図である。

【符号の説明】

１１ 差動増幅器 １２ Ａ／Ｄ変換器 １３ タイミング発生回路 １４ デジタル積分回路 １５ デジタル比較回路 １６ UP/DOWNカウンタ １７ Ｄ／Ａ変換器 ２１ 加算器 ２２、２３ ラッチ回路 ２４ ゲート回路 ８１ 差動増幅器 ８２ Ａ／Ｄ変換器 ８３ 第１レジスタ ８４ 減算回路 ８５ 加算回路 ８６ 第２レジスタ ８７ Ｄ／Ａ変換器 ８８ タイミング発生回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/14 - 5/217

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 直流成分を失ってペデスタルレベルから
   ずれたアナログ映像信号の黒レベルに直流成分を与え
   て、該黒レベルを前記ペデスタルレベルに戻す直流成分
   再生装置において、 与えられる黒レベルの補正電位と入力されるアナログ映
   像信号との差を増幅して差信号として出力する差動増幅
   回路と、 前記差信号を所定期間平均化し、タイミング信号に応答
   して前記補正電位として出力する平均化回路とを備え、 前記平均化回路が、 前記差動増幅回路から出力される前記差信号をデジタル
   変換しデジタル映像信号として出力するＡ／Ｄ変換回路
   と、 前記デジタル映像信号における黒レベルをラッチするた
   めのクロック信号、及び、黒レベルの出力期間を示す黒
   レベル期間信号を夫々発生するタイミング発生回路と、 前記タイミング発生回路からの前記クロック信号と黒レ
   ベル期間信号とに従って、前記Ａ／Ｄ変換回路からのデ
   ジタル映像信号における黒レベルを積分して出力するデ
   ジタル積分回路と、 前記デジタル積分回路の出力と、予め設定された黒レベ
   ルの設定値とを比較する比較回路と、 前記比較回路の比較結果に従ってカウント値を増減又は
   固定し、前記差動増幅回路に対する前記黒レベルの補正
   電位を増減又は固定するためのアップダウンカウンタと
   を備えることを特徴とする直流成分再生装置。
2. 【請求項２】 前記デジタル積分回路が、 前記クロック信号と前記黒レベル期間信号とを論理演算
   して別のクロック信号として出力する論理演算回路と、 前記別のクロック信号に従った出力を前記差動増幅回路
   に向かって出力すると共に入力側に帰還させる第１ラッ
   チ回路と、 前記Ａ／Ｄ変換器からの前記デジタル映像信号と前記第
   １ラッチ回路の帰還出力とを加算する加算回路と、 前記黒レベル期間信号が与えられた時点から前記第１ラ
   ッチ回路の出力を保持しつつ出力する第２ラッチ回路と
   を備えることを特徴とする請求項１に記載の直流成分再
   生装置。
3. 【請求項３】 前記アップダウンカウンタが、１水平ラ
   イン期間毎又は１フィールド期間毎に、カウント値を増
   減又は固定することを特徴とする請求項１又は２に記載
   の直流成分再生装置。
4. 【請求項４】 前記平均化回路が、前記アップダウンカ
   ウンタから出力される平均化処理後のデジタル映像信号
   をアナログ変換して前記補正電位とするＤ／Ａ変換器を
   備え、前記黒レベル期間信号を前記タイミング信号とし
   て受け取った時点で、前記Ｄ／Ａ変換器が、前記アップ
   ダウンカウンタの出力をアナログ信号に変換して出力す
   ることを特徴とする請求項１〜３の内の何れか１項に記
   載の直流成分再生装置。
5. 【請求項５】 前記平均化回路が、前記アップダウンカ
   ウンタから出力される平均化処理後のデジタル映像信号
   をアナログ変換して前記補正電位とするＤ／Ａ変換器を
   備え、前記デジタル映像信号による映像に対する垂直駆
   動信号を前記タイミング信号として受け取った時点で、
   前記Ｄ／Ａ変換器が前記アップダウンカウンタの出力を
   アナログ信号に変換して出力することを特徴とする請求
   項１〜３の内の何れか１項に記載の直流成分再生装置。