KR20150026321A - 비디오 신호 처리 장치 및 비디오 신호 처리 방법 - Google Patents

비디오 신호 처리 장치 및 비디오 신호 처리 방법 Download PDF

Info

Publication number
KR20150026321A
KR20150026321A KR20130105008A KR20130105008A KR20150026321A KR 20150026321 A KR20150026321 A KR 20150026321A KR 20130105008 A KR20130105008 A KR 20130105008A KR 20130105008 A KR20130105008 A KR 20130105008A KR 20150026321 A KR20150026321 A KR 20150026321A
Authority
KR
South Korea
Prior art keywords
signal
level
video
video input
input signal
Prior art date
Application number
KR20130105008A
Other languages
English (en)
Inventor
이기호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20130105008A priority Critical patent/KR20150026321A/ko
Priority to US14/251,927 priority patent/US20150062435A1/en
Publication of KR20150026321A publication Critical patent/KR20150026321A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 비디오 입력 신호 및 기준 신호에 기초하여 비디오 출력 신호를 생성하는 신호 변환부, 및 비디오 입력 신호의 레벨이 변동되는 경우 레벨 변동량에 부합하도록 조절된 레벨을 갖는 기준 신호를 생성하는 기준 신호 생성부를 포함하는 비디오 신호 처리 장치를 제공할 수 있다. 본 발명의 비디오 신호 처리 장치는 비디오 출력 신호 중 관측 신호에 기초하여 비디오 입력 신호의 레벨 변동 여부를 판단하고, 비디오 입력 신호의 레벨이 변동된 경우 오프셋 신호를 생성하는 오프셋 제어부를 더 포함할 수 있다. 본 발명의 실시 예에 따르면 PCB 설계 패턴과 보드 규모, 또는 회로 복잡도와 회로 규모가 줄어들 수 있고, 보드 또는 회로 장치 제작 비용이 감소할 수 있다.

Description

비디오 신호 처리 장치 및 비디오 신호 처리 방법{VIDEO SIGNAL PROCESSING DEVICE AND VIDEO SIGNAL PROCESSING METHOD}
본 발명은 비디오 신호 처리에 관한 것으로, 좀 더 구체적으로는 비디오 신호의 레벨 변동을 보상하는 비디오 신호 처리 장치 및 비디오 신호 처리 방법에 관한 것이다.
근래 널리 사용되는 디지털 텔레비전 등 디지털 영상 기기는 아날로그 비디오 신호를 입력받고 디지털 비디오 신호로 출력하기 위해 아날로그 프론트 엔드(Analog Front End, 이하 AFE) 회로를 포함한다. AFE 회로는 아날로그 비디오 신호를 디지털 비디오 신호로 변환하기 위한 아날로그-디지털 변환 회로(Analog to Digital Converter, 이하 ADC)를 포함한다.
아날로그 비디오 신호의 레벨은 다양한 원인에 의해 변동될 수 있다. 아날로그 비디오 신호의 레벨이 변동되는 경우, 아날로그 비디오 신호의 레벨은 ADC의 신호 처리에 필요한 임계 레벨을 벗어날 수 있다. 아날로그 비디오 신호 중 임계 레벨을 벗어나는 부분에 대응되는 정보는 ADC의 신호 처리 과정에서 손실된다. 따라서, 아날로그 비디오 신호의 레벨이 변동되는 경우 아날로그 비디오 신호가 적정 레벨을 갖도록 보상하는 과정이 수행되어야 한다.
일반적으로, AFE 회로는 아날로그 비디오 신호의 레벨 변동을 보상하기 위해 클램프(Clamp) 회로를 포함한다. 클램프 회로에 의해 조절된 레벨을 갖는 아날로그 비디오 신호는 ADC의 신호 처리에 필요한 임계 레벨을 가질 수 있다. 클램프 회로는 전류 제어에 의해 작동되는 클램프 회로와 전압 제어에 의해 작동되는 클램프 회로로 구분된다. 두 방식의 클램프 회로 중 어느 것이 사용되는지에 관계없이, 아날로그 비디오 신호가 입력되는 단자 쪽에 큰 용량을 갖는 커패시터가 연결된다. 커패시터는 아날로그 비디오 신호의 백 포치(Back Porch) 구간의 레벨을 일정하게 유지하기 위해 연결된다.
그런데, 커패시터의 연결은 회로 복잡도 증가 및 회로 제작 비용 증가의 원인이 된다. 통상적인 디지털 영상 기기는 하나의 아날로그 비디오 신호만 입력받도록 구성되지는 않는다. 대신, 디지털 영상 기기는 사용자 편의를 위해 다양한 종류의 모드에 대응되는 복수의 아날로그 비디오 신호를 입력받을 수 있도록 구성된다. 따라서, 복수의 아날로그 비디오 신호를 입력받기 위한 복수의 채널이 구현되고 복수의 채널마다 커패시터가 연결되는 경우 회로 복잡도, 회로 규모, 및 제작 비용이 상당히 증가한다.
본 발명의 실시 예에 따르면, 비디오 입력 신호의 레벨이 변동되는 경우 비디오 입력 신호의 레벨 변동량에 부합하도록 조절된 레벨을 갖는 기준 신호가 생성될 수 있다. 본 발명의 실시 예에서, 조절된 레벨을 갖는 기준 신호를 생성할 것인지 여부를 결정하기 위해 비디오 입력 신호의 레벨 변동 여부가 판단될 수 있다. 그리고, 비디오 입력 신호와 조절된 레벨을 갖는 기준 신호에 기초하여 비디오 출력 신호가 생성될 수 있다. 본 발명의 실시 예에 따르면, 비디오 입력 신호의 레벨이 변동되는 경우에도 정보 손실 없이 비디오 출력 신호가 생성될 수 있다.
본 발명의 일 실시 예에 의한 비디오 신호 처리 장치는 비디오 입력 신호 및 기준 신호에 기초하여 비디오 출력 신호를 생성하는 신호 변환부; 및 비디오 입력 신호의 레벨이 변동되는 경우 비디오 입력 신호의 레벨 변동량에 부합하도록 조절된 레벨을 갖는 기준 신호를 생성하는 기준 신호 생성부를 포함할 수 있다.
본 발명의 일 실시 예에 의한 비디오 신호 처리 장치에서, 신호 변환부는 차동 신호를 입력받는 아날로그-디지털 변환 회로를 포함하고, 차동 신호는 비디오 입력 신호 및 기준 신호로 형성될 수 있다.
본 발명의 일 실시 예에 의한 비디오 신호 처리 장치는 비디오 출력 신호 중 관측 신호 및 관측 신호가 출력되는 위치에 대응되는 신호에 기초하여 관측 신호가 출력되는 위치로 제공된 비디오 입력 신호의 레벨 변동 여부를 판단하고 비디오 입력 신호의 레벨이 변동된 경우 오프셋 신호를 생성하는 오프셋 제어부를 더 포함할 수 있다.
본 발명의 일 실시 예에 따라 오프셋 제어부를 더 포함하는 비디오 신호 처리 장치에서, 신호 변환부는 비디오 입력 신호 중 백 포치(Back Porch) 구간의 신호에 기초하여 관측 신호를 생성할 수 있다.
본 발명의 일 실시 예에 따라 오프셋 제어부를 더 포함하는 비디오 신호 처리 장치에서, 오프셋 제어부는 비디오 출력 신호를 클록 신호에 따라 소정의 시간 동안 샘플링하여 비디오 입력 신호의 레벨 변동 여부를 판단할 수 있다.
본 발명의 일 실시 예에 따라 오프셋 제어부를 더 포함하는 비디오 신호 처리 장치에서, 오프셋 제어부는 관측 신호의 코드 값 변동 여부에 기초하여 비디오 입력 신호의 레벨 변동 여부를 판단할 수 있다. 이 실시 예에서, 오프셋 제어부는 관측 신호의 코드 값이 증가한 경우 비디오 입력 신호의 레벨이 증가한 것으로 판단하고, 관측 신호의 코드 값이 감소한 경우 비디오 입력 신호의 레벨이 감소한 것으로 판단할 수 있다. 이때, 오프셋 신호는 관측 신호의 코드 값과 비디오 입력 신호의 레벨 중 적어도 하나가 증가했는지 또는 감소했는지 여부에 대응되는 정보 및 관측 신호의 코드 값의 증가량 또는 감소량에 대응되는 정보를 포함하여 생성될 수 있다.
본 발명의 일 실시 예에 따라 오프셋 제어부를 더 포함하는 비디오 신호 처리 장치에서, 기준 신호 생성부는 오프셋 신호에 기초하여 조절된 레벨을 갖는 기준 신호를 생성할 수 있다. 이 실시 예에서, 기준 신호 생성부는 비디오 입력 신호의 레벨이 증가한 경우 관측 신호의 코드 값의 증가량에 대응되는 값만큼 증가된 레벨을 갖는 기준 신호를 생성하고, 비디오 입력 신호의 레벨이 감소한 경우 관측 신호의 코드 값의 감소량에 대응되는 값만큼 감소된 레벨을 갖는 기준 신호를 생성할 수 있다.
본 발명의 다른 실시 예에 따른 비디오 신호 처리 방법은 비디오 입력 신호 및 기준 신호에 기초하여 제 1 비디오 출력 신호를 생성하는 단계; 제 1 비디오 출력 신호 중 관측 신호에 기초하여 비디오 입력 신호의 레벨 변동 여부를 판단하는 단계; 비디오 입력 신호의 레벨이 변동된 경우 비디오 입력 신호의 레벨 변동량에 부합하도록 조절된 레벨을 갖는 기준 신호를 생성하는 단계; 및 비디오 입력 신호 및 조절된 레벨을 갖는 기준 신호에 기초하여 제 2 비디오 출력 신호를 생성하는 단계를 포함할 수 있다.
본 발명의 다른 실시 예에 따른 비디오 신호 처리 방법 중 레벨 변동 여부를 판단하는 단계에서, 관측 신호의 코드 값 변동 여부에 기초하여 비디오 입력 신호의 레벨 변동 여부가 판단될 수 있다. 이 실시 예에서, 관측 신호의 코드 값이 증가한 경우 비디오 입력 신호의 레벨이 증가한 것으로 판단되고, 관측 신호의 코드 값이 감소한 경우 비디오 입력 신호의 레벨이 감소한 것으로 판단될 수 있다. 이때, 관측 신호의 코드 값과 비디오 입력 신호의 레벨 중 적어도 하나가 증가했는지 또는 감소했는지 여부에 대응되는 정보 및 관측 신호의 코드 값의 증가량 또는 감소량에 대응되는 정보를 포함하는 오프셋 신호가 생성될 수 있다. 그리고, 기준 신호를 생성하는 단계에서, 오프셋 신호에 기초하여 조절된 레벨을 갖는 기준 신호가 생성될 수 있다.
본 발명의 다른 실시 예에 따른 비디오 신호 처리 방법 중 기준 신호를 생성하는 단계에서, 비디오 입력 신호의 레벨이 증가한 경우 관측 신호의 코드 값의 증가량에 대응되는 값만큼 증가된 레벨을 갖는 기준 신호가 생성되고, 비디오 입력 신호의 레벨이 감소한 경우 관측 신호의 코드 값의 감소량에 대응되는 값만큼 감소된 레벨을 갖는 기준 신호가 생성될 수 있다.
본 발명의 실시 예에 따르면, 종래의 클램프 회로는 비디오 입력 신호의 레벨 변동량에 부합하도록 조절된 레벨을 갖는 기준 신호를 생성하는 회로 또는 유닛으로 대체될 수 있다. 본 발명의 실시 예에 따른 비디오 신호 처리 장치와 비디오 신호 처리 방법을 이용하면 비디오 입력 신호가 입력되는 단자 쪽에 큰 용량을 갖는 커패시터가 연결되지 않을 수 있다.
커패시터가 연결되지 않는 경우, PCB(Printed Circuit Board)의 설계 패턴 또는 회로 복잡도가 감소할 수 있고, 보드 또는 회로의 규모가 줄어들 수 있다. 또한, 커패시터가 연결되지 않는 경우 보드 또는 회로 장치의 제작 비용이 감소할 수 있다. 특히, 복수의 비디오 입력 신호를 입력받기 위한 복수의 채널이 구현되는 경우 커패시터의 제거로 인한 효과가 더욱 클 수 있다.
도 1은 본 발명의 일 실시 예에 따른 비디오 신호 처리 장치가 가질 수 있는 구성을 나타낸 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 비디오 신호 처리 장치가 가질 수 있는 다른 구성을 나타낸 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 비디오 신호 처리 장치가 가질 수 있는 다른 구성을 나타낸 다른 블록도이다.
도 4는 본 발명의 일 실시 예에 따른 비디오 신호 처리 장치가 가질 수 있는 다른 구성을 나타낸 또 다른 블록도이다.
도 5는 비디오 입력 신호와 비디오 출력 신호의 관계를 설명하기 위한 개념도이다.
도 6 내지 도 7은 비디오 입력 신호의 레벨이 증가한 경우 본 발명의 실시 예에 따라 기준 신호의 레벨을 증가시키는 과정을 설명하기 위한 개념도이다.
도 8 내지 도 9는 비디오 입력 신호의 레벨이 감소한 경우 본 발명의 실시 예에 따라 기준 신호의 레벨을 감소시키는 과정을 설명하기 위한 개념도이다.
도 10은 본 발명의 다른 실시 예에 따른 비디오 신호 처리 방법을 설명하는 흐름도이다.
도 11은 본 발명의 다른 실시 예에 따른 비디오 신호 처리 방법을 설명하는 다른 흐름도이다.
도 12는 본 발명의 실시 예를 포함하는 비디오 출력 시스템이 가질 수 있는 구성을 나타낸 블록도이다.
전술한 특성 및 이하 상세한 설명은 모두 본 발명의 설명 및 이해를 돕기 위한 예시적인 사항이다. 즉, 본 발명은 이와 같은 실시 예에 한정되지 않고 다른 형태로 구체화될 수 있다. 다음 실시 형태들은 단지 본 발명을 완전히 개시하기 위한 예시이며, 본 발명이 속하는 기술 분야의 통상의 기술자들에게 본 발명을 전달하기 위한 설명이다. 따라서 본 발명의 구성 요소들을 구현하기 위한 방법이 여럿 있는 경우에는, 이들 방법 중 특정한 것 또는 이와 동일성 있는 것 가운데 어떠한 것으로든 본 발명의 구현이 가능함을 분명히 할 필요가 있다.
본 명세서에서 어떤 구성이 특정 요소들을 포함한다는 언급이 있는 경우, 또는 어떤 과정이 특정 단계들을 포함한다는 언급이 있는 경우는, 그 외 다른 요소 또는 다른 단계들이 더 포함될 수 있음을 의미한다. 즉, 본 명세서에서 사용되는 용어들은 특정 실시 형태를 설명하기 위한 것일 뿐이고, 본 발명의 개념을 한정하기 위한 것이 아니다. 나아가, 발명의 이해를 돕기 위해 설명한 예시들은 그것의 상보적인 실시 예도 포함한다.
본 명세서에서 사용되는 용어들은 본 발명이 속하는 기술 분야의 통상의 기술자들이 일반적으로 이해하는 의미를 갖는다. 보편적으로 사용되는 용어들은 본 명세서의 맥락에 따라 일관적인 의미로 해석되어야 한다. 또한 본 명세서에서 사용되는 용어들은, 그 의미가 명확히 정의된 경우가 아니라면, 지나치게 이상적이거나 형식적인 의미로 해석되지 않아야 한다.
이하의 설명에서, 비디오 입력 신호는 아날로그 신호이고 비디오 출력 신호는 디지털 신호인 것으로 가정된다. 그러나, 본 발명의 기술 사상은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 형태로 활용될 수 있다. 즉, 이하의 설명은 본 발명의 기술 사상을 개시하기 위한 것이고 본 발명의 내용을 제한하기 위한 것이 아니다. 이하 첨부된 도면을 통하여 본 발명의 실시 예가 설명된다.
도 1은 본 발명의 일 실시 예에 따른 비디오 신호 처리 장치가 가질 수 있는 구성을 나타낸 블록도이다. 본 발명의 일 실시 예에 따른 비디오 신호 처리 장치(100)는 신호 변환부(110) 및 기준 신호 생성부(120)를 포함할 수 있다.
신호 변환부(110)는 비디오 입력 신호(V_IN)와 기준 신호(REF_SIG)를 제공받을 수 있다. 신호 변환부(110)는 비디오 입력 신호(V_IN)와 기준 신호(REF_SIG)에 기초하여 비디오 출력 신호(V_OUT)를 생성할 수 있다.
기준 신호(REF_SIG)는 비디오 입력 신호(V_IN)에 기초하여 비디오 출력 신호(V_OUT)가 생성되는 과정의 기준이 되는 레벨을 갖는 신호이다. 예컨대, 비디오 입력 신호(V_IN) 중 기준 신호(REF_SIG)와 같은 레벨을 갖는 신호에 기초하여 생성된 비디오 출력 신호(V_OUT)는 비디오 입력 신호(V_IN)의 레벨 변동 여부와 무관하게 일정한 바이너리 코드(Binary Code)의 코드 값을 가질 수 있다. 기준 신호(REF_SIG)는 필요에 따라 임의의 레벨을 갖는 신호로 설정될 수 있다. 또한, 기준 신호(REF_SIG)가 가지는 레벨에 대응되는 코드 값을 갖는 바이너리 코드는 필요에 따라 임의로 설정될 수 있다. 기준 신호(REF_SIG)가 가지는 레벨 및 기준 신호(REF_SIG)가 가지는 레벨에 대응되는 코드 값은 장치 설계 단계에서 어느 하나로 고정될 수도 있고, 엔지니어 또는 사용자에 의해 설정되도록 구성될 수도 있다.
기준 신호 생성부(120)는 기준 신호(REF_SIG)를 생성할 수 있다. 기준 신호 생성부(120)는 고정된 레벨을 갖는 기준 신호(REF_SIG)를 생성하는 구성 요소가 아니다. 대신, 기준 신호 생성부(120)가 생성하는 기준 신호(REF_SIG)의 레벨은 조절될 수 있다. 예로서, 기준 신호 생성부(120)는 출력을 조절할 수 있는 가변 전압원의 형태로 구현될 수 있다. 기준 신호 생성부(120)에 의해 생성된 기준 신호(REF_SIG)는 신호 변환부(110)로 제공될 수 있다.
비디오 입력 신호(V_IN)의 레벨이 변동되는 경우, 기준 신호 생성부(120)는 비디오 입력 신호(V_IN)의 레벨 변동량에 부합하도록 조절된 레벨을 갖는 기준 신호(REF_SIG)를 생성할 수 있다. 어떤 원인에 의해 비디오 입력 신호(V_IN)의 레벨이 변동되면, 비디오 입력 신호(V_IN)의 레벨은 적절한 비디오 출력 신호(V_OUT)를 생성하기 위한 임계 레벨을 벗어날 수 있다. 비디오 입력 신호(V_IN)의 레벨이 변동되었음에도 불구하고 기준 신호(REF_SIG)가 계속 같은 레벨로 유지되면, 임계 레벨을 벗어난 레벨을 갖는 비디오 입력 신호(V_IN)는 비디오 출력 신호(V_OUT)의 생성 과정에서 손실될 수 있다. 따라서, 비디오 입력 신호(V_IN)의 레벨이 변동되면 비디오 입력 신호(V_IN)의 레벨 변동량에 부합하도록 기준 신호(REF_SIG)의 레벨이 조절될 필요가 있다. 기준 신호 생성부(120)는 기준 신호(REF_SIG)의 레벨을 조절할 수 있다.
기준 신호 생성부(120)는 기준 신호(REF_SIG)의 레벨을 조절하기 위해 비디오 입력 신호(V_IN)를 참조할 수 있다. 또는, 기준 신호 생성부(120)는 비디오 출력 신호(V_OUT)를 참조하여 간접적으로 비디오 입력 신호(V_IN)의 레벨 변동 여부를 판단할 수 있다. 기준 신호(REF_SIG)의 레벨이 조절되는 과정은 도 5 내지 도 9에 관한 설명과 함께 언급된다.
실시 예로서, 신호 변환부(110)는 아날로그-디지털 변환 회로(Analog to Digital Converter, 이하 ADC)를 포함할 수 있다. 특히, 신호 변환부(110)는 노이즈(Noise)의 영향을 최소화하기 위해 차동 신호를 입력받는 ADC를 포함할 수 있다. 신호 변환부(110)가 차동 신호를 입력받는 ADC를 포함하는 경우, 비디오 입력 신호 및 기준 신호는 차동 신호를 형성할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 비디오 신호 처리 장치가 가질 수 있는 다른 구성을 나타낸 블록도이다. 본 발명의 일 실시 예에 따른 비디오 신호 처리 장치(200)는 신호 변환부(210), 기준 신호 생성부(220), 및 오프셋 제어부(230)를 포함할 수 있다. 신호 변환부(210) 및 기준 신호 생성부(220)의 구성과 기능에는 도 1의 신호 변환부(110) 및 기준 신호 생성부(120)의 구성과 기능이 각각 포함될 수 있다. 신호 변환부(210) 및 기준 신호 생성부(220)에 관한 자세한 설명은 도 1에 관한 설명과 중복되는 범위에서 생략된다.
오프셋 제어부(230)는 비디오 출력 신호(V_OUT)를 제공받을 수 있다. 또한, 오프셋 제어부(230)는 비디오 출력 신호(V_OUT)가 영상 장치에 출력되는 위치에 대응되는 신호를 제공받을 수 있다. 예컨대, 오프셋 제어부(230)는 비디오 출력 신호(V_OUT)가 영상 장치에 출력되는 가로 방향의 위치를 나타내는 신호(HSYNC)와 깊이 방향의 위치를 나타내는 신호(VSYNC)를 제공받을 수 있다.
오프셋 제어부(230)는 비디오 출력 신호(V_OUT) 중 특히 관측 신호를 참조할 수 있다. 관측 신호는 비디오 입력 신호(V_IN)의 레벨이 변동되었는지 여부를 판단하기 위해 설정된 신호이다. 실시 예로서, 비디오 입력 신호(V_IN)의 레벨이 변동되었는지 여부는 관측 신호의 코드 값이 변동되었는지 여부에 기초하여 판단될 수 있다. 즉, 관측 신호의 코드 값이 변동되면 비디오 입력 신호(V_IN)의 레벨이 변동된 것으로 판단될 수 있다.
관측 신호는 비디오 입력 신호(V_IN) 중 특정 가능하여 모니터링 대상으로 설정될 수 있는 신호에 기초하여 생성되는 것이 바람직하다. 예컨대, 신호 변환부(210)는 비디오 입력 신호(V_IN) 중 백 포치(Back Porch) 구간의 신호에 기초하여 관측 신호를 생성할 수 있다. 아날로그 비디오 신호 중 영상 정보를 포함하는 신호 사이에는 영상 정보를 포함하지 않는 블랭킹 구간(Blanking Interval)이 포함된다. 블랭킹 구간에는 영상 출력을 동기하는 동기 펄스(Synchronization Pulse)가 포함된다. 블랭킹 구간 중 동기 펄스의 앞쪽 구간은 프론트 포치(Front Porch) 구간, 뒤쪽 구간은 백 포치 구간이라고 불린다. 비디오 입력 신호(V_IN) 중 백 포치 구간의 신호는 특정 가능하여 모니터링 대상으로 설정될 수 있다. 다만, 이것은 예시이고 프론트 포치 구간의 신호 등 특정 가능한 신호는 어느 것이든 모니터링 대상으로 설정될 수 있다.
오프셋 제어부(230)는 비디오 입력 신호(V_IN) 중 백 포치 구간의 신호에 기초하여 생성된 관측 신호의 코드 값이 변동되는지 여부를 모니터링할 수 있다. 관측 신호의 코드 값이 변동되었다는 것은 비디오 입력 신호(V_IN) 중 백 포치 구간의 신호의 레벨이 변동되었다는 것을 의미할 수 있다. 즉, 관측 신호의 코드 값이 변동되었다는 것은 비디오 입력 신호(V_IN) 전체의 레벨이 변동되었다는 것을 의미할 수 있다. 따라서, 오프셋 제어부(230)는 비디오 출력 신호(V_OUT) 중 관측 신호의 코드 값 변동 여부에 기초하여 비디오 입력 신호(V_IN)의 레벨 변동 여부를 판단할 수 있다.
구체적으로, 오프셋 제어부(230)는 관측 신호 및 관측 신호가 영상 장치에 출력되는 위치에 대응되는 신호를 참조하여, 관측 신호가 출력되는 위치로 제공되었던 비디오 입력 신호(V_IN)의 레벨 변동 여부를 판단할 수 있다. 이때, 오프셋 제어부(230)는 관측 신호의 코드 값이 증가한 경우 비디오 입력 신호(V_IN)의 레벨이 증가한 것으로 판단할 수 있다. 또한, 오프셋 제어부(230)는 관측 신호의 코드 값이 감소한 경우 비디오 입력 신호(V_IN)의 레벨이 감소한 것으로 판단할 수 있다.
비디오 입력 신호(V_IN)의 레벨이 변동된 경우, 오프셋 제어부(230)는 오프셋 신호(OFS_SIG)를 생성할 수 있다. 오프셋 신호(OFS_SIG)는 비디오 입력 신호(V_IN)의 레벨 변동에 관한 정보를 포함하여 생성될 수 있다. 예컨대, 오프셋 신호(OFS_SIG)는 관측 신호의 코드 값이 증가했는지 또는 감소했는지 여부에 대응되는 정보를 포함하여 생성될 수 있다. 또는, 오프셋 신호(OFS_SIG)는 비디오 입력 신호의 레벨이 증가했는지 또는 감소했는지 여부에 대응되는 정보를 포함하여 생성될 수 있다. 그리고, 오프셋 신호(OFS_SIG)는 관측 신호의 코드 값의 증가량 또는 감소량에 대응되는 정보를 포함하여 생성될 수 있다. 필요에 따라, 오프셋 신호(OFS_SIG)는 여러 정보를 동시에 포함하는 형태로 생성될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 비디오 신호 처리 장치가 가질 수 있는 다른 구성을 나타낸 다른 블록도이다. 본 발명의 일 실시 예에 따른 비디오 신호 처리 장치(300)는 신호 변환부(310), 기준 신호 생성부(320), 및 오프셋 제어부(330)를 포함할 수 있다. 신호 변환부(310), 기준 신호 생성부(320), 및 오프셋 제어부(330)의 구성과 기능에는 도 2의 신호 변환부(210), 기준 신호 생성부(220), 및 오프셋 제어부(230)의 구성과 기능이 각각 포함될 수 있다. 신호 변환부(310), 기준 신호 생성부(320), 그리고 오프셋 제어부(330)에 관한 자세한 설명은 도 2에 관한 설명과 중복되는 범위에서 생략된다.
오프셋 제어부(330)는 비디오 출력 신호(V_OUT)와 비디오 출력 신호(V_OUT)가 영상 장치에 출력되는 위치에 대응되는 신호뿐만 아니라, 클록 신호(CLK)도 제공받을 수 있다. 오프셋 제어부(330)는 디지털 신호 처리를 위해 클록 신호(CLK)를 제공받을 수 있다. 오프셋 제어부(330)는 비디오 출력 신호(V_OUT) 중 관측 신호를 참조하기 위해, 클록 신호(CLK)의 상승 에지(Rising Edge)에서, 또는 하강 에지(Falling Edge)에서, 또는 상승 및 하강 에지에서 비디오 출력 신호(V_OUT)를 샘플링할 수 있다.
오프셋 제어부(330)는 비디오 출력 신호(V_OUT)를 클록 신호(CLK)에 따라 소정의 시간 동안 샘플링할 수 있다. 즉, 오프셋 제어부(330)는 클록 신호(CLK)의 모든 에지에서 비디오 출력 신호(V_OUT)를 샘플링하는 것이 아니라, 예컨대 클록 신호(CLK)의 1회 주기(Cycle), 3회 주기 등, 일정 시간 동안만 샘플링할 수 있다. 오프셋 제어부(330)는 샘플링 결과에 따라 비디오 입력 신호(V_IN)의 레벨 변동 여부를 판단하고, 오프셋 신호(OFS_SIG)를 생성할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 비디오 신호 처리 장치가 가질 수 있는 다른 구성을 나타낸 또 다른 블록도이다. 발명의 일 실시 예에 따른 비디오 신호 처리 장치(400)는 신호 변환부(410), 기준 신호 생성부(420), 및 오프셋 제어부(430)를 포함할 수 있다. 신호 변환부(410), 기준 신호 생성부(420), 및 오프셋 제어부(430)의 구성과 기능에는 도 2의 신호 변환부(210), 기준 신호 생성부(220), 및 오프셋 제어부(230)의 구성과 기능이 각각 포함될 수 있다. 신호 변환부(410), 기준 신호 생성부(420), 그리고 오프셋 제어부(430)에 관한 자세한 설명은 도 2에 관한 설명과 중복되는 범위에서 생략된다.
앞에서 언급된 바와 같이, 오프셋 제어부(430)는 관측 신호의 코드 값 변동 여부에 기초하여 비디오 입력 신호(V_IN)의 레벨 변동 여부를 판단할 수 있다. 이때, 오프셋 제어부(430)는 관측 신호의 코드 값이 증가한 경우 비디오 입력 신호(V_IN)의 레벨이 증가한 것으로 판단할 수 있다. 또한, 오프셋 제어부(430)는 관측 신호의 코드 값이 감소한 경우 비디오 입력 신호(V_IN)의 레벨이 감소한 것으로 판단할 수 있다.
이 경우, 오프셋 제어부(430)가 생성한 오프셋 신호(OFS_SIG)는 관측 신호의 코드 값이나 비디오 입력 신호(V_IN)의 레벨이 증가했는지 또는 감소했는지 여부에 대응되는 정보를 포함할 수 있다. 그리고, 오프셋 신호(OFS_SIG)는 관측 신호의 코드 값의 증가량 또는 감소량에 대응되는 정보를 포함하여 생성될 수 있다.
나아가, 기준 신호 생성부(420)는 오프셋 신호(OFS_SIG)를 제공받을 수 있다. 기준 신호 생성부(420)는 오프셋 신호(OFS_SIG)에 기초하여 조절된 레벨을 갖는 기준 신호(REF_SIG)를 생성할 수 있다. 구체적으로, 기준 신호 생성부(420)는 비디오 입력 신호(V_IN)의 레벨이 증가한 경우(즉, 제공받은 오프셋 신호(OFS_SIG)에 관측 신호의 코드 값 또는 비디오 입력 신호(V_IN)의 레벨이 증가했다는 정보가 포함된 경우), 관측 신호의 코드 값의 증가량에 대응되는 값만큼 증가된 레벨을 갖는 기준 신호(REF_SIG)를 생성할 수 있다. 또한, 기준 신호 생성부(420)는 비디오 입력 신호(V_IN)의 레벨이 감소한 경우(즉, 제공받은 오프셋 신호(OFS_SIG)에 관측 신호의 코드 값 또는 비디오 입력 신호(V_IN)의 레벨이 감소했다는 정보가 포함된 경우), 관측 신호의 코드 값의 감소량에 대응되는 값만큼 감소된 레벨을 갖는 기준 신호(REF_SIG)를 생성할 수 있다.
기준 신호 생성부(420)는 오프셋 신호(OFS_SIG)에서 관측 신호의 코드 값의 증가량 또는 감소량에 대응되는 정보를 추출할 수 있다. 이 실시 예에서, 관측 신호의 코드 값의 증가량 또는 감소량은 디지털 값일 수 있다. 또한, 기준 신호(REF_SIG)의 증가 또는 감소되는 레벨의 양은 아날로그 값일 수 있다. 이 경우, 기준 신호 생성부(420)는 디지털 값을 아날로그 값으로 변환하기 위한 디지털-아날로그 변환 회로(Digital to Analog Converter, DAC)를 포함할 수 있다. 또는, 기준 신호 생성부(420)는 디지털 값을 아날로그 값에 대응시키기 위한 룩업 테이블(Look-up Table)을 포함할 수 있다. 기준 신호 생성부(420)는 관측 신호의 코드 값의 증가량 또는 감소량을 기준 신호(REF_SIG)의 조절될 레벨의 양으로 변환할 수 있다. 기준 신호 생성부(420)는 기준 신호(REF_SIG)의 조절될 레벨의 양만큼 기준 신호(REF_SIG)의 레벨을 증가 또는 감소시킬 수 있다.
도 5는 비디오 입력 신호와 비디오 출력 신호의 관계를 설명하기 위한 개념도이다.
도 5의 좌측에는 최대 레벨과 최소 레벨의 차이가 v_in_pp인 비디오 입력 신호(V_IN)가 나타나 있다. 기준 신호는 v_ref의 레벨을 가질 수 있다. 도 5에서, 기준 신호의 레벨은 비디오 입력 신호(V_IN)의 최대 레벨과 최소 레벨의 중간 값을 가지는 것으로 표현되었다. 그러나, 이것은 설명의 편의를 위한 예시이다. 기준 신호의 레벨(v_ref)은 필요에 따라 임의의 레벨을 갖도록 설정될 수 있다. 비디오 입력 신호(V_IN)는 레벨에 따라 복수의 구간으로 나뉠 수 있다. 복수의 구간 각각에 포함되는 신호를 대응되는 바이너리 코드로 변환함으로써 비디오 출력 신호(V_OUT)가 생성될 수 있다.
도 5의 우측에는 n비트의 바이너리 코드로 이루어지는 비디오 출력 신호(V_OUT)가 나타나 있다. 비디오 출력 신호(V_OUT)는 대응되는 비디오 입력 신호(V_IN)의 레벨에 따라 0부터 2n-1까지의 코드 값을 가질 수 있다. 코드 값은 바이너리 코드를 10진수 표현으로 변환했을 때의 값을 의미한다. 예로서, 최대 레벨을 갖는 비디오 입력 신호(V_IN)에 기초하여 생성된 비디오 출력 신호(V_OUT)는 2n-1의 코드 값을 가질 수 있다. 또한, 최소 레벨을 갖는 비디오 입력 신호(V_IN)에 기초하여 생성된 비디오 출력 신호(V_OUT)는 0의 코드 값을 가질 수 있다. 그리고, 기준 신호와 같은 레벨(v_ref)을 갖는 비디오 입력 신호(V_IN)에 기초하여 생성된 비디오 출력 신호(V_OUT)는 2n-1-1의 코드 값을 가질 수 있다. 이것은 설명의 편의를 위한 예시이다. 기준 신호와 같은 레벨(v_ref)을 갖는 비디오 입력 신호(V_IN)에 기초하여 생성된 비디오 출력 신호(V_OUT)는 2n-1-1가 아닌 다른 코드 값을 가질 수 있다.
예로서, 비디오 출력 신호(V_OUT)가 10비트 바이너리 코드로 이루어지는 경우, 최대 레벨을 갖는 비디오 입력 신호(V_IN)에 기초하여 생성된 비디오 출력 신호(V_OUT)는 1023의 코드 값(1111111111의 바이너리 코드)을 가질 수 있다. 그리고, 기준 신호와 같은 레벨(v_ref)을 갖는 비디오 입력 신호(V_IN)에 기초하여 생성된 비디오 출력 신호(V_OUT)는 511의 코드 값(0111111111의 바이너리 코드)을 가질 수 있다.
이하의 설명에서, 비디오 출력 신호(V_OUT) 중 관측 신호는 비디오 입력 신호(V_IN) 중 백 포치 구간의 신호에 기초하여 생성된다고 가정된다. 이 가정에 따르면, 도 5의 실시 예에서 관측 신호는 2n-2-1의 코드 값을 가진다. 예로서, 비디오 출력 신호(V_OUT)가 10비트 바이너리 코드로 이루어지는 경우 관측 신호는 255의 코드 값(0011111111의 바이너리 코드)을 가질 수 있다.
도 6 내지 도 9에 관한 설명은 도 5에 관한 설명에서 설정된 가정에 기초하여 기술된다.
도 6 내지 도 7은 비디오 입력 신호의 레벨이 증가한 경우 본 발명의 실시 예에 따라 기준 신호의 레벨을 증가시키는 과정을 설명하기 위한 개념도이다.
도 6의 좌측에는 어떠한 이유로 인해 증가한 레벨을 갖는 비디오 입력 신호(V_IN)가 나타나 있다. 비디오 입력 신호(V_IN)의 레벨이 변동되더라도, 기준 신호와 같은 레벨(v_ref)을 갖는 신호는 2n-1-1의 코드 값을 갖는 비디오 출력 신호(V_OUT)로 변환될 수 있다. 도 6의 우측에서, 비디오 입력 신호(V_IN)의 일부가 2n-1의 코드 값 위로 벗어나 있는 것을 알 수 있다. 2n-1의 코드 값 위로 벗어나 있는 부분의 비디오 입력 신호(V_IN)는 비디오 출력 신호(V_OUT)의 생성 과정에서 손실될 수 있다.
비디오 입력 신호(V_IN)의 레벨 증가 여부는 관측 신호의 코드 값을 모니터링함으로써 판단될 수 있다. 관측 신호는 2n-2-1의 코드 값을 갖고 있었는데, 비디오 입력 신호(V_IN)의 레벨 상승으로 인해 관측 신호가 2n-2-1보다 큰 코드 값을 갖게 되었다. 관측 신호의 코드 값이 증가하였으므로, 비디오 입력 신호(V_IN)의 레벨이 증가한 것으로 판단될 수 있다. 비디오 입력 신호(V_IN)의 레벨이 증가한 것으로 판단되었으므로, 기준 신호의 레벨(v_ref)을 증가시키는 처리가 수행되어야 한다. 즉, 정보의 손실을 피하기 위해 기준 신호의 레벨(v_ref)을 비디오 입력 신호(V_IN)의 최대 레벨과 최소 레벨의 중간 값까지 증가시킬 필요가 있다.
도 7의 좌측에는 기준 신호가 가지는 조절된 레벨(adjusted v_ref)이 나타나 있다. 기준 신호와 같은 레벨(adjusted v_ref)을 갖는 신호는 여전히 2n-1-1의 코드 값을 갖는 비디오 출력 신호(V_OUT)로 변환된다. 그러나 도 6의 경우와 달리, 도 7의 예에서는 정보 손실 없이 비디오 출력 신호(V_OUT)가 생성될 수 있다. 기준 신호의 레벨(v_ref)을 조절된 레벨(adjusted v_ref)로 조절함으로써, 최대 레벨 및 최소 레벨을 갖는 비디오 입력 신호(V_IN) 각각에 기초하여 2n-1의 코드 값 및 0의 코드 값을 갖는 비디오 출력 신호(V_OUT) 각각이 생성될 수 있기 때문이다.
도 8 내지 도 9는 비디오 입력 신호의 레벨이 감소한 경우 본 발명의 실시 예에 따라 기준 신호의 레벨을 감소시키는 과정을 설명하기 위한 개념도이다.
도 8의 좌측에는 어떠한 이유로 인해 감소한 레벨을 갖는 비디오 입력 신호(V_IN)가 나타나 있다. 비디오 입력 신호(V_IN)의 레벨이 변동되더라도, 기준 신호와 같은 레벨(v_ref)을 갖는 신호는 2n-1-1의 코드 값을 갖는 비디오 출력 신호(V_OUT)로 변환될 수 있다. 도 8의 우측에서, 비디오 입력 신호(V_IN)의 일부가 0의 코드 값 아래로 벗어나 있는 것을 알 수 있다. 0의 코드 값 아래로 벗어나 있는 부분의 비디오 입력 신호(V_IN)는 비디오 출력 신호(V_OUT)의 생성 과정에서 손실될 수 있다.
비디오 입력 신호(V_IN)의 레벨 감소 여부는 관측 신호의 코드 값을 모니터링함으로써 판단될 수 있다. 관측 신호는 2n-2-1의 코드 값을 갖고 있었는데, 비디오 입력 신호(V_IN)의 레벨 감소로 인해 관측 신호가 2n-2-1보다 작은 코드 값을 갖게 되었다. 관측 신호의 코드 값이 감소하였으므로, 비디오 입력 신호(V_IN)의 레벨이 감소한 것으로 판단될 수 있다. 비디오 입력 신호(V_IN)의 레벨이 감소한 것으로 판단되었으므로, 기준 신호의 레벨(v_ref)을 감소시키는 처리가 수행되어야 한다. 즉, 정보의 손실을 피하기 위해 기준 신호의 레벨(v_ref)을 비디오 입력 신호(V_IN)의 최대 레벨과 최소 레벨의 중간 값까지 감소시킬 필요가 있다.
도 9의 좌측에는 기준 신호가 가지는 조절된 레벨(adjusted v_ref)이 나타나 있다. 기준 신호와 같은 레벨(adjusted v_ref)을 갖는 신호는 여전히 2n-1-1의 코드 값을 갖는 비디오 출력 신호(V_OUT)로 변환된다. 그러나 도 8의 경우와 달리, 도 9의 예에서는 정보 손실 없이 비디오 출력 신호(V_OUT)가 생성될 수 있다. 기준 신호의 레벨(v_ref)을 조절된 레벨(adjusted v_ref)로 조절함으로써, 최대 레벨 및 최소 레벨을 갖는 비디오 입력 신호(V_IN) 각각에 기초하여 2n-1의 코드 값 및 0의 코드 값을 갖는 비디오 출력 신호(V_OUT) 각각이 생성될 수 있기 때문이다.
도 10은 본 발명의 다른 실시 예에 따른 비디오 신호 처리 방법을 설명하는 흐름도이다.
S110 단계에서, 비디오 입력 신호 및 기준 신호에 기초하여 제 1 비디오 출력 신호가 생성될 수 있다. 제 1 비디오 출력 신호, 특히 제 1 비디오 출력 신호 중 관측 신호는 다음 S120 단계에서 참고될 수 있다.
S120 단계에서, 관측 신호에 기초하여 비디오 입력 신호의 레벨 변동 여부가 판단될 수 있다. 실시 예로서, 비디오 입력 신호의 레벨 변동 여부는 관측 신호의 코드 값 변동 여부에 기초하여 판단될 수 있다. 구체적으로, 관측 신호의 코드 값이 증가한 경우 비디오 입력 신호의 레벨이 증가한 것으로 판단될 수 있다. 또한, 관측 신호의 코드 값이 감소한 경우 비디오 입력 신호의 레벨이 감소한 것으로 판단될 수 있다.
앞에서 언급된 바와 같이, 관측 신호는 비디오 입력 신호 중 특정 가능하여 모니터링 대상으로 설정될 수 있는 신호에 기초하여 생성되는 것이 바람직하다. 예컨대, 관측 신호는 비디오 입력 신호 중 백 포치 구간의 신호에 기초하여 생성될 수 있다. 비디오 입력 신호 중 백 포치 구간의 신호는 특정 가능하여 모니터링 대상으로 설정될 수 있다.
본 발명의 실시 예에 따르면 관측 신호의 코드 값이 변동되는지 여부가 모니터링될 수 있다. 관측 신호의 코드 값이 변동되었다는 것은 비디오 입력 신호 중 백 포치 구간의 신호의 레벨이 변동되었다는 것을 의미할 수 있다. 즉, 관측 신호의 코드 값이 변동되었다는 것은 비디오 입력 신호 전체의 레벨이 변동되었다는 것을 의미할 수 있다. 따라서, 비디오 입력 신호의 레벨 변동 여부는 비디오 출력 신호 중 관측 신호의 코드 값 변동 여부에 기초하여 판단될 수 있다.
실시 예로서, 비디오 입력 신호의 레벨이 변동된 경우, 관측 신호의 코드 값이나 비디오 입력 신호의 레벨이 증가했는지 또는 감소했는지 여부에 대응되는 정보를 포함하는 오프셋 신호가 생성될 수 있다. 오프셋 신호는 관측 신호의 코드 값의 증가량 또는 감소량에 대응되는 정보를 더 포함하여 생성될 수 있다. 나아가, 비디오 입력 신호의 레벨이 변동된 경우 다음 S130 단계가 수행될 수 있다.
S130 단계에서, 비디오 입력 신호의 레벨 변동량에 부합하도록 조절된 레벨을 갖는 기준 신호가 생성될 수 있다. 즉, 기준 신호의 레벨은 비디오 입력 신호의 레벨 변동량에 부합하도록 조절될 수 있다. 조절된 레벨을 갖는 기준 신호는 S120 단계에서 생성된 오프셋 신호에 기초하여 생성될 수 있다.
S140 단계에서, 비디오 입력 신호 및 조절된 레벨을 갖는 기준 신호에 기초하여 제 2 비디오 출력 신호가 생성될 수 있다. 도 5 내지 도 9에 관한 설명에서 언급된 바와 같이, 비디오 입력 신호의 레벨이 변동되는 경우 제 1 비디오 출력 신호가 생성되는 과정에서 정보가 손실될 수 있다. 그러나, 비디오 입력 신호의 레벨 변동량에 부합하도록 기준 신호의 레벨이 조절되면, 비디오 입력 신호의 레벨이 변동되더라도 정보 손실 없이 제 2 비디오 출력 신호가 생성될 수 있다.
도 11은 본 발명의 다른 실시 예에 따른 비디오 신호 처리 방법을 설명하는 다른 흐름도이다.
S210 단계에서, 비디오 입력 신호 및 기준 신호에 기초하여 제 1 비디오 출력 신호가 생성될 수 있다. 제 1 비디오 출력 신호, 특히 제 1 비디오 출력 신호 중 관측 신호는 다음 S220 단계에서 참고될 수 있다.
S220 단계에서, 관측 신호에 기초하여 비디오 입력 신호의 레벨 변동 여부가 판단될 수 있다. 실시 예로서, 비디오 입력 신호의 레벨 변동 여부는 관측 신호의 코드 값 변동 여부에 기초하여 판단될 수 있다. 구체적으로, 관측 신호의 코드 값이 증가한 경우 비디오 입력 신호의 레벨이 증가한 것으로 판단될 수 있다. 또한, 관측 신호의 코드 값이 감소한 경우 비디오 입력 신호의 레벨이 감소한 것으로 판단될 수 있다. S220 단계에서 수행되는 처리 내용은 도 10의 S120 단계에서 수행되는 처리 내용을 포함할 수 있다. S220 단계에서 수행되는 처리 내용에 관한 자세한 설명은 도 10에 관한 설명과 중복되는 범위에서 생략된다.
S230 단계에서, 비디오 입력 신호의 레벨이 증가했는지 여부가 판단될 수 있다. 비디오 입력 신호의 레벨이 증가한 경우 S240 단계가 수행될 수 있다. 비디오 입력 신호의 레벨이 증가하지 않은 경우 S250 단계가 수행될 수 있다.
S240 단계에서, 기준 신호의 레벨을 증가시킴으로써 조절된 레벨을 갖는 기준 신호가 생성될 수 있다. 즉, S240 단계에서 생성되는 기준 신호는 S210 단계의 기준 신호보다 증가된 레벨을 가질 수 있다. S240 단계에서 생성되는 기준 신호의 레벨은 관측 신호의 코드 값의 증가량에 대응되는 값만큼 증가될 수 있다.
S250 단계에서, 비디오 입력 신호의 레벨이 감소했는지 여부가 판단될 수 있다. 비디오 입력 신호의 레벨이 감소한 경우 S260 단계가 수행될 수 있다. 비디오 입력 신호의 레벨이 증가 및 감소하지 않은 경우에는 본 발명의 다른 실시 예에 따른 비디오 신호 처리 방법이 종료될 수 있다.
S260 단계에서, 기준 신호의 레벨을 감소시킴으로써 조절된 레벨을 갖는 기준 신호가 생성될 수 있다. 즉, S260 단계에서 생성되는 기준 신호는 S210 단계의 기준 신호보다 감소된 레벨을 가질 수 있다. S260 단계에서 생성되는 기준 신호의 레벨은 관측 신호의 코드 값의 감소량에 대응되는 값만큼 감소될 수 있다.
S270 단계에서, 비디오 입력 신호 및 조절된 레벨을 갖는 기준 신호에 기초하여 제 2 비디오 출력 신호가 생성될 수 있다. 도 5 내지 도 9에 관한 설명에서 언급된 바와 같이, 비디오 입력 신호의 레벨이 변동되는 경우 제 1 비디오 출력 신호가 생성되는 과정에서 정보가 손실될 수 있다. 그러나, 비디오 입력 신호의 레벨 변동량에 부합하도록 기준 신호의 레벨이 조절되면, 비디오 입력 신호의 레벨이 변동되더라도 정보 손실 없이 제 2 비디오 출력 신호가 생성될 수 있다.
본 발명의 실시 예에 따르면, 아날로그 프론트 엔드(Analog Front End) 회로에 포함되는 종래의 클램프 회로는 비디오 입력 신호의 레벨 변동량에 부합하도록 조절된 레벨을 갖는 기준 신호를 생성하는 회로 또는 유닛으로 대체될 수 있다. 본 발명의 실시 예에 따른 비디오 신호 처리 장치와 비디오 신호 처리 방법을 이용하면 비디오 입력 신호가 입력되는 단자 쪽에 큰 용량을 갖는 커패시터가 연결되지 않을 수 있다. 커패시터가 연결되지 않으면 PCB(Printed Circuit Board) 설계 패턴의 복잡도와 보드 규모, 또는 회로 복잡도와 회로 규모가 줄어들 수 있다. 또한, 커패시터가 연결되지 않는 경우 보드 또는 회로 장치의 제작 비용이 감소할 수 있다. 본 발명의 실시 예에 따른 효과는 특히 복수의 비디오 입력 신호를 입력받기 위한 복수의 채널이 구현되는 경우에 더욱 클 수 있다. 도 12에 관한 설명을 통해 복수의 비디오 입력 신호를 입력받는 비디오 출력 시스템이 기술된다.
도 12는 본 발명의 실시 예를 포함하는 비디오 출력 시스템이 가질 수 있는 구성을 나타낸 블록도이다. 본 발명의 실시 예를 포함하는 비디오 출력 시스템(500)은 패드(510), 멀티플렉서(Multiplexer, 515), 기준 신호 생성부(520), 버퍼(Buffer, 525), ADC(530), 오프셋/게인 조절 회로(535), 오프셋 제어부(540), 타이밍 컨트롤러(545), 드라이버(550), 및 디스플레이 패널(555)을 포함할 수 있다.
비디오 출력 시스템(500)은 사용자 편의를 위해 다양한 종류의 모드에 대응되는 복수의 비디오 입력 신호(V_IN_1, …, V_IN_n)를 입력받을 수 있다. 예컨대, 비디오 출력 시스템(500)은 외부 입력 1 모드에서 작동되는 경우와 외부 입력 2 모드에서 작동되는 경우에 서로 다른 비디오 입력 신호(V_IN_1, …, V_IN_n)를 입력받을 수 있다. 또는, 비디오 출력 시스템(500)은 후면의 입력 포트, 측면의 입력 포트 등 복수의 입력 포트를 통해 서로 다른 비디오 입력 신호(V_IN_1, …, V_IN_n)를 입력받을 수 있다. 도 12의 비디오 출력 시스템(500)과 같이 복수의 비디오 입력 신호를 입력받는 장치에서 본 발명의 실시 예에 따른 커패시터 제거의 효과가 더욱 클 수 있다.
패드(510)는 복수의 비디오 입력 신호(V_IN_1, …, V_IN_n)를 제공받을 수 있다. 각각의 패드(510)는 제공받은 비디오 입력 신호(V_IN_1, …, V_IN_n)를 멀티플렉서(515)로 제공할 수 있다. 멀티플렉서는 비디오 출력 시스템(500)의 작동 모드나 입력 포트의 위치에 기초하여, 제공받은 복수의 비디오 입력 신호(V_IN_1, …, V_IN_n) 중 어느 하나를 버퍼(525)로 제공할 수 있다.
기준 신호 생성부(520)는 기준 신호(REF_SIG)를 생성할 수 있다. 기준 신호 생성부(520)의 구성과 기능에는 도 1 내지 도 4의 기준 신호 생성부(120, 220, 320, 420)의 구성과 기능이 포함될 수 있다. 따라서, 기준 신호 생성부(520)에 관한 자세한 설명은 도 1 내지 도 4에 관한 설명과 중복되는 범위에서 생략된다. 기준 신호 생성부(520)에 의해 생성된 기준 신호(REF_SIG)는 버퍼(525)로 제공될 수 있다. 예로서, 기준 신호 생성부(520)는 출력을 조절할 수 있는 가변 전압원의 형태로 구현될 수 있다.
버퍼(525)는 멀티플렉서(515)의 출력과 기준 신호 생성부(520)의 출력이 ADC(530)의 입력단에서 발생하는 노이즈의 영향을 받지 않도록 완충 기능을 수행할 수 있다. 또한, 버퍼(525)는 임피던스 매칭(Impedance Matching)을 위해 사용될 수 있다. 버퍼는 멀티플렉서(515)의 출력과 기준 신호 생성부(520)의 출력을 ADC(530)로 제공할 수 있다.
ADC(530)는 복수의 비디오 입력 신호(V_IN_1, …, V_IN_n) 중 어느 하나와 기준 신호(REF_SIG)에 기초하여 비디오 출력 신호(V_OUT)를 생성할 수 있다. ADC(530)의 구성과 기능에는 도 1 내지 도 4의 신호 변환부(110, 210, 310, 410)의 구성과 기능이 포함될 수 있다. 따라서, ADC(530)에 관한 자세한 설명은 도 1 내지 도 4에 관한 설명과 중복되는 범위에서 생략된다. 예로서, ADC(530)는 노이즈의 영향을 최소화하기 위해 차동 신호를 입력받을 수 있다. 복수의 비디오 입력 신호(V_IN_1, …, V_IN_n) 중 어느 하나와 기준 신호(REF_SIG)는 차동 신호를 형성할 수 있다.
오프셋/게인 조절 회로(535)는 ADC(530)가 생성한 비디오 출력 신호(V_OUT)의 오프셋 또는 게인을 조절할 수 있다. 오프셋/게인 조절 회로(535)는 오프셋 조절 신호(OFFSET)와 게인 조절 신호(GAIN)를 제공받을 수 있다. 오프셋 조절 신호(OFFSET)와 게인 조절 신호(GAIN)는 비디오 출력 시스템(500)의 사용자에 의해 생성될 수 있다. 또는, 오프셋 조절 신호(OFFSET)와 게인 조절 신호(GAIN)는 비디오 출력 시스템(500) 내부의 프로세서(미도시)에 의해 생성될 수도 있다. 오프셋/게인 조절 회로(535)는 오프셋 조절 신호(OFFSET)와 게인 조절 신호(GAIN)에 기초하여 ADC(530)가 생성한 비디오 출력 신호(V_OUT)의 명암비, 색, 밝기 등의 값을 조절할 수 있다.
오프셋 제어부(540)는 비디오 출력 신호(V_OUT)를 제공받을 수 있다. 오프셋 제어부(540)는 비디오 출력 신호(V_OUT) 중 관측 신호를 참조할 수 있다. 오프셋 제어부(540)는 관측 신호의 코드 값 변동 여부에 기초하여 비디오 입력 신호(V_IN_1, …, V_IN_n)의 레벨 변동 여부를 판단할 수 있다. 오프셋 제어부(540)는 판단 결과에 따라 오프셋 신호(OFS_SIG)를 생성할 수 있다. 오프셋 제어부(540)의 구성과 기능에는 도 1 내지 도 4의 오프셋 제어부(540)의 구성과 기능이 포함될 수 있다. 따라서, 오프셋 제어부(540)에 관한 자세한 설명은 도 1 내지 도 4에 관한 설명과 중복되는 범위에서 생략된다. 오프셋 제어부(540)에 의해 생성된 오프셋 신호(OFS_SIG)는 기준 신호 생성부(520)로 제공될 수 있다. 기준 신호 생성부(520)는 오프셋 신호(OFS_SIG)에 기초하여 조절된 레벨을 갖는 기준 신호(REF_SIG)를 생성할 수 있다.
타이밍 컨트롤러(545)는 디스플레이 패널(555)에 표시될 비디오 출력 신호(V_OUT)를 제공받을 수 있다. 타이밍 컨트롤러(545)는 비디오 출력 신호(V_OUT)를 드라이버(550)로 분배함으로써 비디오 출력 신호(V_OUT)의 출력을 제어할 수 있다. 특히, 타이밍 컨트롤러(545)는 디스플레이 패널(555)의 크기가 큰 경우 비디오 출력 신호(V_OUT)의 출력에 시간 차가 생기는 것을 방지하기 위해 사용될 수 있다.
드라이버(550)는 비디오 출력 신호(V_OUT) 및 비디오 출력 신호(V_OUT)가 디스플레이 패널(555)에 표시될 위치에 대응되는 신호(HSYNC, VSYNC)를 제공받을 수 있다. 드라이버(550)는 제공받은 신호(V_OUT, HSYNC, VSYNC)에 따라 디스플레이 패널(555)을 구동할 수 있다.
디스플레이 패널(555)은 드라이버(550)로부터 제공받은 구동 신호에 기초하여 비디오 출력 신호(V_OUT)를 표시할 수 있다. 디스플레이 패널(555)은 LCD(Liquid Crystal Display)와 같은 투과형 디스플레이 장치로 구성될 수 있다. 그러나 이는 예시적인 것으로서, 디스플레이 패널(555)은 OLED(Organic Light Emitting Diode), PDP(Plasma Display Panel)와 같은 발광형 디스플레이 장치로 구성될 수도 있다. 비디오 출력 시스템(500)의 활용 형태에 따라, 디스플레이 패널(555)은 EPD(ElectroPhoretic Display), EWD(Electro-Wetting Display), PCD(Photonic Crystal Display), MEMS(Micro Electro-Mechanical System) 등의 반사형 디스플레이 장치로 구성될 수도 있을 것이다.
이상에서 본 발명에 대한 실시 예를 중심으로 본 발명이 설명되었다. 다만 본 발명이 속하는 기술 분야의 특성상, 본 발명이 이루고자 하는 목적은 본 발명의 요지를 포함하면서도 위 실시 예들과 다른 형태로 달성될 수 있다. 따라서 위 실시 예들은 한정적인 것이 아니라 설명적인 측면에서 이해되어야 한다. 즉, 본 발명의 요지를 포함하면서 본 발명과 같은 목적을 달성할 수 있는 기술 사상은 본 발명의 기술 사상에 포함되는 것으로 해석되어야 한다.
따라서 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 수정 또는 변형된 기술 사상은 본 발명이 청구하는 보호 범위에 포함되는 것이다. 또한 본 발명의 보호 범위는 위 실시 예들로 한정되는 것이 아니다.
100, 200, 300, 400 : 비디오 신호 처리 장치
110, 210, 310, 410 : 신호 변환부
120, 220, 320, 420 : 기준 신호 생성부
230, 330, 430 : 오프셋 제어부
500 : 비디오 출력 시스템 510 : 패드
515 : 멀티플렉서 520 : 기준 신호 생성부
525 : 버퍼 530 : 아날로그-디지털 변환 회로
535 : 오프셋/게인 조절 회로 540 : 오프셋 제어부
545 : 타이밍 컨트롤러 550 : 드라이버
555 : 패널

Claims (10)

  1. 비디오 입력 신호 및 기준 신호에 기초하여 비디오 출력 신호를 생성하는 신호 변환부; 및
    상기 비디오 입력 신호의 레벨이 변동되는 경우 상기 비디오 입력 신호의 레벨 변동량에 부합하도록 조절된 레벨을 갖는 상기 기준 신호를 생성하는 기준 신호 생성부를 포함하는 비디오 신호 처리 장치.
  2. 제 1 항에 있어서,
    상기 비디오 출력 신호 중 관측 신호 및 상기 관측 신호가 출력되는 위치에 대응되는 신호에 기초하여 상기 관측 신호가 출력되는 위치로 제공된 상기 비디오 입력 신호의 레벨 변동 여부를 판단하고, 상기 비디오 입력 신호의 레벨이 변동된 경우 오프셋 신호를 생성하는 오프셋 제어부를 더 포함하는 비디오 신호 처리 장치.
  3. 제 2 항에 있어서,
    상기 신호 변환부는 상기 비디오 입력 신호 중 백 포치(Back Porch) 구간의 신호에 기초하여 상기 관측 신호를 생성하는 비디오 신호 처리 장치.
  4. 제 2 항에 있어서,
    상기 오프셋 제어부는 상기 비디오 출력 신호를 클록 신호에 따라 소정의 시간 동안 샘플링하여 상기 비디오 입력 신호의 레벨 변동 여부를 판단하는 비디오 신호 처리 장치.
  5. 제 2 항에 있어서,
    상기 오프셋 제어부는 상기 관측 신호의 코드 값 변동 여부에 기초하여 상기 비디오 입력 신호의 레벨 변동 여부를 판단하는 비디오 신호 처리 장치.
  6. 제 5 항에 있어서,
    상기 오프셋 제어부는:
    상기 관측 신호의 코드 값이 증가한 경우 상기 비디오 입력 신호의 레벨이 증가한 것으로 판단하고,
    상기 관측 신호의 코드 값이 감소한 경우 상기 비디오 입력 신호의 레벨이 감소한 것으로 판단하는 비디오 신호 처리 장치.
  7. 제 6 항에 있어서,
    상기 오프셋 신호는 상기 관측 신호의 코드 값과 상기 비디오 입력 신호의 레벨 중 적어도 하나가 증가했는지 또는 감소했는지 여부에 대응되는 정보 및 상기 관측 신호의 코드 값의 증가량 또는 감소량에 대응되는 정보를 포함하여 생성되는 비디오 신호 처리 장치.
  8. 제 7 항에 있어서,
    상기 기준 신호 생성부는 상기 오프셋 신호에 기초하여 조절된 레벨을 갖는 상기 기준 신호를 생성하는 비디오 신호 처리 장치.
  9. 제 8 항에 있어서,
    상기 기준 신호 생성부는:
    상기 비디오 입력 신호의 레벨이 증가한 경우 상기 관측 신호의 코드 값의 증가량에 대응되는 값만큼 증가된 레벨을 갖는 상기 기준 신호를 생성하고,
    상기 비디오 입력 신호의 레벨이 감소한 경우 상기 관측 신호의 코드 값의 감소량에 대응되는 값만큼 감소된 레벨을 갖는 상기 기준 신호를 생성하는 비디오 신호 처리 장치.
  10. 비디오 입력 신호 및 기준 신호에 기초하여 제 1 비디오 출력 신호를 생성하는 단계;
    상기 제 1 비디오 출력 신호 중 관측 신호에 기초하여 상기 비디오 입력 신호의 레벨 변동 여부를 판단하는 단계;
    상기 비디오 입력 신호의 레벨이 변동된 경우 상기 비디오 입력 신호의 레벨 변동량에 부합하도록 조절된 레벨을 갖는 기준 신호를 생성하는 단계; 및
    상기 비디오 입력 신호 및 상기 조절된 레벨을 갖는 기준 신호에 기초하여 제 2 비디오 출력 신호를 생성하는 단계를 포함하는 비디오 신호 처리 방법.
KR20130105008A 2013-09-02 2013-09-02 비디오 신호 처리 장치 및 비디오 신호 처리 방법 KR20150026321A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130105008A KR20150026321A (ko) 2013-09-02 2013-09-02 비디오 신호 처리 장치 및 비디오 신호 처리 방법
US14/251,927 US20150062435A1 (en) 2013-09-02 2014-04-14 Video signal processing device and video signal processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130105008A KR20150026321A (ko) 2013-09-02 2013-09-02 비디오 신호 처리 장치 및 비디오 신호 처리 방법

Publications (1)

Publication Number Publication Date
KR20150026321A true KR20150026321A (ko) 2015-03-11

Family

ID=52582733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130105008A KR20150026321A (ko) 2013-09-02 2013-09-02 비디오 신호 처리 장치 및 비디오 신호 처리 방법

Country Status (2)

Country Link
US (1) US20150062435A1 (ko)
KR (1) KR20150026321A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6365719A (ja) * 1986-09-05 1988-03-24 Nec Corp 映像信号処理装置
JPH0830249A (ja) * 1994-07-11 1996-02-02 Rohm Co Ltd 高速画像濃度変換装置
JP3277984B2 (ja) * 1997-03-31 2002-04-22 日本電気株式会社 映像信号処理装置
US7777660B2 (en) * 2008-09-09 2010-08-17 Mediatek Inc. Multi-channel sampling system and method

Also Published As

Publication number Publication date
US20150062435A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
KR101329706B1 (ko) 액정표시장치 및 이의 구동방법
JP2017011339A (ja) 光電変換素子、画像読取装置及び画像形成装置
US9560302B2 (en) Imaging apparatus having comparator configured to compare pixel signal with reference signal that changes with time
US10540924B2 (en) Source driver
KR20120002274A (ko) 램프 신호 발생기 및 이미지 센서
CN100384213C (zh) 影像信号的同步信号的动态调整方法及装置
TW202046284A (zh) 用於伽瑪電壓產生器的驅動電路及其伽瑪電壓產生器
US20130307634A1 (en) Pulse width modulation circuit and pulse width modulation signal generating method having two fresh rates
US20110298955A1 (en) Clock multiplying circuit, solid-state imaging device, and phase-shift circuit
US20110169801A1 (en) Driving apparatus of display
EP3905232A1 (en) Data driver, display apparatus including the same
US20190130813A1 (en) Electronic device for driving display panel and operation method thereof
US10937360B2 (en) Source driver for display apparatus
CN210325164U (zh) 一种逻辑电压补偿电路和显示模组驱动系统
KR20150026321A (ko) 비디오 신호 처리 장치 및 비디오 신호 처리 방법
US20050151713A1 (en) Video muting device for digital video signal and muting method therefor
TWI436320B (zh) 源極驅動器
CN113108905A (zh) 光学传感器
JP2021110659A (ja) 光学センサ
JP2007266872A (ja) 多重化処理システム
US7209062B1 (en) Apparatus and method for gain adjustment for analog YPbPr signals
JP7445436B2 (ja) 光学センサ
US20240135859A1 (en) Gamma tap voltage generating circuits and display devices including the same
WO2024101138A1 (ja) 情報処理システム、情報処理装置及び情報処理方法
JP4902009B2 (ja) カメラヘッド分離型カメラ装置およびその制御方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid