JPS58219858A

JPS58219858A - プログラマブル並列デ−タ変換送信方法

Info

Publication number: JPS58219858A
Application number: JP10196682A
Authority: JP
Inventors: Katsuyuki Takagi; 高木　捷行; Toyoji Hayashi; 林　東洋司; Norihiko Hori; 堀　範彦
Original assignee: Tokai Rika Co Ltd
Current assignee: Tokai Rika Co Ltd
Priority date: 1982-06-16
Filing date: 1982-06-16
Publication date: 1983-12-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は入力情報をデユーティ比の変化量として送信す
るプログラマブル並列データ送信方法に関する。

従来、Ｎ個のスイッチ（例示は４個）入力の組合せによ
る２Ｎ通りの入力情報を送信する場合、第１図に示す如
く、シフトレジスタ１を用いて、スイッチＡ、Ｂ、Ｃお
よびＤからの出力をランチし、シリアルに出力していた
。第１図において２は送信データを受信する受信回路で
ある。受信回路２はシフトレジスタ１に、第２図に示す
クロッ−クパルスａおよび第２図に示す入出力切換信号
すを出力し、シフトレジスタｌは入出力切換信号すによ
り受信可能が指示されたとき、クロックパルスａによっ
てスイッチＡ、Ｂ、ＣおよびＤの出力をシリアルに変換
して第２図に示す如くシリアルデータＣとして出力して
いた。

また、シフトレジスタｌを用いずに、非同期レシーバ／
トランスミッタ集積回路（ＵＡＲＴ）も使用されるが、
動作原理は第１ＷＪに示したシフトレジスタ１を用いた
場合と類（以している。

しかし、上記した如き従来の方法によるときは、送信側
と受信側との間でクロックパルスおよび入出力切換信号
が必要なため、相互間を１本の導体のみで接続してデー
タの送信をすることはできない欠点があった。

またノイズの影響を避けるために複数回の入力を必要と
し受信側回路を複雑にする欠点があった。

本発明は上記にかんがみなされたもので、完全なシング
ルラインでデータの伝送を可能とし、かつ、受信側で何
度でも受信信号を検索することができるプログラマブル
並列データ変換送信方法を提供することを目的とするも
のである。

本発明によれば多くの識別したいデジタルの入力情報を
、別の離れた回路群に送信することを必要とするシステ
ムに適用して、１本の導体で入力情報を送信することが
できる。

本発明はＮ個のスイッチ入力の組合せによる２１通りの
入力情報を、発振周波数のデユーティ比を変化させて２
Ｎ通りの発振に変換し、デジタル量として１本の導体で
受信回路へ送信することを特徴とするものである。

以下、本発明を実施例により説明する。

第３図は本発明方法を通用した一実施例のブロック図で
ある。

３は送りたい入力情報を設定するスイッチ群である６本
実施例では４個のスイッチＡ、Ｂ、ＣおよびＤとした場
合を例に説明する。

４はプログラマブルＲＯＭであり、５はクロックパルス
発振器であり、クロックパルス発振器５の出力はバイナ
リカウンタ６で軒数する。プログラマブルＲＯＭ　４は
８ビツトのアドレスを有し、スイッチへの出力はアドレ
ス端子Ａ４に、スイッチＢ、Ｃ，Ｄの出力はそれぞれア
ドレス端子Ａ５ｙＡ＠　ｓＡｔに、各別に供給し、バイ
ナリカウンタ６の出力はその上位ビットから順次アドレ
ス端子Ａｓ　　、Ａｓ　　、Ａｔ　　、Ａｏに各別に供
給しである。

また、ＲＯＭ４の出力は受信回路７へ１本の導線を介し
て出力する。

プログラマブルＲＯＭ４にはアドレス端子Ａ７〜Ａｏに
よる番地指定に対する出力Ｏｏは別表に示す如く記憶さ
せである。すなわちプログラマブルＲＯＭ４のアドレス
はスイッチ３の出力とバイナリカウンタ６の出力０〜Ｆ
Ｆ　（Ｈ）（Ｈは１６進を示す）に対応して見掛は１区
切ってモードＭｌ、・・・１Ｍ１６とし、各モードＭは
スイッチ３の出力に対応させて、すなわちアドレスの上
位ビットＡ７〜Ａ４が０　（Ｈ）〜Ｆ　（Ｈ）に対して
それぞれ出力を各モードのアドレスの上位側からみて１
（Ｈ）　３　（Ｈ）　７　（Ｈ）　Ｆ　（Ｈ）　　、　
Ｉ　Ｆ　（Ｈ）　３Ｆ　（Ｈ）、７Ｆ　（Ｈ）ＦＦ　（
Ｈ）、ＩＦＦ　（Ｈ）、　３ＦＦ　（Ｈ）　７ＦＦ　（
旧・・・・・・、７ＦＦＦ（Ｈ）、ＦＦＦＦ（Ｈ）が、
スイ・ノチ３の設定値に対してカウンタ６の出力のイン
クリメント毎にシリアルに出力するように、出力データ
が記憶させである。

いま、スイッチ３の総てをオフにしたときは、アドレス
端子Ａ７〜Ａ４は全て０″でありモードＭ１が選択され
た状態である。このときクロ・ツクパルス発振器５より
供給されるクロックツずルスをアップカウントする。カ
ウンタ６の出力は００００．０００１，００１０．・・
・・・・１１１１，００ｏｏ、ｏｏｏｉ、・・・・・・
とクロックパルス発振器５のクロックパルス出力毎に順
次カウントを進める。

そこでＲＯＭ４はモードＭ１で作動し、アドレス端子Ａ
３〜ＡＯが００００のとき“１”が出力され、０００１
〜１１１１のときは６０″が出力される。この状態は第
４図のｂに示す如くである。

第４図のａはクロックパルス発振器５の出力／＜７レス
を示している。すなわちモードＭＳではクロ・ツクパル
ス１パルス分が出力され、１５／＜７レス分１０″が出
力される送信出力をクロックツ＜）レス毎に出力され、
これが繰返される。このときのデユーティ比は１／１６
である。

スイッチＡのみをオン状態にしたとき番ヨ、アドレス端
子Ａ７〜Ａ４は０００１となり、モードＭ２が選択され
る。アドレス端子Ａ３〜Ａｏ＆よりロックパルス発振Ｉ
５の出力パルス毎に順次インクリメントされて、Ａ３〜
Ａｎがｏｏｏｏ、ｏｏ。

１のとき“１”が００１θ〜１１１１まで番よ“０”が
出力される。この状態は第４図のＣに示す如くである。

すなわちモードＭ２ではクロックツ々ルス２パルス分が
出力され、１４ノ々ルス分、′０″力＜出力され、これ
が繰返される。このときのデユーティ比は１／８である
。

また、スイッチＢをオンのときは同様に第４図のｄに示
す如く出力００が出力される。このときのデユーティ比
は３／１６である。

以下、同様にスイッチＡ−Ｄのオンの組合せによりｏｏ
ｏｏ、〜１１１１．の１６通りのモードＭｓ、・・・、
Ｍｉｓが選択されて、これにより“１”が出力される期
間は変化し、デユーティ比が変化する。たとえばスイッ
チＡ　、　Ｂ　、　＋ＪよびＤがオン状態のときはアド
レス端子Ａ７〜Ａ４は１１１１となり、モードＭ１．が
選択されて、第４図のｅの如くデユーティ比ｌの出力０
０が出力される。

以上の如くスイッチ３のオンの組合せにより、ＲＯＭ４
からの出力のデユーティ比を可変することができ、送信
信号をＲＯＭ４へ与えた入力情報に対して作り出し、送
信することができる。

以上説明した如く本発明によれば、従来の方法に比較し
、同期クロックパルスおよび入出力切換信号などを必要
とせず、受信回路との間でのコントロール信号ラインを
必要とせず、完全な１本の導体を介して送信データを伝
送でき、信号ラインは減少する。

また、バイナリカウンタの出力ビツト数を増加させ、入
力ライン群を増設することにより、送信モード数を増加
させることができる。

また、常時送信データが出力されており、いつでも、か
つまた何度でも受信側で検索することが可能である。

また、各入力情報に対して送信信号のデユーティ比はＲ
ＯＭのプログラムを書き改めるのみで対応できる。

別　表　（ＲＯＭのプログラマブルの例）

【図面の簡単な説明】

第１図は従来の並列データ変換送信方法の説明に供する
ブロック図、第２図は第１図に示す従来例の作用の説明
に供するタイミング図、第３図は本発明方法を通用した
一実施例のブロック図、第４図は第３図に示した本発明
の一実施例の作用の説明に供するタイミング図である。３・・・スイッチ群、４・・・ＲＯＭ、５・・・クロッ
クパルス発振器、６・・・バイナリカウンタ、７・・・
受信回路。特許出願人　　株式会社東海理化電機製作所づしり　（
１１１１ψ）

Claims

【特許請求の範囲】

Ｎ個のスイッチ入力の組合せによる２Ｎ通りの人力情報
を、発振周波数のデユーティ比を変化させて２Ｎ通りの
発振に変換しデジタル量として、１本の導体を介して受
信回路に送信することを特徴とするプログラマブル並列
データ変換送信方法。