JP2002111752A - Hart復調回路 - Google Patents
Hart復調回路Info
- Publication number
- JP2002111752A JP2002111752A JP2000299857A JP2000299857A JP2002111752A JP 2002111752 A JP2002111752 A JP 2002111752A JP 2000299857 A JP2000299857 A JP 2000299857A JP 2000299857 A JP2000299857 A JP 2000299857A JP 2002111752 A JP2002111752 A JP 2002111752A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission signal
- pulse
- logical level
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
の論理レベルの変化点までの遅延を一定にし、ジッタを
無くすことができるHART復調部を提供する。 【解決手段】 この発明のHART復調部50において
は、受信した論理レベル0,1を表す1200Hz,2200Hzの
パルス信号に関し、パルス幅計数カウンタ51がパルス
幅を計数し、そのカウント値から判定回路52がパルス
信号の0,1を判定する。復調信号生成回路54は、復
調中の論理レベルと判定回路の論理レベルとが異なる
と、送信信号の論理レベルに変化があったと検出し、そ
の検出のパルス幅のカウント値をカウンタ53にロード
させ、そのカウント値を、変化0→1の場合にはカウン
トダウン、変化1→0の場合にはカウントアップし、そ
れぞれの設定カウント値に到達したとき、復調信号の論
理レベルを変化させることにより、復調信号の変化点
を、送信信号の変化点から一定としてジッタを無くす。
Description
y Addressable Remote Transducer)変復調方式に関
し、特に、HART変調方式によってデジタル送信信号
を伝送するために、第1の論理レベルを表す第1の周波
数の第1のパルス信号と、デジタル送信信号の第2の論
理レベルを表すための第2の周波数の第2のパルス信号
とでデジタル送信信号の論理レベルを変換した伝送信号
を受信し、伝送信号からもとのデジタル送信信号を復調
するHART復調回路に関する。
いた従来の送受信システムの構成を示すブロック図、図
8(b)は、図8(a)の各部の出力を示す波形図、図
9は、図8(a)のHART変調部の回路構成を示すブ
ロック図である。図8の送受信システム100におい
て、送信側は、論理レベル“0”または“1”からなる
送信信号SSを生成するUART送信部110と、UA
RT送信部110からの論理レベル“0”または“1”
をそれぞれ周波数1200Hzまたは2200Hzのク
ロック信号MSに変換するHART変調部120と、H
ART変調部120が変換した周波数1200Hzまた
は2200Hzのクロック信号を周波数1200Hzま
たは2200Hzのアナログ波形に変換して伝送路に送
り出すアナログ波形送信回路130とから構成されてい
る。
形を受信し、周波数1200Hzまたは2200Hzの
クロック信号に変換するアナログ波形受信回路140
と、アナログ波形受信回路140が出力した周波数12
00Hzまたは2200Hzのクロック信号を論理レベ
ル“0”または“1”からなる受信信号DSに変換する
HART復調部150と、HART復調部150からの
受信信号DSを受け取り、後続の処理を行うUART受
信部160とから構成されている。この送受信システム
100において、HART変調部120は、図9によっ
て示されるように、クロック発振器121,122と、
切替器123と、70進カウンタ124とから構成され
ている。クロック発振器121,122は、それぞれ1
200×70Hzのクロック、2200×70Hzのク
ロックを発振している。
ル“0”を指示しているときは、クロック発振器121
の1200×70Hzのクロックを選択し、送信信号S
Sが論理レベル“1”を指示しているときは、クロック
発振器122の2200×70Hzのクロックを選択し
て出力する。70進カウンタ124は、0〜69までを
繰り返しカウントするカウンタであって、切替器123
の出力をカウントし、カウント値が0〜34の場合、出
力を論理レベル“0”とし、カウント値が35〜69の
場合、出力を論理レベル“1”とする。したがって、7
0進カウンタ124は、切替器123の出力の周波数を
1/70にしているので、送信信号SSが論理レベル
“0”のとき、1200Hzのクロックを出力し、送信
信号SSが論理レベル“1”のとき、2200Hzのク
ロックを出力することとなる。
ステム100では、送信信号SSが論理レベル“0”か
ら“1”(または、論理レベル“1”から“0”)に変
化した時点において、HART変調部120は、例え
ば、図10に示すような動作をする。すなわち、カウン
ト値“66”までは1200×70Hzでカウントし、
カウント値“67”以降は2200×70Hzでカウン
トしている。したがって、論理レベル切り替え時点で生
成されるパルス(変調信号MS)の幅は、1200Hz
と2200Hzのパルスの幅の中間のものとなってしま
う。
間軸を縮めて図示すると、図11のようになる。この場
合、図11において示された各記号A,B,Cで表され
る各部分の時間長は下記の式
は1200Hzのパルスの立ち下がりから送信信号の論
理が変化するまでの時間、Bは送信信号の論理が変化し
てから2200Hzのパルスの立ち上がりまでの時間、
Cは1200Hzのパルスの立ち下がりから2200H
zのパルスの立ち上がりまでの時間、αは送信信号SS
が論理レベル“0”のときに70進カウンタ124がカ
ウントしたカウント値である。
T変調部120において、送信信号の論理レベルの切り
替え時点で生成されるパルス(変調信号MS)の幅は、
1200Hzと2200Hzのパルスの幅の中間のもの
となってしまい、これらの論理レベルの変化点でのカウ
ント値が変化すれば、変化点でのパルス幅も変化するこ
ととなる。従って、パルス幅の変化を閾値によって判定
することで、送信信号の論理レベルの切り替わりを検出
しようとする場合、このカウント値を復調側で考慮しな
ければジッタが生じることとなるが、従来、このような
対策は施されておらず、よって、従来の技術ではジッタ
が生じて、精度の良い復調が行えないという問題点があ
る。
れたものであって、送信信号の論理レベルの変化点に対
する復調信号の論理レベルの変化点までの遅延時間を一
定にすることができてジッタを無くすることができるH
ART復調回路を提供することを目的とする。
ために、この発明は、HART変調方式によってデジタ
ル送信信号を伝送するために、第1の論理レベルを表す
第1の周波数の第1のパルス信号と、デジタル送信信号
の第2の論理レベルを表す第2の周波数の第2のパルス
信号とでデジタル送信信号の論理レベルを変換して送ら
れる伝送信号を受信し、伝送信号からもとのデジタル送
信信号を復調するHART復調回路において、伝送信号
を構成する第1,第2のパルス信号のパルス幅を計数す
るパルス幅計数カウンタと、パルス幅計数カウンタが計
数するカウント値から、計数したパルス幅をもつパルス
信号が第1,第2の論理レベルのいずれに属しているか
を判定する判定回路と、復調している伝送信号の論理レ
ベルと判定回路が判定した論理レベルとが異なったとき
に、送られるデジタル送信信号に論理レベルの変化があ
ったものと判定し、そのデジタル送信信号の論理レベル
の変化点から予め決められた遅延時間の後に復調信号の
論理レベルの変化点を設定する復調信号変化点設定手段
とを有する。
ルを表す第1の周波数の第1のパルス信号と、デジタル
送信信号の第2の論理レベルを表すための第2の周波数
の第2のパルス信号とでデジタル送信信号の論理レベル
を変換した伝送信号を受信し、パルス幅計数カウンタが
第1,第2のパルス信号のパルス幅を計数し、その計数
したカウント値に基づいて、判定回路がパルス幅計数カ
ウンタが計数したパルス幅のパルス信号が第1,第2の
論理レベルのいずれに属しているかを判定する。そし
て、復調信号変化点設定手段は、復調中の論理レベルと
判定回路が判定した論理レベルとが異なると、第1,第
2のパルス信号の切り替え、すなわち、デジタル送信信
号の論理レベルの切り替えがあったことを検出し、デジ
タル送信信号の論理レベルの変化点から予め決められた
遅延後に復調信号の論理レベルの変化点を設定するの
で、復調信号の論理レベルの変化点は、デジタル送信信
号の論理レベルの変化点から一定となり、ジッタの少な
い正確な復調信号を得ることができる。
ス幅計数カウンタ51が0,1を表す1200Hz,2
200Hzのパルス信号のパルス幅を計数し、その計数
したカウント値に基づいて、判定回路52がパルス幅計
数カウンタ51が計数したパルス幅のパルス信号が0,
1の論理レベルのいずれに属しているかを判定する。復
調信号変化点設定手段は、変化点設定用カウンタ53と
復調信号生成回路54とから構成され、復調信号生成回
路54は、復調中の論理レベルと判定回路52が判定し
た論理レベルとが異なると、パルス信号の切り替え、す
なわち、送信信号SSの論理レベルの切り替えがあった
ことを検出し、その検出のパルス幅のカウント値を変化
点設定用カウンタ53にロードさせ、そのカウント値
を、変化0→1の場合にはカウントダウン、変化1→0
の場合にはカウントアップし、それぞれの設定カウント
値に到達したとき、復調信号の論理レベルを変化させる
ことにより、復調信号の変化点を、送信信号の変化点か
ら一定としてジッタを無くしている。
いて添付図面に基づいて説明する。図1(a)は、この
発明のHART復調回路をHART復調部として用いて
いるHART変復調方式の送受信システムの構成を示す
ブロック図、図1(b)は、図1(a)の各部の出力を
示す波形図、図2は図1(a)で示されたこの発明のH
ART復調部の実施の形態の構成を示すブロック図、図
3は図2のHART復調部の動作を説明するためのタイ
ムチャート、図4は図2のHART復調部が論理レベル
0から1への変化を検出した場合に、復調信号の変化点
を設定すべく、カウンタを作動させる内容をしめすタイ
ムチャート、図5は図2のHART復調部が論理レベル
1から0への変化を検出した場合に、復調信号の変化点
を設定すべく、カウンタを作動させる内容をしめすタイ
ムチャートである。
おいて、送信側は、論理レベル“0”または“1”から
なる送信信号SSを生成するUART送信部10と、U
ART送信部10からの論理レベル“0”または“1”
をそれぞれ周波数1200Hzまたは2200Hzのク
ロック信号に変換するHART変調部20と、HART
変調部20が変換した周波数1200Hzまたは220
0Hzのクロック信号を周波数1200Hzまたは22
00Hzのアナログ波形に変換して伝送路に送り出すア
ナログ波形送信回路30とから構成されている。
形を受信し、周波数1200Hzまたは2200Hzの
クロック信号に変換するアナログ波形受信回路40と、
アナログ波形受信回路40が出力した周波数1200H
zまたは2200Hzのクロック信号を論理レベル
“0”または“1”からなる復調信号CS、すなわち、
送信信号SSの変化点から復調信号CSの変換点までの
時間がほぼ一定になるよう制御された復調信号CSに変
換するHART復調部50と、HART復調部50から
の受信信号CSを受け取り、後続の処理を行うUART
受信部60とから構成されている。この送受信システム
1において、HART変調部20は、図9に示したもの
と同じであり、ここでの説明を省略する。したがって、
この送受信システム1は、HART復調部50を除け
ば、図8に示した送受信システムと実質的に同じであ
る。
数カウンタ51と、判定回路52と、変化点設定用カウ
ンタ53と、復調信号生成回路54とから構成され、入
力される変調信号MSから復調信号CSを生成する。パ
ルス幅計数カウンタ51は、アナログ波形受信回路40
によって復元された変調信号MSのパルス幅を基準クロ
ックの5倍周期でカウントし、変調信号の論理レベルの
変化後(0→1、または、1→0)に0にクリアされ
る。判定回路52は、パルス幅計数カウンタでカウント
した変調信号のパルス幅から、送信信号が“1”である
か“0”であるかを判定する。この場合、変調信号の変
化時のカウンタ値×基準クロックの5倍周期の値が12
00Hzの周期の6/17(後述)以上であれば、送信
信号は“0”であると判定し、変調信号の変化時のカウ
ンタ値×基準クロックの5倍周期の値が1200Hzの
周期の6/17以下であれば、送信信号は“1”である
と判定する。すなわち、基準値より幅の広いパルスは
“0”を示すパルスと判定し、基準値より幅の狭いパル
スは“1を示すパルスと判定する。なお、基準クロック
は1200×70、及び2200×70Hzの周波数を
作りうる基準クロックである。
変化した場合(復調信号と判定値とが不一致になった場
合)、変調信号の変化時にパルス幅計数カウンタのカウ
ント値をロードし、ロード後、判定値により以下のよう
なカウントを行う。すなわち、(a1)判定値=1の場
合には、基準クロックの6倍周期でダウンカウントし、
(b1)判定値=0の場合には、基準クロックの11倍
周期でアップカウントする。また、復調信号生成回路5
4は、判定値と変化点設定用カウンタ53のカウント値
から復調信号を生成する。この場合、判定値と復調信号
とが不一致になった場合、判定値により以下のような動
作を行う。
は、上述の変化点設定用カウンタ53のカウント値が、
〔77/(1200×70×11)−時間(E/6)〕
を基準クロック周期で割った値以下となったときに復調
信号を“1”に変化させ、(b2)判定値=0の場合に
は、変化点設定用カウンタ53のカウント値が、〔42
/(1200×70×11)+時間(E/11)〕を基
準クロック周期で割った値以上になったときに復調信号
を“0”に変化させる。これらの場合、時間Eは、送信
信号の変化点から復調信号を変化させる間での遅延時間
である。このとき、時間E/6=77/(1200×7
0×11)と設定すると、上述の(a)判定値=1の場
合には、カウント値≦0を判定すればよいために回路構
成が簡単になる。
1のHART復調部50の動作原理について説明する。
このHART復調部50において、送信信号SSの論理
レベルが“0”から“1”に変化する変化点における変
調信号の変化および復調信号の論理レベルの変化を同時
に図示すると、図3のようになる。したがって、送信信
号が論理レベル“0”のときに70進カウンタがカウン
トしたカウント値をαとして、下式が成立する。
するために、 s=1/(1200×70×11)=1/(2200×
70×6) とすると、 A=α×11s・・・・・・・・(5) B=(35−α)×6s・・・・(6) が成立する。そこで、これらを式(3)に代入すると、 C=A+B =(α×11s)+((35−α)×6s) =5αs+35×6s したがって、 5αs=C−35×6s α=(C/5s)−42 ・・・(7) が成立する。
すると、 E=D+B =D+(35−α)×6s =D+(35−((C/5s)−42))×6s =D−(6C/5)+(77×6s) となる。そこで、両辺を6で割って更に変形すると、下
記の式 (E/6)−77s=(D/6)−(C/5) 77s−(E/6)=(C/5)−(D/6)・・・・(8) が成立する。
なことがわかる。すなわち、 (a)上述の式(8)のもととなる式(4)は、変化点
から一定時間(E)を経過したときに満足される。その
ため、式(8)が満足した状態になったときが、変化点
から一定時間(E)を経過したことを意味する。 (b)(C/5)は、パルス幅C時間を基準クロックの
5倍周期のクロックでカウントした数と同等である。 (c)(D/6)は、時間Dを基準クロックの6倍周期
のクロックでカウントした数と同等である。 (d)(E/6)は、時間Eを基準クロックの6倍周期
で割った値と同等である。 (e)77sは定数である。
に動作する(図4参照のこと)回路で復調回路を構成す
ることができる。 (f)パルス幅C時間を基準クロックの5倍周期のクロ
ックでアップカウントする。・・・(C/5) (g)続けて、基準クロックの6倍周期のクロックでダ
ウンカウントする。・・・・(C/5)−(D/6) (h)カウント数が、〔(77sを基準クロック周期で
割った値)−(時間Eを基準クロックの6倍周期で割っ
た値)〕と等しいとき、式(8)を満足する。・・・・
・77s−(E/6)=(C/5)−(D/6) そして、このとき復調信号を論理レベル“0”から
“1”に変化させることによって、送信信号の変化点か
ら一定の遅延後に論理レベルが変化するという復調信号
変化点PP(図4)を有する復調信号CSを生成するこ
とができる。
理について、送信信号SSの論理レベルが“1”から
“0”に変化する変化点における変調信号の変化につい
て説明する。この変化を図示すると、図5のようにな
る。したがって、送信信号が論理レベル“1”のときに
70進カウンタがカウントしたカウント値をβとして、
下式が成立する。
するために、 s=1/(1200×70×11)=1/(2200×
70×6) とすると、 A=β×6s・・・・・・・・・・(15) B=(35−β)×11s・・・・(16) が成立する。そこで、これらを式(13)に代入する
と、C=A+B =(β×6s)+((35−β)×11s) =−5βs+35×11s したがって、 5βs=−C+35×11s β=−(C/5s)+77 ・・・(17) が成立する。
に代入すると、 E=D+B =D+(35−β)×11s =D+(35−(−(C/5s)+77))×11s =D+(11C/5)−(42×11s) となる。そこで、両辺を6で割って更に変形すると、下
記の式 (E/11)+42s=(D/11)+(C/5)・・・・(18) が成立する。
うなことがわかる。すなわち、 (i)上述の式(18)のもととなる式(14)は、変
化点から一定時間(E)を経過したときに満足される。
そのため、式(18)が満足した状態になったときが、
変化点から一定時間(E)を経過したことを意味する。 (j)(C/5)は、パルス幅C時間を基準クロックの
5倍周期のクロックでカウントした数と同等である。 (k)(D/11)は、時間Dを基準クロックの11倍
周期のクロックでカウントした数と同等である。 (l)(E/11)は、時間Eを基準クロックの11倍
周期で割った値と同等である。 (m)42sは定数である。
に動作する(図5参照のこと)復調回路を構成すること
ができる。 (n)パルス幅C時間を基準クロックの5倍周期のクロ
ックでアップカウントする。・・・(C/5) (o)続けて、基準クロックの11倍周期のクロックで
アップカウントする。・・・(D/11)+(C/5) (p)カウント数が、(時間Eを基準クロックの11倍
周期で割った値)+(42sを基準クロック周期で割っ
た値)と等しいとき、式(18)を満足する。・・・
(E/11)+42s=(D/11)+(C/5)、こ
のとき、復調信号を論理レベル“1”から“0”に変化
させることによって、送信信号の変化点から一定の遅延
の後に論理レベルが変化するという復調信号変化点QQ
(図5)を有する復調信号CSを生成することができ
る。
信信号SSの変化点の好ましい検出方法について説明す
る。変調信号のどのパルスで送信信号SSの論理レベル
が変化したかが分かれば上述の式(8)または式(1
8)によって復調信号の変化点をジッタ無しに設定でき
る。しかし、実際には、判定回路52が変調信号のパル
ス幅をある判定値と比較し、論理レベルが変化したこと
を判定しているが、判定値によっては論理レベルの変化
があった場合のパルスでも、まだ論理レベルが変化して
いないと判定される場合があり、そのようなときにはジ
ッタを発生させてしまう。そこで、ジッタが最小となる
判定値の設定について以下に説明する。論理レベルの変
化としては、論理レベル0→1の場合と、論理レベル1
→0の場合とがあるが、先ず、論理レベル0→1の場合
について説明する。
変化点における状態は図6に示されるようになることは
既に説明した。この場合、通常では、パルス幅Cと記さ
れているところが変化点におけるパルス幅である。論理
レベル0→1の場合には、変調信号のパルス幅は、それ
までの長いパルス幅(例えば、パルス幅P)から短いパ
ルス幅(例えば、パルス幅C)に変化する。そこで、パ
ルス幅Cと判定値Hとの比較により、論理レベルの変化
があったか否かを判定する。
化はなかったものと判定し、C<Hならば、論理レベル
0→1の変化があったものと判定するのであるが、設定
値Hの設定によっては、論理レベルの変化(時刻t0)
が生じているにも拘わらず、パルス幅Cが判定値Hより
も大きいと、論理レベルの変化は生じなかったものと判
定されてしまい、ジッタを発生させることとなる。
た方法で判定していたとすると、パルス幅Cにおいて検
出されなかった変化点は、時刻t1における次のパルス
の先頭において検出されることとなる。したがって、こ
のずれ(時刻t0〜t1)がジッタJ(0→1)の大き
さとなり、下記の式が成立する。
とき、ジッタが最大となることが分かる。また、論理レ
ベルの変化が無いと判定されるときの最も小さいCの値
は、 Hであることから、最大のジッタJ(0→1)maxは、下記の式(ただし、s =1/(1200×70×11)=1/(2200×70×6) J(0→1)max=462s−(6H/5)・・・・・(22) で表される。
変化点における状態は図7に示されるようになる。この
場合においても、通常では、パルス幅Cと記されている
ところが変化点におけるパルス幅である。論理レベル1
→0の場合には、変調信号のパルス幅は、それまでの短
いパルス幅(例えば、パルス幅Q)から長いパルス幅
(例えば、パルス幅C)に変化する。そこで、パルス幅
Cと判定値Hとの比較により、論理レベルの変化があっ
たか否かを判定する。
化はなかったものと判定し、C>Hならば、論理レベル
1→0の変化があったものと判定するのであるが、設定
値Hの設定によっては、論理レベルの変化(時刻t0)
が生じているにも拘わらず、パルス幅Cが判定値Hより
も小さいと、論理レベルの変化は生じなかったものと判
定されてしまい、ジッタを発生させることとなる。
た方法で判定していたとすると、パルス幅Cにおいて検
出されなかった変化点は、時刻t1における次のパルス
の先頭において検出されることとなる。したがって、こ
のずれ(時刻t0〜t1)がジッタJ(1→0)の大き
さとなり、下記の式が成立する。
とき、ジッタが最大となることが分かる。また、論理レ
ベルの変化が無いと判定されるときの最も大きいCの値
は、 Hであることから、最大のジッタJ(1→0)maxは、下記の式(ただし、s =1/(1200×70×11)=1/(2200×70×6) J(1→0)max=(11H/5)−462s・・・・・・(32)
すると、判定値Hが小さくなるとJ(0→1)max
は、反比例して大きくなり、判定値Hが大きくなるとJ
(0→1)maxが比例して大きくなることが分かる。
したがって、J(0→1)max=J(1→0)max
を満足したときに、最大ジッタが最小になると言える。
1) H=(6/17)×(1/1200) が成立し、1200Hzの周期の6/17を判定値にす
るのが適当であるのが分かる。
おいて説明したように構成されているので、第1の論理
レベルを表す第1の周波数の第1のパルス信号と、デジ
タル送信信号の第2の論理レベルを表すための第2の周
波数の第2のパルス信号とでデジタル送信信号の論理レ
ベルを変換した伝送信号を受信し、パルス幅計数カウン
タが第1,第2のパルス信号のパルス幅を計数し、その
計数したカウント値に基づいて、判定回路がパルス幅計
数カウンタが計数したパルス幅のパルス信号は、第1,
第2の論理レベルのいずれに属しているかを判定するの
で、復調信号変化点設定手段は、復調中の論理レベルと
判定回路が判定した論理レベルとが異なると、第1,第
2のパルス信号の切り替え、すなわち、デジタル送信信
号の論理レベルの切り替えがあったことを検出し、デジ
タル送信信号の論理レベルの変化点から予め決められた
遅延後に復調信号の論理レベルの変化点を設定するの
で、復調信号の論理レベルの変化点は、デジタル送信信
号の論理レベルの変化点から一定となり、ジッタの少な
い正確な復調信号を得ることができる。
いるHART変復調方式の送受信システムの構成を示す
ブロック図である。(b)は、(a)の各部の出力を示
す波形図である。
部の実施の形態の構成を示すブロック図である。
2のHART復調部の動作を説明するためのタイムチャ
ートである。
の変化を検出した場合に、復調信号の変化点を設定すべ
く、カウンタを作動させる内容をしめすタイムチャート
である。
の変化を検出した場合に、復調信号の変化点を設定すべ
く、カウンタを作動させる内容をしめすタイムチャート
である。
化点付近における図2の判定回路の動作を説明するため
のタイムチャートである。
化点付近における図2の判定回路の動作を説明するため
のタイムチャートである。
ムの従来例の構成を示すブロック図である。(b)は、
(a)の各部の出力を示す波形図である。
を示すブロック図である。
化するときのHART変調部の変調動作を示すタイムチ
ャートである。
て、時間軸を縮小して示したタイムチャートである。
ART変調部、 30アナログ波形送信回路、40 ア
ナログ波形受信回路、50 HART復調部、51 パ
ルス幅計数カウンタ、52 判定回路、53 変化点設
定用カウンタ、54 復調信号生成回路、60 UAR
T受信部、121 1200Hzクロック発振器、12
2 2200Hzクロック発振器、123 切替器、1
2470進カウンタ、SS 送信信号、MS 変調信
号、CS 復調信号、P,Qパルス幅、PP,QQ 復
調信号変化点。
Claims (1)
- 【請求項1】 HART変調方式によってデジタル送信
信号を伝送するために、第1の論理レベルを表す第1の
周波数の第1のパルス信号と、デジタル送信信号の第2
の論理レベルを表す第2の周波数の第2のパルス信号と
でデジタル送信信号の論理レベルを変換して送られる伝
送信号を受信し、伝送信号からもとのデジタル送信信号
を復調するHART復調回路において、 伝送信号を構成する第1,第2のパルス信号のパルス幅
を計数するパルス幅計数カウンタと、 パルス幅計数カウンタが計数するカウント値から、計数
したパルス幅をもつパルス信号が第1,第2の論理レベ
ルのいずれに属しているかを判定する判定回路と、 復調している伝送信号の論理レベルと判定回路が判定し
た論理レベルとが異なったときに、送られるデジタル送
信信号に論理レベルの変化があったものと判定し、その
デジタル送信信号の論理レベルの変化点から予め決めら
れた遅延時間の後に復調信号の論理レベルの変化点を設
定する復調信号変化点設定手段とを有することを特徴と
するHART復調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000299857A JP3936127B2 (ja) | 2000-09-29 | 2000-09-29 | Hart復調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000299857A JP3936127B2 (ja) | 2000-09-29 | 2000-09-29 | Hart復調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002111752A true JP2002111752A (ja) | 2002-04-12 |
JP3936127B2 JP3936127B2 (ja) | 2007-06-27 |
Family
ID=18781609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000299857A Expired - Lifetime JP3936127B2 (ja) | 2000-09-29 | 2000-09-29 | Hart復調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3936127B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100358312C (zh) * | 2002-12-31 | 2007-12-26 | 浙江中控技术股份有限公司 | 基于单片机的调制解调器及其实现hart协议信号传输的方法 |
CN102538904A (zh) * | 2010-12-08 | 2012-07-04 | 上海自动化仪表股份有限公司 | 基于hart通讯的电容式物位变送器及工作方法 |
JP2013196299A (ja) * | 2012-03-19 | 2013-09-30 | Azbil Corp | Hart通信対応機器 |
-
2000
- 2000-09-29 JP JP2000299857A patent/JP3936127B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100358312C (zh) * | 2002-12-31 | 2007-12-26 | 浙江中控技术股份有限公司 | 基于单片机的调制解调器及其实现hart协议信号传输的方法 |
CN102538904A (zh) * | 2010-12-08 | 2012-07-04 | 上海自动化仪表股份有限公司 | 基于hart通讯的电容式物位变送器及工作方法 |
JP2013196299A (ja) * | 2012-03-19 | 2013-09-30 | Azbil Corp | Hart通信対応機器 |
Also Published As
Publication number | Publication date |
---|---|
JP3936127B2 (ja) | 2007-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3783383A (en) | Low disparity bipolar pcm system | |
JPS6340080B2 (ja) | ||
JP2002111752A (ja) | Hart復調回路 | |
KR100210497B1 (ko) | 클럭 발생장치, 데이타송신/수신 장치 및 데이타 송신/수신방법 | |
JP2003134098A (ja) | シリアル受信装置 | |
US4514840A (en) | Data transmission systems for full duplex communication | |
US5778010A (en) | Method and device for correcting packet data error and packet receiver | |
US4361897A (en) | Circuit arrangement for clock pulse recovery at the receiving end of digital clock-controlled data transmission systems | |
US6617917B2 (en) | Caller-ID demodulation apparatus and method using multiple thresholds | |
JPH0846565A (ja) | 簡易型携帯電話装置における移動局同期制御方式 | |
US4290135A (en) | Circuit arrangement for receiving digital intelligence signals in a digital switching center for PCM-time-division multiplex communication networks | |
KR100290133B1 (ko) | 자동 rs232/rs485통신컨버터 | |
JPH02244844A (ja) | 通信ネットワーク局のための送受信同期化装置 | |
US6545617B1 (en) | Asynchronous serial data receiving device and asynchronous serial data transmitting device | |
RU2109406C1 (ru) | Передатчик сигналов типа частотно-временной матрицы | |
JPH0468633A (ja) | 二次データチャネル伝送方式 | |
RU2197061C2 (ru) | Способ передачи информации | |
SU1517135A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU815946A1 (ru) | Устройство дл синхронизациипО циКлАМ | |
SU987842A2 (ru) | Цифровой демодул тор частотно-манипулированных сигналов | |
RU1781833C (ru) | Устройство регистрации телеграфных посылок | |
JPS5813063B2 (ja) | イソウセイゴウカイロ | |
JP3548942B2 (ja) | フレーム同期回路 | |
SU1467782A1 (ru) | Устройство передачи двоичных сигналов | |
JPH11127145A (ja) | フレーム同期システムおよびフレーム同期方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070322 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3936127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |