CN117220695B - 一种数据传输电路及方法 - Google Patents

Abstract

本发明提供一种数据传输电路及方法，信号生成器接收发送端发送的一路或多路包含数据的数据信号，基于时钟信号、数据信号和第一预设规则，生成脉冲信号，将脉冲信号发送给第一信号合成器，第一信号合成器将脉冲信号和时钟信号合成，将合成信号发送给电压比较器，基于合成信号，还原得到数据信号。在本方案中，利用时钟信号和第一预设规则，基于发送端发送的数据信号，生成脉冲信号，再将脉冲信号和时钟信号合成为合成信号发送到接收端，接收端还原后得到发送端发出的数据信号，从而利用脉冲信号和时钟信号传输数据信号，无需增加电路走线或结构，实现了保证数据传输性能同时简化电路走线和结构，以及达到电路直流平衡的目的。

Description

一种数据传输电路及方法

技术领域

本发明涉及电子电路技术领域，具体涉及一种数据传输电路及方法。

背景技术

目前通信系统中数据速率越来越高，数据传输的性能要求也越来越高，为了降低通信电路设计的难度和复杂度，需要在保证数据传输性能的前提下，简化电路结构。

现有技术中，数据传输方式主要有：1、将数据信号和时钟信号分开传输，该方式会增加电路走线。2、将时钟信号内嵌在数据信号中传输，该方式需要在接收端先通过复杂的时钟恢复电路恢复出时钟信号，再解调出数据信号。3、采用下降沿调制等调制方法调制数据信号后传输，该方式需要在接收端采用复杂的时间数字转换器等电路来确保正确解调出数据信号。上述的三种方式都存在增加电路走线或增加电路结构的问题。

因此，如何保证数据传输性能同时简化电路走线和结构，并且还需保证电路直流平衡，是目前急需解决的问题。

发明内容

有鉴于此，本发明实施例提供一种数据传输电路及方法，以实现保证数据传输性能同时简化电路走线和结构的目的。

为实现上述目的，本发明实施例提供如下技术方案：

本发明实施例第一方面公开了一种数据传输电路，所述电路包括：信号生成器、第一信号合成器和电压比较器；

所述信号生成器的输出端连接所述第一信号合成器的输入端；

所述第一信号合成器的输出端连接所述电压比较器的输入端；

所述信号生成器和所述第一信号合成器的时钟端分别接收外部输入的时钟信号；

所述信号生成器，用于接收所述发送端发送的一路或多路包含数据的数据信号，基于所述时钟信号、所述数据信号和第一预设规则，生成脉冲信号，将所述脉冲信号发送给所述第一信号合成器；

所述第一信号合成器，用于将所述脉冲信号和所述时钟信号合成，得到合成信号，将所述合成信号发送给所述电压比较器；

所述电压比较器，用于基于所述合成信号，还原得到所述数据信号。

优选的，所述信号生成器包括：第一信号单元、第二信号单元和第二信号合成器；

所述第一信号单元和所述第二信号单元的时钟端分别接收外部输入的时钟信号；

所述第一信号单元和所述第二信号单元的输出端连接所述第二信号合成器的输入端；

所述第二信号合成器的输出端连接所述第一信号合成器的输入端；

所述第一信号单元，用于接收所述发送端发送的第一数据信号，基于所述时钟信号、所述第一数据信号和第一预设规则，生成第一待合成脉冲信号；

所述第二信号单元，用于将所述时钟信号的相位反相，得到反相后的时钟信号；接收所述发送端发送的的第二数据信号，基于所述反相后的时钟信号、所述第二数据信号和所述第一预设规则，生成待负向脉冲信号；对所述待负向脉冲信号进行负向处理，得到第二待合成脉冲信号；

所述第二信号合成器，用于合成所述第一待合成脉冲信号和所述第二待合成脉冲信号，得到脉冲信号。

优选的，所述第一信号单元，包括：第一延时器、第二延时器和第一与门；

所述第一延时器的输出端连接所述第二延时器的输入端，以及所述第一与门的第二输入端；

所述第一延时器的时钟端接收外部输入的时钟信号；

所述第二延时器的输出端连接所述第一与门的第三输入端；

所述第一与门的输出端连接所述第二信号合成器的输入端；

所述第一与门的第一输入端接收所述发送端发送的第一数据信号；

所述第一延时器，用于对所述时钟信号进行延时处理，得到第一时钟信号；

所述第二延时器，用于对所述第一时钟信号进行延时处理，得到第二时钟信号；

所述第一与门，用于接收所述发送端发送的第一数据信号；对所述第一时钟信号、第二时钟信号和所述第一数据信号进行与运算，得到第一待合成脉冲信号。

优选的，所述第二信号单元，包括：第三延时器、第四延时器、第二与门、反相器和负向器；

所述反相器的输出端连接所述第三延时器的输入端；

所述反相器的时钟端接收外部输入的时钟信号；

所述第三延时器的输出端连接所述第四延时器的输入端，以及所述第二与门的第二输入端；

所述第四延时器的输出端连接所述第二与门的第三输入端；

所述第二与门的第一输入端接收所述发送端发送的第二数据信号；

所述反相器，用于将所述时钟信号的相位反相，得到反相后的时钟信号；

所述第三延时器，用于对所述反相后的时钟信号进行延时处理，得到第三时钟信号；

所述第四延时器，用于对所述第三时钟信号进行延时处理，得到第四时钟信号；

所述第二与门，用于接收所述发送端发送的第二数据信号；对所述第三时钟信号、第四时钟信号和所述第二数据信号进行与运算，得到待负向脉冲信号；

所述负向器，用于对所述待负向脉冲信号进行负向处理，得到第二待合成脉冲信号。

优选的，所述负向器，具体用于：

将所述待负向脉冲信号中的正向脉冲转换为负向脉冲；

和/或，

将所述待负向脉冲信号中的负向脉冲转换为正向脉冲。

优选的，所述第一预设规则包括：多个不同的预设子规则，所述预设子规则与所述信号生成器接收所述数据信号的数量存在对应关系，所述信号生成器，具体用于：

接收所述发送端发送的一路或多路包含数据的数据信号；

从各个所述预设子规则中，选择对应所述数据信号的数量的目标预设子规则；

基于所述时钟信号、各个所述数据信号和所述目标预设子规则，生成脉冲信号，将所述脉冲信号发送给所述第一信号合成器。

优选的，所述电路还包括：第一驱动器，所述第一驱动器的输入端连接所述信号生成器的输出端，所述第一驱动器的输出端连接所述第一信号合成器的输入端；

所述第一驱动器，用于转换所述信号生成器输出的脉冲信号的电平，使所述脉冲信号的电平达到第一电平预设要求。

优选的，所述电路还包括：第二驱动器，所述第二驱动器的输出端连接所述第一信号合成器的输入端，所述第二驱动器的输入端接收所述时钟信号；

所述第二驱动器，用于转换所述时钟信号的电平，使所述时钟信号的电平达到第二电平预设要求。

优选的，所述电压比较器，具体用于：

针对所述合成信号的每一个周期，根据所述合成信号的在所述周期内的电平以及第二预设规则，确定所述周期对应的数据信号值；

根据各个周期对应的数据信号值，得到所述数据信号。

本发明实施例第二方面公开了一种数传传输方法，应用于本发明实施例第一方面任一所述的数据传输电路，所述方法包括：

接收发送端发送的一路或多路包含数据的数据信号；

基于所述时钟信号、所述数据信号和第一预设规则，生成脉冲信号；

将所述脉冲信号和所述时钟信号合成，得到合成信号；

基于所述合成信号，还原得到所述数据信号。

基于上述本发明实施例公开的一种数据传输电路及方法，所述电路包括：信号生成器、第一信号合成器和电压比较器；所述信号生成器的输出端连接所述第一信号合成器的输入端；所述第一信号合成器的输出端连接所述电压比较器的输入端；所述信号生成器和所述第一信号合成器的时钟端分别接收外部输入的时钟信号；所述信号生成器，用于接收所述发送端发送的一路或多路包含数据的数据信号，基于所述时钟信号、所述数据信号和第一预设规则，生成脉冲信号，将所述脉冲信号发送给所述第一信号合成器；所述第一信号合成器，用于将所述脉冲信号和所述时钟信号合成，得到合成信号，将所述合成信号发送给所述电压比较器；所述电压比较器，用于基于所述合成信号，还原得到所述数据信号。在本方案中，利用时钟信号和第一预设规则，基于发送端发送的数据信号，生成脉冲信号，再将脉冲信号和时钟信号合成为合成信号发送到接收端，接收端还原后得到发送端发出的数据信号，从而利用脉冲信号和时钟信号传输数据信号，无需增加电路走线或结构，实现了保证数据传输性能同时简化电路走线和结构，以及达到电路直流平衡的目的。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例公开的一种数据传输电路的结构图；

图2为本发明实施例公开的基于时钟信号和数据信号生成脉冲信号的示例图；

图3为本发明实施例公开的一种还原合成信号的示意图；

图4为本发明实施例公开的另一种数据传输电路的结构图；

图5为本发明实施例公开的一种信号生成器的结构图；

图6为本发明实施例公开的另一种信号生成器的结构图；

图7为本发明实施例公开的一种生成待合成脉冲信号的示例图；

图8为本发明实施例公开的另一种生成待合成脉冲信号的示例图；

图9为本发明实施例公开的一种合成待合成脉冲信号的示例图；

图10为本发明实施例公开的一种数据传输方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

由背景技术可知，现有数据传输方式都存在增加电路走线或增加电路结构的问题。

因此，本发明实施例公开了一种数据传输电路及方法，在本方案中，首先利用时钟信号和第一预设规则，基于发送端发送的数据信号，生成脉冲信号，再将脉冲信号和时钟信号合成为合成信号发送到接收端，接收端还原后得到发送端发出的数据信号，从而利用脉冲信号和时钟信号传输数据信号，无需增加电路走线或结构，实现了保证数据传输性能同时简化电路走线和结构的目的。

如图1所示，为本发明实施例公开的一种数据传输电路的结构图，该数据传输电路包括：信号生成器1、第一信号合成器2和电压比较器3。

其中，信号生成器1的多个输入端接收发送端发送的数据信号，信号生成器1的输出端连接第一信号合成器2的输入端，第一信号合成器2的输出端连接电压比较器3的输入端。

需要说明的是，当信号生成器1接收多路数据信号时，通过信号生成器1的多个输入端进行接收，每个输入端只接收一路数据信号。

例如图1中，发送端将数据信号Data₁和数据信号Data₂发送给信号生成器1，选取信号生成器1的任意两个输入端，分别发送数据信号Data₁和数据信号Data₂。

需要说明的是，当需要同时传输超过两路的数据信号时，可以在图1所示的数据传输电路中增加信号生成器1实现。

信号生成器1和第一信号合成器2的时钟端分别接收外部输入的时钟信号，即图1中的Clk₀。

需要说明的是，输入信号生成器1和第一信号合成器2的时钟信号的频率，可以根据实际需求进行设定。

信号生成器1，用于接收发送端发送的一路或多路包含数据的数据信号，基于时钟信号Clk₀、数据信号和第一预设规则，生成脉冲信号Pulse₁，将脉冲信号Pulse₁发送给第一信号合成器2。

需要说明的是，脉冲信号Pulse₁的频率和所述时钟信号Clk₀的频率一致，脉冲信号Pulse₁的脉冲宽度和脉冲位置是任意的，可以根据需要设定。

在一实施例，第一预设规则包括：多个不同的预设子规则，预设子规则与信号生成器1接收数据信号的数量存在对应关系，以满足发送端一次传输多路数据信号的需求。

相应的，信号生成器1，具体用于：

接收发送端发送的一路或多路包含数据的数据信号。

从各个预设子规则中，选择对应数据信号的数量的目标预设子规则。

基于时钟信号、各个数据信号和目标预设子规则，生成脉冲信号Pulse₁，将脉冲信号Pulse₁发送给第一信号合成器2。

例如，一共有第一预设子规则、第二预设子规则和第三预设子规则，其对应的数据信号的数量分别是一路、两路和三路，当信号生成器1接收两路数据信号时，将第二预设子规则作为目标预设子规则，并基于时钟信号、两路的数据信号和目标预设子规则，生成脉冲信号Pulse₁。

如图2所示，为本发明实施例公开的基于时钟信号和数据信号生成脉冲信号的示例图。

本发明实施例输入信号生成器1的数据信号，采用数据信号Data₁和数据信号Data₂进行举例。

信号生成器1接收的数据信号数量为两路，从第一预设规则选取出数据信号数量对应的目标预设子规则，具体的目标预设子规则内容示例如下：

1、在时钟信号Clk₀上升沿时，若数据信号Data₁为1，则生成正向脉冲。

2、在时钟信号Clk₀上升沿时，若数据信号Data₁为0，则不生成脉冲。

3、在时钟信号Clk₀下降沿时，若数据信号Data₂为1，则生成负向脉冲。

4、在时钟信号Clk₀下降沿时，若数据信号Data₂为0，则不生成脉冲。

基于上述目标预设子规则、时钟信号Clk₀、数据信号Data₁和数据信号Data₂，生成的脉冲信号Pulse₁。

其中，脉冲信号Pulse₁向上凸起的部分为正向脉冲，脉冲信号Pulse₁向下凸起的部分为负向脉冲。

脉冲信号Pulse₁的正向脉冲或负向脉冲的宽度和位置是任意的，可以根据需要设定。

例如，可以将正向脉冲或负向脉冲设定在时钟信号Clk₀上升沿或下降沿处，或者设定在时钟信号Clk₀高电平或低电平处，正向脉冲或负向脉冲的宽度也就是凸起部分的宽度，可以设定宽度达到时钟信号Clk₀一个周期中的高电平或低电平区间。

第一信号合成器2，用于将脉冲信号Pulse₁和时钟信号Clk₀合成，得到合成信号Clk₁，将合成信号Clk₁发送给电压比较器3。

其中，具体的合成规则不做限定，提供以下举例说明：

例如，在同一个周期中，时钟信号Clk₀处于高电平时，脉冲信号Pulse₁为正向脉冲，则时钟信号Clk₀高电平部分与正向脉冲合成，得到大于时钟信号Clk₀高电平的电平信号。

时钟信号Clk₀处于低电平时，脉冲信号Pulse₁为负向脉冲，则时钟信号Clk₀低电平部分与负向脉冲合成，得到小于时钟信号Clk₀低电平的电平信号。

各个周期合成得到的电平信号构成合成信号Clk₁。

电压比较器3，用于基于合成信号Clk₁，还原得到数据信号。

其中，将合成信号Clk₁输出给接收端的目的是：将合成信号Clk₁作为接收端的参考时钟。

如图3所示，为本发明实施例公开的一种还原合成信号的示意图。

若合成信号Clk₁中包含两路数据信号，例如图2所示的数据信号Data₁和数据信号Data₂，那么对应的还原规则如下：

1、在时钟信号Clk₀的一个周期内，若合成信号Clk₁的电压大于第一预设值V₁，则还原得到数据信号Data₁在该周期内数据为1。

2、在时钟信号Clk₀的一个周期内，合成信号Clk₁的电压小于等于第一预设值V₁，且大于等于第二预设值V₂，则还原得到数据信号Data₁和数据信号Data₂在该周期内数据都为0。

3、在时钟信号Clk₀的一个周期内，合成信号Clk₁的电压小于第二预设值V₂，则还原得到数据信号Data₂在该周期内数据为1。

如图3所示，还原得到的两路数据信号，与图2所示的数据信号Data₁和数据信号Data₂是一致的，表明数据传输成功。

需要说明的是，第一预设值V₁和第二预设值V₂，需要根据合成信号Clk₁电平进行设定，其中，合成信号Clk₁的电平又由脉冲信号Pulse₁和时钟信号Clk₀的电平决定。

也就是说，根据实际需求，将脉冲信号Pulse₁和时钟信号Clk₀的电平升高或降低，那么，合成信号Clk₁的电平也相应升高或降低，此时第一预设值V₁和第二预设值V₂需要相应调整。

在一实施例中，利用驱动器对脉冲信号Pulse₁和时钟信号Clk₀的电平进行转换，具体如下：

基于上述本发明实施例公开的一种数据传输电路，如图4所示，为本发明实施例公开的另一种数据传输电路的结构图，与图1相比，增加了第一驱动器4和第二驱动器5，具体包括：信号生成器1、第一信号合成器2、电压比较器3、第一驱动器4和第二驱动器5。

其中，第一驱动器4的输入端连接信号生成器1的输出端，第一驱动器4的输出端连接第一信号合成器2的输入端。

第二驱动器5的输入端接入时钟信号Clk₀，第二驱动器5的输出端连接第一信号合成器2的输入端。

具体的，第一驱动器4，用于转换信号生成器输出的脉冲信号Pulse₁的电平，使脉冲信号Pulse₁的电平达到第一电平预设要求。

第二驱动器5，用于转换时钟信号Clk₀的电平，使时钟信号Clk₀的电平达到第二电平预设要求。

相应的，第一信号合成器2，用于将电平转换后的脉冲信号Pulse₁和时钟信号Clk₀合成，得到合成信号Clk₁，将合成信号Clk₁发送给电压比较器3。

需要说明的是，利用驱动器对脉冲信号Pulse₁和时钟信号Clk₀的电平进行转换，可以使得合成信号Clk₁在传输效果方面表现的更出色，例如能够传输的距离更远。

基于上述本发明实施例公开的一种数据传输电路，包括：信号生成器、第一信号合成器和电压比较器，其中，信号生成器接收发送端发送的一路或多路包含数据的数据信号，基于时钟信号、数据信号和第一预设规则，生成脉冲信号，将脉冲信号发送给第一信号合成器，第一信号合成器将脉冲信号和时钟信号合成，得到合成信号，将合成信号发送给电压比较器，电压比较器基于合成信号，还原得到数据信号。在本方案中，首先利用时钟信号和第一预设规则，基于发送端发送的数据信号，生成脉冲信号，再将脉冲信号和时钟信号合成为合成信号发送到接收端，接收端还原后得到发送端发出的数据信号，从而利用脉冲信号和时钟信号传输数据信号，无需增加电路走线或结构，实现了保证数据传输性能同时简化电路走线和结构，以及达到电路直流平衡的目的。

为了说明上述本发明实施例公开的一种数据传输电路中的信号生成器1的具体结构，如图5所述，为本发明实施例公开的一种信号生成器的结构图，其中，信号生成器1包括：第一信号单元11、第二信号单元12和第二信号合成器13。

第一信号单元11和第二信号单元12的输入端分别接收发送端发送的数据信号，第一信号单元11和第二信号单元12的时钟端分别接收外部输入的时钟信号Clk₀，第一信号单元11和各个第二信号单元12的输出端连接第二信号合成器13的输入端，第二信号合成器12的输出端连接第一信号合成器的输入端。

需要说明的是，若信号生成器1只接收到来自发送端的一路数据信号，则由第一信号单元11负责接收和处理，若信号生成器1接收到来自发送端的两路数据信号，第一信号单元11负责接收和处理其中一路，其他数据信号由第二信号单元12负责接收和处理。

第一信号单元11，用于接收发送端发送的第一数据信号，基于时钟信号Clk₀、第一数据信号和第一预设规则，生成第一待合成脉冲信号Pulse_a。

第二信号单元12，用于将时钟信号Clk₀的相位反相，得到反相后的时钟信号。接收发送端发送的第二数据信号，基于反相后的时钟信号、第二数据信号和第一预设规则，生成待负向脉冲信号Pulse_b，对待负向脉冲信号Pulse_b进行负向处理，得到第二待合成脉冲信号Pulse_c。

第二信号合成器13，用于合成第一待合成脉冲信号Pulse_a和第二待合成脉冲信号Pulse_c，得到脉冲信号Pulse₁。

需要说明的是，当只有一路数据信号时，第一待合成脉冲信号Pulse_a作为脉冲信号Pulse₁输出。

为了说明第一信号单元11和第二信号单元12的具体结构以及之间的连接关系，本发明实施例以第一信号单元11和第二信号单元12构成的信号生成器作为示例进行说明，如图6所示，为本发明实施例公开的另一种信号生成器的结构图。

本发明实施例以第一信号单元11接收发送端发送的第一数据信号Data₁，第二信号单元12接收发送端发送的第二数据信号Data₂为例进行说明。

其中，第一信号单元11包括：第一延时器111、第二延时器112和第一与门113。

第一延时器111的时钟端接收外部输入的时钟信号，第二延时器112的输出端连接第一与门113的第三输入端，第一与门113的输出端连接第二信号合成器12的输入端，第一与门113的第一输入端接收发送端发送的第一数据信号Data₁。

如图7所示，为本发明实施例公开的一种生成待合成脉冲信号的示例图。

第一延时器111，用于对时钟信号Clk₀进行延时处理，得到第一时钟信号Clk_d1。

第二延时器112，用于对第一时钟信号Clk_d1进行延时处理，得到第一时钟信号Clk_d1。

如图7所示，在经过延时处理后，时钟信号Clk₀、第一时钟信号Clk_d1和第一时钟信号Clk_d1之间周期存在错位。

第一与门113，用于接收发送端发送的第一数据信号Data₁。

然后，对第一时钟信号Clk_d1、第二时钟信号Clk_d2和第一数据信号Data₁进行与运算，得到对第一数据信号Data₁进行脉冲调制后的第一待合成脉冲信号Pulse_a。

需要说明的是，上述提及了信号生成器1接收发送端发送的两路数据信号时，根据数据信号的数量从第一预设规则中选取目标预设子规则，可以从图7看出，第一信号单元11的信号处理逻辑，满足两路数据信号对应的目标预设子规则的处理逻辑。

第二信号单元12，包括：第三延时器122、第四延时器123、第二与门124、反相器121和负向器125。

反相器121的输出端连接第三延时器122的输入端，反相器121的时钟端接收外部输入的时钟信号，第三延时器122的输出端连接第四延时器123的输入端，以及第二与门124的第二输入端，第四延时器123的输出端连接第二与门124的第三输入端，第二与门124的第一输入端接收发送端发送的第二数据信号Data₂。

如图8所示，为本发明实施例公开的另一种生成待合成脉冲信号的示例图。

反相器121，用于将时钟信号Clk₀的相位反相，得到反相后的时钟信号Clk_iv，时钟信号Clk_iv如图8所示。

第三延时器122，用于对反相后的时钟信号Clk_iv进行延时处理，得到第三时钟信号Clk_d3。

第四延时器123，用于对第三时钟信号Clk_d3进行延时处理，得到第四时钟信号Clk_d4。

如图8所示，在经过延时处理后，时钟信号Clk₀、第三时钟信号Clk_d3和第四时钟信号Clk_d4之间周期存在错位。

第二与门124，用于接收发送端发送的第二数据信号Data₂，然后对第三时钟信号Clk_d3、第四时钟信号Clk_d4和第二数据信号Data₂进行与运算，得到对第二数据信号Data₂进行脉冲调制后的待负向脉冲信号Pulse_b。

负向器125，用于对待负向脉冲信号Pulse_b进行负向处理，得到第二待合成脉冲信号Pulse_c。

对待负向脉冲信号Pulse_b进行负向处理，方法如下：

将待负向脉冲信号Pulse_b中的正向脉冲转换为负向脉冲。

和/或，

将待负向脉冲信号Pulse_b中的负向脉冲转换为正向脉冲。

如图8所示，待负向脉冲信号Pulse_b中只存在正向脉冲，因此对待负向脉冲信号Pulse_b中所有正向脉冲转换为负向脉冲，得到脉冲信号Pulse_c。

需要说明的是，上述提及了当信号生成器1接收发送端发送的两路数据信号时，根据数据信号的数量，从第一预设规则中选取目标预设子规则，如图8所示，第一信号单元12的信号处理逻辑，满足两路数据信号对应的目标预设子规则的处理逻辑。

最后，利用第二信号合成器13合成第一待合成脉冲信号Pulse_a和第二待合成脉冲信号Pulse_c，得到脉冲信号Pulse₁。

如图9所示，为本发明实施例公开的一种合成待合成脉冲信号的示例图。

其中，将第一待合成脉冲信号Pulse_a和第二待合成脉冲信号Pulse_c进行叠加，得到脉冲信号Pulse₁。

基于上述本发明实施例公开的一种信号合成器的结构，信号生成器包括：第一信号单元、第二信号单元和第二信号合成器，第一信号单元接收发送端发送的第一数据信号，基于时钟信号、第一数据信号和第一预设规则，生成第一待合成脉冲信号，第二信号单元将时钟信号的相位反相，得到反相后的时钟信号，接收发送端发送的第二数据信号，基于反相后的时钟信号、第二数据信号和第一预设规则，生成待负向脉冲信号，对待负向脉冲信号进行负向处理，得到第二待合成脉冲信号，第二信号合成器合成第一待合成脉冲信号和第二待合成脉冲信号，得到脉冲信号。在本方案中，利用信号生成器按照第一预设规则，基于数据信号生成脉冲信号，从而实现利用脉冲信号进行数据传输的目的。

基于上述本发明实施例公开的一种数据传输电路，如图10所示，为本发明实施例公开的一种数据传输方法的流程图，该数据传输方法应用于上述本发明实施例公开的任一数据传输电路。

数据传输方法主要包括以下步骤：

步骤S1：接收发送端发送的一路或多路包含数据的数据信号。

步骤S2：基于时钟信号、数据信号和第一预设规则，生成脉冲信号。

在步骤S2中，时钟信号通过外部时钟输入，时钟信号的频率可以预先设定。

需要说明的是，脉冲信号的频率和所述时钟信号的频率一致，脉冲信号的脉冲宽度和脉冲位置是任意的，可以根据需要设定。

其中，第一预设规则包括多个不同的预设子规则，预设子规则与信号生成器接收数据信号的数量存在对应关系。

在步骤S2的具体实现过程中，从各个预设子规则中，选择对应数据信号的数量的目标预设子规则。

基于时钟信号、各个数据信号和目标预设子规则，生成脉冲信号。

步骤S3：将脉冲信号和时钟信号合成，得到合成信号。

在步骤S3中，具体的合成规则不做限定，提供以下举例说明：

例如，在同一个周期中，时钟信号处于高电平时，脉冲信号为正向脉冲，则时钟信号高电平部分与正向脉冲合成，得到大于时钟信号高电平的电平信号。

时钟信号处于低电平时，脉冲信号为负向脉冲，则时钟信号低电平部分与负向脉冲合成，得到小于时钟信号低电平的电平信号。

各个周期合成得到的电平信号构成合成信号。

步骤S4：基于合成信号，还原得到数据信号。

在步骤S4中，还原得到数据信号与发送端发送的数据信号一致。

在步骤S4的具体实现过程中，针对合成信号的每一个周期，根据合成信号的在周期内的电平以及第二预设规则，确定周期对应的数据信号值。

根据各个周期对应的数据信号值，得到数据信号。

本发明实施例的数据传输方法，与上述本发明实施例公开的数据传输电路相对应，具体实现过程以及相关解释，互相参照即可，这里不再赘述。

基于上述本发明实施例公开的一种数据传输方法，信号生成器接收发送端发送的一路或多路包含数据的数据信号，基于时钟信号、数据信号和第一预设规则，生成脉冲信号，将脉冲信号发送给第一信号合成器，第一信号合成器将脉冲信号和时钟信号合成，得到合成信号，将合成信号发送给电压比较器，电压比较器基于合成信号，还原得到数据信号。在本方案中，首先利用时钟信号和第一预设规则，基于发送端发送的数据信号，生成脉冲信号，再将脉冲信号和时钟信号合成为合成信号发送到接收端，接收端还原后得到发送端发出的数据信号，从而利用脉冲信号和时钟信号传输数据信号，无需增加电路走线或结构，实现了保证数据传输性能同时简化电路走线和结构，以及达到电路直流平衡的目的。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种数据传输电路，其特征在于，所述电路包括：信号生成器、第一信号合成器和电压比较器；

所述信号生成器的输出端连接所述第一信号合成器的输入端；

所述第一信号合成器的输出端连接所述电压比较器的输入端；

所述信号生成器和所述第一信号合成器的时钟端分别接收外部输入的时钟信号；

所述信号生成器，用于接收发送端发送的一路或多路包含数据的数据信号，基于所述时钟信号、所述数据信号和第一预设规则，生成脉冲信号，将所述脉冲信号发送给所述第一信号合成器；

所述第一信号合成器，用于将所述脉冲信号和所述时钟信号合成，得到合成信号，将所述合成信号发送给所述电压比较器；

所述电压比较器，用于基于所述合成信号，还原得到所述数据信号；

所述信号生成器包括：第一信号单元、第二信号单元和第二信号合成器；

所述第一信号单元和所述第二信号单元的时钟端分别接收外部输入的时钟信号；所述第一信号单元和所述第二信号单元的输出端连接所述第二信号合成器的输入端；所述第二信号合成器的输出端连接所述第一信号合成器的输入端；所述第一信号单元，用于接收所述发送端发送的第一数据信号，基于所述时钟信号、所述第一数据信号和第一预设规则，生成第一待合成脉冲信号；所述第二信号单元，用于将所述时钟信号的相位反相，得到反相后的时钟信号；接收所述发送端发送的第二数据信号，基于所述反相后的时钟信号、所述第二数据信号和所述第一预设规则，生成待负向脉冲信号；对所述待负向脉冲信号进行负向处理，得到第二待合成脉冲信号；所述第二信号合成器，用于合成所述第一待合成脉冲信号和所述第二待合成脉冲信号，得到脉冲信号。

2.根据权利要求1所述的电路，其特征在于，所述第一信号单元，包括：第一延时器、第二延时器和第一与门；

所述第一延时器的输出端连接所述第二延时器的输入端，以及所述第一与门的第二输入端；

所述第一延时器的时钟端接收外部输入的时钟信号；

所述第二延时器的输出端连接所述第一与门的第三输入端；

所述第一与门的输出端连接所述第二信号合成器的输入端；

所述第一与门的第一输入端接收所述发送端发送的第一数据信号；

所述第一延时器，用于对所述时钟信号进行延时处理，得到第一时钟信号；

所述第二延时器，用于对所述第一时钟信号进行延时处理，得到第二时钟信号；

所述第一与门，用于接收所述发送端发送的第一数据信号；对所述第一时钟信号、第二时钟信号和所述第一数据信号进行与运算，得到第一待合成脉冲信号。

3.根据权利要求1所述的电路，其特征在于，所述第二信号单元，包括：第三延时器、第四延时器、第二与门、反相器和负向器；

所述反相器的输出端连接所述第三延时器的输入端；

所述反相器的时钟端接收外部输入的时钟信号；

所述第三延时器的输出端连接所述第四延时器的输入端，以及所述第二与门的第二输入端；

所述第四延时器的输出端连接所述第二与门的第三输入端；

所述第二与门的第一输入端接收所述发送端发送的第二数据信号；

所述反相器，用于将所述时钟信号的相位反相，得到反相后的时钟信号；

所述第三延时器，用于对所述反相后的时钟信号进行延时处理，得到第三时钟信号；

所述第四延时器，用于对所述第三时钟信号进行延时处理，得到第四时钟信号；

所述第二与门，用于接收所述发送端发送的第二数据信号；对所述第三时钟信号、第四时钟信号和所述第二数据信号进行与运算，得到待负向脉冲信号；

所述负向器，用于对所述待负向脉冲信号进行负向处理，得到第二待合成脉冲信号。

4.根据权利要求3所述的电路，其特征在于，所述负向器，具体用于：

将所述待负向脉冲信号中的正向脉冲转换为负向脉冲；

和/或，

将所述待负向脉冲信号中的负向脉冲转换为正向脉冲。

5.根据权利要求1所述的电路，其特征在于，所述第一预设规则包括：多个不同的预设子规则，所述预设子规则与所述信号生成器接收所述数据信号的数量存在对应关系，所述信号生成器，具体用于：

接收所述发送端发送的一路或多路包含数据的数据信号；

从各个所述预设子规则中，选择对应所述数据信号的数量的目标预设子规则；

基于所述时钟信号、各个所述数据信号和所述目标预设子规则，生成脉冲信号，将所述脉冲信号发送给所述第一信号合成器。

6.根据权利要求1所述的电路，其特征在于，所述电路还包括：第一驱动器，所述第一驱动器的输入端连接所述信号生成器的输出端，所述第一驱动器的输出端连接所述第一信号合成器的输入端；

所述第一驱动器，用于转换所述信号生成器输出的脉冲信号的电平，使所述脉冲信号的电平达到第一电平预设要求。

7.根据权利要求1所述的电路，其特征在于，所述电路还包括：第二驱动器，所述第二驱动器的输出端连接所述第一信号合成器的输入端，所述第二驱动器的输入端接收所述时钟信号；

所述第二驱动器，用于转换所述时钟信号的电平，使所述时钟信号的电平达到第二电平预设要求。

8.根据权利要求1至7任一所述的电路，其特征在于，所述电压比较器，具体用于：

针对所述合成信号的每一个周期，根据所述合成信号的在所述周期内的电平以及第二预设规则，确定所述周期对应的数据信号值；

根据各个周期对应的数据信号值，得到所述数据信号。

9.一种数据传输方法，其特征在于，应用于权利要求1至8任一所述的数据传输电路，所述方法包括：

接收发送端发送的一路或多路包含数据的数据信号；

基于所述时钟信号、所述数据信号和第一预设规则，生成脉冲信号；

将所述脉冲信号和所述时钟信号合成，得到合成信号；基于所述合成信号，还原得到所述数据信号。