JP3199323B2 - 信号出力回路 - Google Patents
信号出力回路Info
- Publication number
- JP3199323B2 JP3199323B2 JP15744891A JP15744891A JP3199323B2 JP 3199323 B2 JP3199323 B2 JP 3199323B2 JP 15744891 A JP15744891 A JP 15744891A JP 15744891 A JP15744891 A JP 15744891A JP 3199323 B2 JP3199323 B2 JP 3199323B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- line
- resetting
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Input (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は信号出力回路に係り、特
にイメージセンサ等の出力回路における出力線のリセッ
トに好適に用いられるものである。
にイメージセンサ等の出力回路における出力線のリセッ
トに好適に用いられるものである。
【０００２】
【従来の技術】従来、イメージセンサ等の信号源から出
力された複数の信号を順次共通信号線から出力するため
の信号出力回路としては、図６に示す構成の信号出力回
路が使われていた。
力された複数の信号を順次共通信号線から出力するため
の信号出力回路としては、図６に示す構成の信号出力回
路が使われていた。
【０００３】図６は従来の信号出力回路の構成を示す回
路構成図である。図６において、８は出力バッファ・ア
ンプ、９は出力端子、５は出力バッファ・アンプ８の入
力である共通信号線、１〜４は信号Ｓ１〜Ｓ４を順次共
通信号線５へ出力するためのＮＭＯＳトランジスタ、７
は共通信号線５に残留する信号を定電圧ＶR1にリセット
するためのＮＭＯＳトランジスタである。φSR1,φSR2,
φSR3,φSR4 はＮＭＯＳトランジスタ１〜４を制御する
パルス信号、φR1はＮＭＯＳトランジスタ７を制御する
パルス信号である。
路構成図である。図６において、８は出力バッファ・ア
ンプ、９は出力端子、５は出力バッファ・アンプ８の入
力である共通信号線、１〜４は信号Ｓ１〜Ｓ４を順次共
通信号線５へ出力するためのＮＭＯＳトランジスタ、７
は共通信号線５に残留する信号を定電圧ＶR1にリセット
するためのＮＭＯＳトランジスタである。φSR1,φSR2,
φSR3,φSR4 はＮＭＯＳトランジスタ１〜４を制御する
パルス信号、φR1はＮＭＯＳトランジスタ７を制御する
パルス信号である。
【０００４】以下、上記信号出力回路の動作について説
明する。
明する。
【０００５】図７は上記信号出力回路のタイミング・チ
ャートである。
ャートである。
【０００６】いま、信号Ｓ１，Ｓ２をイメージセンサの
ダークレベル（信号レベルＶdS1 ，ＶdS2 ）、信号Ｓ
３，Ｓ４をイメージセンサの飽和レベルとし、ＶR1をイ
メージセンサのダークレベルと一致させた場合（ＶR1＝
Ｖds1 ＝ＶVds2）の出力端子９に出力されるＶout を考
える。
ダークレベル（信号レベルＶdS1 ，ＶdS2 ）、信号Ｓ
３，Ｓ４をイメージセンサの飽和レベルとし、ＶR1をイ
メージセンサのダークレベルと一致させた場合（ＶR1＝
Ｖds1 ＝ＶVds2）の出力端子９に出力されるＶout を考
える。
【０００７】図７に示すように、まずパルス信号φR1に
正のパルス電圧が付加されると共通信号線５が定電圧Ｖ
R1にリセットされる。続いてパルス信号φSR1 に正のパ
ルス電圧が付加されると、信号Ｓ１が共通信号線５に転
送される。次にパルス信号φR1に正のパルス電圧が付加
されると再び共通信号線５が定電圧ＶR1にリセットされ
る。以下、順次、信号Ｓ２，Ｓ３，Ｓ４が共通信号線５
に転送され、信号が入力される間には共通信号線５が定
電圧ＶR1にリセットされる。いまＶdS1 ＝ＶdS 2 ＝ＶR1
であるから、図７のＶout に示される出力が出力端子９
に得られる。
正のパルス電圧が付加されると共通信号線５が定電圧Ｖ
R1にリセットされる。続いてパルス信号φSR1 に正のパ
ルス電圧が付加されると、信号Ｓ１が共通信号線５に転
送される。次にパルス信号φR1に正のパルス電圧が付加
されると再び共通信号線５が定電圧ＶR1にリセットされ
る。以下、順次、信号Ｓ２，Ｓ３，Ｓ４が共通信号線５
に転送され、信号が入力される間には共通信号線５が定
電圧ＶR1にリセットされる。いまＶdS1 ＝ＶdS 2 ＝ＶR1
であるから、図７のＶout に示される出力が出力端子９
に得られる。
【０００８】
【発明が解決しようとしている課題】しかしながら、上
記従来例では共通信号線５のリセット電圧ＶR1をイメー
ジセンサのダークレベルと一致させたため、飽和レベル
の信号が転送されたときに立ち上がり時間が多くかかっ
てしまい高速駆動を困難にしていた。一方、リセット電
圧ＶR1を信号のダークレベルと飽和レベルの中間の電圧
に設定すると、高速駆動は可能になるものの、信号が出
力される前の期間の出力もダークレベルと飽和レベルの
中間の電圧になってしまい、この期間を使って出力信号
のダークレベルをクランプできなくなっていた。
記従来例では共通信号線５のリセット電圧ＶR1をイメー
ジセンサのダークレベルと一致させたため、飽和レベル
の信号が転送されたときに立ち上がり時間が多くかかっ
てしまい高速駆動を困難にしていた。一方、リセット電
圧ＶR1を信号のダークレベルと飽和レベルの中間の電圧
に設定すると、高速駆動は可能になるものの、信号が出
力される前の期間の出力もダークレベルと飽和レベルの
中間の電圧になってしまい、この期間を使って出力信号
のダークレベルをクランプできなくなっていた。
【０００９】本発明の信号出力回路は、飽和レベルの信
号が転送されたときにも高速駆動が可能であり、且つ信
号出力前の期間を使って出力信号のダークレベルをクラ
ンプすることが可能な信号出力回路を提供することを目
的とする。また、本発明の信号出力回路は、信号処理を
容易化することができる信号出力回路を提供することを
目的とする。
号が転送されたときにも高速駆動が可能であり、且つ信
号出力前の期間を使って出力信号のダークレベルをクラ
ンプすることが可能な信号出力回路を提供することを目
的とする。また、本発明の信号出力回路は、信号処理を
容易化することができる信号出力回路を提供することを
目的とする。
【００１０】
【課題を解決するための手段】本発明の信号出力回路
は、複数の信号源から出力される複数の信号を共通信号
線から順次出力し、各信号の出力前に該共通信号線をリ
セットする信号出力回路において、前記共通信号線を互
いに異なる複数の定電圧にリセットするためのリセット
手段を有することを特徴とする。
は、複数の信号源から出力される複数の信号を共通信号
線から順次出力し、各信号の出力前に該共通信号線をリ
セットする信号出力回路において、前記共通信号線を互
いに異なる複数の定電圧にリセットするためのリセット
手段を有することを特徴とする。
【００１１】また本発明の信号出力回路は、複数の信号
源から出力される複数の信号を共通信号線から順次出力
し、各信号の出力前に該共通信号線をリセットする信号
出力回路において、前記共通信号線を異なる二つの定電
圧にリセットするためのリセット手段を有し、前記共通
信号線に一連の信号群が出力される前の期間は第１の定
電圧によりリセットを行ない、該一連の信号群が出力さ
れている期間は第２の定電圧によりリセットを行なうこ
とを特徴とする。
源から出力される複数の信号を共通信号線から順次出力
し、各信号の出力前に該共通信号線をリセットする信号
出力回路において、前記共通信号線を異なる二つの定電
圧にリセットするためのリセット手段を有し、前記共通
信号線に一連の信号群が出力される前の期間は第１の定
電圧によりリセットを行ない、該一連の信号群が出力さ
れている期間は第２の定電圧によりリセットを行なうこ
とを特徴とする。
【００１２】また本発明の信号出力回路は、イメージセ
ンサの複数の画素から出力される複数の信号を共通信号
線から順次出力し、各信号の出力前に該共通信号線をリ
セットする信号出力回路において、前記共通信号線を異
なる二つの定電圧にリセットするためのリセット手段を
有し、前記共通信号線に複数の信号が出力される前の期
間は第１の定電圧によりリセットを行ない、該複数の信
号が出力されている期間は第２の定電圧によりリセット
を行なうことを特徴とする。
ンサの複数の画素から出力される複数の信号を共通信号
線から順次出力し、各信号の出力前に該共通信号線をリ
セットする信号出力回路において、前記共通信号線を異
なる二つの定電圧にリセットするためのリセット手段を
有し、前記共通信号線に複数の信号が出力される前の期
間は第１の定電圧によりリセットを行ない、該複数の信
号が出力されている期間は第２の定電圧によりリセット
を行なうことを特徴とする。
【００１３】また本発明の信号出力回路は、イメージセ
ンサの複数の画素から出力される複数の信号を第１の共
通信号線から順次出力するとともに、イメージセンサの
複数の画素から出力される複数のノイズを第２の共通信
号線から順次出力し、該信号及び該ノイズの出力前に前
記第１及び第２の共通信号線をリセットする信号出力回
路において、前記第１及び第２の共通信号線を異なる二
つの定電圧にリセットするためのリセット手段を有し、
前記第１及び第２の共通信号線に複数の信号及び複数の
ノイズが出力される前の期間は第１の定電圧によりリセ
ットを行ない、複数の信号及び複数のノイズが出力され
ている期間は第２の定電圧によりリセットを行なうこと
を特徴とする。
ンサの複数の画素から出力される複数の信号を第１の共
通信号線から順次出力するとともに、イメージセンサの
複数の画素から出力される複数のノイズを第２の共通信
号線から順次出力し、該信号及び該ノイズの出力前に前
記第１及び第２の共通信号線をリセットする信号出力回
路において、前記第１及び第２の共通信号線を異なる二
つの定電圧にリセットするためのリセット手段を有し、
前記第１及び第２の共通信号線に複数の信号及び複数の
ノイズが出力される前の期間は第１の定電圧によりリセ
ットを行ない、複数の信号及び複数のノイズが出力され
ている期間は第２の定電圧によりリセットを行なうこと
を特徴とする。
【００１４】
【作 用】本発明は、共通信号線を互いに異なる複数の
定電圧にリセットするためのリセット手段を設け、信号
をタイミングによって都合のよい定電圧にリセットする
ことにより、信号処理を容易にする出力が得られるよう
にしたものである。
定電圧にリセットするためのリセット手段を設け、信号
をタイミングによって都合のよい定電圧にリセットする
ことにより、信号処理を容易にする出力が得られるよう
にしたものである。
【００１５】本発明において、共通信号線を異なる二つ
の定電圧にリセットするためのリセット手段を設け、前
記共通信号線に一連の信号群が出力される前の期間（Ｔ
1 ）は第１の定電圧（Ｖ1 ）によりリセットを行ない、
該一連の信号群が出力されている期間（Ｔ2 ）は第２の
定電圧（Ｖ2 ）によりリセットを行なうことで、必要に
応じて、第１の定電圧（Ｖ1 ）又は第２の定電圧（Ｖ
2 ）に共通信号線のリセットレベルを与えることがで
き、該共通信号線から信号処理を容易化した信号群を出
力することができる。例えば、上記期間（Ｔ2 ）におい
て、信号の信号レベルの振幅が大きく、リセット電圧レ
ベルからの立ち上がり時間が問題となる場合には、上記
期間（Ｔ1 ）において第１の定電圧（Ｖ1）によりリセ
ットを行ない、上記期間（Ｔ2 ）において信号のダーク
レベルと飽和レベルとの中間電圧Ｖ2でリセットすれ
ば、上記期間（Ｔ2 ）において、信号の信号レベルの振
幅が大きくても、リセット電圧Ｖ2 から信号が立ち上が
るため高速駆動が可能となる。
の定電圧にリセットするためのリセット手段を設け、前
記共通信号線に一連の信号群が出力される前の期間（Ｔ
1 ）は第１の定電圧（Ｖ1 ）によりリセットを行ない、
該一連の信号群が出力されている期間（Ｔ2 ）は第２の
定電圧（Ｖ2 ）によりリセットを行なうことで、必要に
応じて、第１の定電圧（Ｖ1 ）又は第２の定電圧（Ｖ
2 ）に共通信号線のリセットレベルを与えることがで
き、該共通信号線から信号処理を容易化した信号群を出
力することができる。例えば、上記期間（Ｔ2 ）におい
て、信号の信号レベルの振幅が大きく、リセット電圧レ
ベルからの立ち上がり時間が問題となる場合には、上記
期間（Ｔ1 ）において第１の定電圧（Ｖ1）によりリセ
ットを行ない、上記期間（Ｔ2 ）において信号のダーク
レベルと飽和レベルとの中間電圧Ｖ2でリセットすれ
ば、上記期間（Ｔ2 ）において、信号の信号レベルの振
幅が大きくても、リセット電圧Ｖ2 から信号が立ち上が
るため高速駆動が可能となる。
【００１６】本発明は、イメージセンサの複数の画素か
ら出力される複数の信号を共通信号線から順次出力し、
各信号の出力前に該共通信号線をリセットする信号出力
回路に好適に用いられる。更に、イメージセンサの複数
の信号を第１の共通信号線から順次出力するとともに、
複数のノイズを第２の共通信号線から順次出力し、該信
号及び該ノイズの出力前に前記第１及び第２の共通信号
線をリセットする信号出力回路にも好適に用いられる。
ら出力される複数の信号を共通信号線から順次出力し、
各信号の出力前に該共通信号線をリセットする信号出力
回路に好適に用いられる。更に、イメージセンサの複数
の信号を第１の共通信号線から順次出力するとともに、
複数のノイズを第２の共通信号線から順次出力し、該信
号及び該ノイズの出力前に前記第１及び第２の共通信号
線をリセットする信号出力回路にも好適に用いられる。
【００１７】なお、イメージセンサの画素が暗状態の場
合に前記第１及び第２の共通信号線にそれぞれ出力され
る信号及びノイズが同じレベルの電圧となるような電圧
に前記第２の定電圧を設定すれば、イメージセンサの基
準レベルを正確にクランプすることができるようにな
る。
合に前記第１及び第２の共通信号線にそれぞれ出力され
る信号及びノイズが同じレベルの電圧となるような電圧
に前記第２の定電圧を設定すれば、イメージセンサの基
準レベルを正確にクランプすることができるようにな
る。
【００１８】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
詳細に説明する。
【００１９】図１は、本発明の信号出力回路の第１実施
例の回路構成図である。本実施例は、共通信号線を２つ
の定電圧でリセットできるようにしたものであり、同図
に於いて、６は共通信号線５を定電圧ＶR2にリセットす
るためのＮＭＯＳトランジスタである。図中Ｒはリセッ
ト手段を示す。なお他の構成要素は図６を用いて説明し
た信号出力回路と同一なので同一符号を付して説明を省
略する。
例の回路構成図である。本実施例は、共通信号線を２つ
の定電圧でリセットできるようにしたものであり、同図
に於いて、６は共通信号線５を定電圧ＶR2にリセットす
るためのＮＭＯＳトランジスタである。図中Ｒはリセッ
ト手段を示す。なお他の構成要素は図６を用いて説明し
た信号出力回路と同一なので同一符号を付して説明を省
略する。
【００２０】図１に示した信号出力回路の動作を図２の
タイミング・チャートを用いて説明する。ここでは信号
Ｓ１，Ｓ２をイメージセンサのダークレベル、信号Ｓ
３，Ｓ４をイメージセンサの飽和レベルＶsat 、ＶR1を
イメージセンサのダークレベルの電圧、ＶR2をイメージ
センサのダークレベルと飽和レベルの中間の電圧（Ｖds
＋Ｖsat ）／２とする。
タイミング・チャートを用いて説明する。ここでは信号
Ｓ１，Ｓ２をイメージセンサのダークレベル、信号Ｓ
３，Ｓ４をイメージセンサの飽和レベルＶsat 、ＶR1を
イメージセンサのダークレベルの電圧、ＶR2をイメージ
センサのダークレベルと飽和レベルの中間の電圧（Ｖds
＋Ｖsat ）／２とする。
【００２１】図２に示すように、まず、パルス信号φR1
に正のパルス電圧が付加されると、ＮＭＯＳトランジス
タ７が導通し共通信号線５が定電圧ＶR1にリセットされ
る。次にパルス信号φR2に正のパルス電圧が付加される
と、ＮＭＯＳトランジスタ６が導通し共通信号線５が定
電圧ＶR2にリセットされる。
に正のパルス電圧が付加されると、ＮＭＯＳトランジス
タ７が導通し共通信号線５が定電圧ＶR1にリセットされ
る。次にパルス信号φR2に正のパルス電圧が付加される
と、ＮＭＯＳトランジスタ６が導通し共通信号線５が定
電圧ＶR2にリセットされる。
【００２２】次にパルス信号φSR1 に正のパルス電圧が
付加されるとＮＭＯＳトランジスタ１が導通し、共通信
号線５に信号Ｓ１が転送される。以下、順次信号Ｓ２〜
Ｓ４が共通信号線５に転送され、信号と信号との間にパ
ルス信号φR2に正のパルス電圧が付加され共通信号線５
は定電圧ＶR2にリセットされる。
付加されるとＮＭＯＳトランジスタ１が導通し、共通信
号線５に信号Ｓ１が転送される。以下、順次信号Ｓ２〜
Ｓ４が共通信号線５に転送され、信号と信号との間にパ
ルス信号φR2に正のパルス電圧が付加され共通信号線５
は定電圧ＶR2にリセットされる。
【００２３】出力端子９の出力波形は図２のＶout のよ
うになり、信号Ｓ１〜Ｓ４が出力される前の期間では共
通信号線５が電圧ＶR1（ダークレベルの電圧）にリセッ
トされているので、この期間で出力Ｖout をクランプす
れば、イメージセンサのダークレベルを基準にした信号
処理ができる。また、信号Ｓ１〜Ｓ４が出力されている
期間の共通信号線５のリセットレベルは電圧ＶR2（ＶR2
＝（Ｖds＋Ｖsat ）／２）であるので、信号Ｓ１〜Ｓ４
の信号レベルがダークレベルであっても、飽和レベルで
あっても、出力Ｖout の立ち上がり時間は短くでき、高
速駆動に有利である。
うになり、信号Ｓ１〜Ｓ４が出力される前の期間では共
通信号線５が電圧ＶR1（ダークレベルの電圧）にリセッ
トされているので、この期間で出力Ｖout をクランプす
れば、イメージセンサのダークレベルを基準にした信号
処理ができる。また、信号Ｓ１〜Ｓ４が出力されている
期間の共通信号線５のリセットレベルは電圧ＶR2（ＶR2
＝（Ｖds＋Ｖsat ）／２）であるので、信号Ｓ１〜Ｓ４
の信号レベルがダークレベルであっても、飽和レベルで
あっても、出力Ｖout の立ち上がり時間は短くでき、高
速駆動に有利である。
【００２４】このように２つの定電圧ＶR1，ＶR2を適当
な値に設定し、信号が出力される前の期間は電圧ＶR1で
リセットし、信号が出力されている期間は電圧ＶR2でリ
セットすることにより、イメージセンサのダークレベル
Ｖdsでクランプできるとともに高速駆動が可能になっ
た。
な値に設定し、信号が出力される前の期間は電圧ＶR1で
リセットし、信号が出力されている期間は電圧ＶR2でリ
セットすることにより、イメージセンサのダークレベル
Ｖdsでクランプできるとともに高速駆動が可能になっ
た。
【００２５】以下、本発明の信号出力回路の他の実施例
について説明する。
について説明する。
【００２６】図３は、本発明の信号出力回路の第２実施
例の回路構成図である。同図において、１１は出力端
子、５Ｓは信号出力線（第１の共通信号線）、５Ｎはノ
イズ出力線（第２の共通出力線）、１０は信号出力線５
Ｓに出力された信号とノイズ出力線５Ｎに出力されたノ
イズとの差動出力をとるための差動アンプ、６Ｓ，６Ｎ
はそれぞれ信号出力線５Ｓ、ノイズ出力線５Ｎを定電圧
ＶR2にリセットするためのスイッチ手段としてのＮＭＯ
Ｓトランジスタ、７Ｓ，７Ｎは同様に信号出力線５Ｓ、
ノイズ出力線５Ｎを定電圧ＶR1にリセットするためのス
イッチ手段としてのＮＭＯＳトランジスタである。ＣAS
は信号出力線５Ｓの容量、ＣANはノイズ出力線５Ｎの容
量、Ｓ１〜Ｓ４はイメージセンサの４画素の信号、Ｎ１
〜Ｎ４はイメージセンサの４画素のノイズ、ＣTS1 〜Ｃ
TS4 は信号Ｓ１〜Ｓ４を一時保持しておくための容量、
ＣTN1 〜ＣTN4 はノイズＮ１〜Ｎ４を一時保持しておく
ための容量である。１Ｓ〜４Ｓは信号出力線５Ｓと信号
Ｓ１〜Ｓ４を一時保持している容量ＣTS1 〜ＣTS4 とを
順次接続し、信号Ｓ１〜Ｓ４を信号出力線５Ｓに転送す
るためのスイッチ手段としてのＮＭＯＳトランジスタ、
１Ｎ〜４Ｎはノイズ出力線５ＮとノイズＮ１〜Ｎ４を一
時保持している容量ＣTN1 〜ＣTN4 とを順次接続し、ノ
イズＮ１〜Ｎ４をノイズ出力線５Ｎに転送するためのス
イッチ手段としてのＮＭＯＳトランジスタである。
例の回路構成図である。同図において、１１は出力端
子、５Ｓは信号出力線（第１の共通信号線）、５Ｎはノ
イズ出力線（第２の共通出力線）、１０は信号出力線５
Ｓに出力された信号とノイズ出力線５Ｎに出力されたノ
イズとの差動出力をとるための差動アンプ、６Ｓ，６Ｎ
はそれぞれ信号出力線５Ｓ、ノイズ出力線５Ｎを定電圧
ＶR2にリセットするためのスイッチ手段としてのＮＭＯ
Ｓトランジスタ、７Ｓ，７Ｎは同様に信号出力線５Ｓ、
ノイズ出力線５Ｎを定電圧ＶR1にリセットするためのス
イッチ手段としてのＮＭＯＳトランジスタである。ＣAS
は信号出力線５Ｓの容量、ＣANはノイズ出力線５Ｎの容
量、Ｓ１〜Ｓ４はイメージセンサの４画素の信号、Ｎ１
〜Ｎ４はイメージセンサの４画素のノイズ、ＣTS1 〜Ｃ
TS4 は信号Ｓ１〜Ｓ４を一時保持しておくための容量、
ＣTN1 〜ＣTN4 はノイズＮ１〜Ｎ４を一時保持しておく
ための容量である。１Ｓ〜４Ｓは信号出力線５Ｓと信号
Ｓ１〜Ｓ４を一時保持している容量ＣTS1 〜ＣTS4 とを
順次接続し、信号Ｓ１〜Ｓ４を信号出力線５Ｓに転送す
るためのスイッチ手段としてのＮＭＯＳトランジスタ、
１Ｎ〜４Ｎはノイズ出力線５ＮとノイズＮ１〜Ｎ４を一
時保持している容量ＣTN1 〜ＣTN4 とを順次接続し、ノ
イズＮ１〜Ｎ４をノイズ出力線５Ｎに転送するためのス
イッチ手段としてのＮＭＯＳトランジスタである。
【００２７】上記構成の信号出力回路の動作を図５のタ
イミング・チャートを用いて説明する。各パルス信号φ
SR1 〜φSR4 ，φR2，φR1のタイミングは図２に示した
第１実施例の信号出力回路のタイミングと同一である。
イミング・チャートを用いて説明する。各パルス信号φ
SR1 〜φSR4 ，φR2，φR1のタイミングは図２に示した
第１実施例の信号出力回路のタイミングと同一である。
【００２８】図５に示すように、まずパルス信号φR1に
正のパルス電圧が付加されると、ＮＭＯＳトランジスタ
７Ｓ，７Ｎが導通し、信号出力線５Ｓ、ノイズ出力線５
Ｎはそれぞれ電圧ＶR1にリセットされる。このとき信号
出力線５Ｓ、ノイズ出力線５Ｎは同電位であるので差動
アンプ１０のオフセット電圧が０であれば出力Ｖout´
はＧＮＤレベルである。
正のパルス電圧が付加されると、ＮＭＯＳトランジスタ
７Ｓ，７Ｎが導通し、信号出力線５Ｓ、ノイズ出力線５
Ｎはそれぞれ電圧ＶR1にリセットされる。このとき信号
出力線５Ｓ、ノイズ出力線５Ｎは同電位であるので差動
アンプ１０のオフセット電圧が０であれば出力Ｖout´
はＧＮＤレベルである。
【００２９】次にパルス信号φR2に正のパルス電圧が付
加されると、ＮＭＯＳトランジスタ６Ｓ，６Ｎが導通
し、信号出力線５Ｓ、ノイズ出力線５Ｎはそれぞれ電圧
ＶR2にリセットされる。このときも出力Ｖout ´はＧＮ
Ｄレベルである。
加されると、ＮＭＯＳトランジスタ６Ｓ，６Ｎが導通
し、信号出力線５Ｓ、ノイズ出力線５Ｎはそれぞれ電圧
ＶR2にリセットされる。このときも出力Ｖout ´はＧＮ
Ｄレベルである。
【００３０】次にパルス信号φSR1 に正のパルス電圧が
付加されると、ＮＭＯＳトランジスタ１Ｓ，１Ｎが導通
し、信号Ｓ１が信号出力線５Ｓに、ノイズＮ１がノイズ
出力線５Ｎに転送される。次にパルス信号φR2に正のパ
ルス電圧が付加されるとＮＭＯＳトランジスタ６Ｓ，６
Ｎが導通し、信号出力線５Ｓ、ノイズ出力線５Ｎが電圧
ＶR2にリセットされる。続いて順次信号Ｓ２〜Ｓ４、ノ
イズＮ２〜Ｎ４がそれぞれ信号出力線５Ｓ、ノイズ出力
線５Ｎに転送され、各信号，各ノイズが転送される間に
信号出力線５Ｓ、ノイズ出力線５Ｎは電圧ＶR2にリセッ
トされる。
付加されると、ＮＭＯＳトランジスタ１Ｓ，１Ｎが導通
し、信号Ｓ１が信号出力線５Ｓに、ノイズＮ１がノイズ
出力線５Ｎに転送される。次にパルス信号φR2に正のパ
ルス電圧が付加されるとＮＭＯＳトランジスタ６Ｓ，６
Ｎが導通し、信号出力線５Ｓ、ノイズ出力線５Ｎが電圧
ＶR2にリセットされる。続いて順次信号Ｓ２〜Ｓ４、ノ
イズＮ２〜Ｎ４がそれぞれ信号出力線５Ｓ、ノイズ出力
線５Ｎに転送され、各信号，各ノイズが転送される間に
信号出力線５Ｓ、ノイズ出力線５Ｎは電圧ＶR2にリセッ
トされる。
【００３１】ところで、例えば信号Ｓ１の転送ゲインを
ＧS1、ノイズＮ１の転送ゲインをＧN1とすれば、 ＧS1＝ＣTS1 ／（ＣTS1 ＋ＣAS），ＧN1＝ＣTN1 ／（ＣTN1 ＋ＣAN） である。ここで、信号出力線５Ｓの容量ＣAS、ノイズ出
力線５Ｎの容量ＣANは配線容量と寄生容量からなってお
り、容量ＣASと容量ＣANで差が生じていることがある。
容量ＣAS，ＣANの値が容量ＣTS1 ，ＣTN1 の値に比べて
無視できない程大きければ、電圧ＶR2が印加されたとき
（リセット時）に容量ＣAS，ＣANに蓄積される電荷は、
信号出力時に信号出力線５Ｓ、ノイズ出力線５Ｎに出力
された信号レベルに影響を与える。すなわち、電圧ＶR2
の値が、信号出力線５Ｓ、ノイズ出力線５Ｎに出力され
る信号の出力レベルに影響を与えることととなる。
ＧS1、ノイズＮ１の転送ゲインをＧN1とすれば、 ＧS1＝ＣTS1 ／（ＣTS1 ＋ＣAS），ＧN1＝ＣTN1 ／（ＣTN1 ＋ＣAN） である。ここで、信号出力線５Ｓの容量ＣAS、ノイズ出
力線５Ｎの容量ＣANは配線容量と寄生容量からなってお
り、容量ＣASと容量ＣANで差が生じていることがある。
容量ＣAS，ＣANの値が容量ＣTS1 ，ＣTN1 の値に比べて
無視できない程大きければ、電圧ＶR2が印加されたとき
（リセット時）に容量ＣAS，ＣANに蓄積される電荷は、
信号出力時に信号出力線５Ｓ、ノイズ出力線５Ｎに出力
された信号レベルに影響を与える。すなわち、電圧ＶR2
の値が、信号出力線５Ｓ、ノイズ出力線５Ｎに出力され
る信号の出力レベルに影響を与えることととなる。
【００３２】図４は、電圧ＶR2をパラメータとし信号出
力線５Ｓ、ノイズ出力線５Ｎに出力された信号レベルを
プロットした図である。
力線５Ｓ、ノイズ出力線５Ｎに出力された信号レベルを
プロットした図である。
【００３３】図４は、容量ＣAS，ＣANに差があり、転送
ゲインが信号とノイズとで異なっている状態を示してお
り、電圧ＶR2が図４のＶRES1，ＶRES2，ＶRES3（ＶRES1
＜ＶRES2＜ＶRES3）の値をとったときの信号出力線５Ｓ
の電圧レベル、ノイズ出力線５Ｎの電圧レベル、差動出
力Ｖout ´の波形は図５に示される通りとなる。
ゲインが信号とノイズとで異なっている状態を示してお
り、電圧ＶR2が図４のＶRES1，ＶRES2，ＶRES3（ＶRES1
＜ＶRES2＜ＶRES3）の値をとったときの信号出力線５Ｓ
の電圧レベル、ノイズ出力線５Ｎの電圧レベル、差動出
力Ｖout ´の波形は図５に示される通りとなる。
【００３４】図５に示すように、電圧ＶR2＝ＶRES2（電
圧ＶR2＝ＶRES2の場合は実線で図示）以外では、信号Ｓ
１，Ｓ２がダークレベルであっても、信号出力線５Ｓ、
ノイズ出力線５Ｎが電圧ＶR1にリセットされている期間
の差動出力とレベル差を生じてしまう（図５中、Ｖout
´において、電圧ＶR2＝ＶRES1の場合は破線図示、電圧
ＶR2＝ＶRES2の場合は一点鎖線図示）。
圧ＶR2＝ＶRES2の場合は実線で図示）以外では、信号Ｓ
１，Ｓ２がダークレベルであっても、信号出力線５Ｓ、
ノイズ出力線５Ｎが電圧ＶR1にリセットされている期間
の差動出力とレベル差を生じてしまう（図５中、Ｖout
´において、電圧ＶR2＝ＶRES1の場合は破線図示、電圧
ＶR2＝ＶRES2の場合は一点鎖線図示）。
【００３５】そこでイメージセンサの基準レベルとして
ダークレベルをクランプする期間（パルスφR1に正のパ
ルス電圧が付加されている期間）は信号出力線５Ｓ、ノ
イズ出力線５Ｎを電圧ＶR1（＝Ｓ1 ＝Ｓ2 ）にリセット
し、信号及びノイズを容量ＣTS1 〜ＣTS4 ，ＣTN1 〜Ｃ
TN4 から信号出力線５Ｓ、ノイズ出力線５Ｎに転送して
いる期間は電圧ＶR2（＝ＶRES2）にリセットすることに
より、イメージセンサの基準レベルを正確にクランプす
ることができる。
ダークレベルをクランプする期間（パルスφR1に正のパ
ルス電圧が付加されている期間）は信号出力線５Ｓ、ノ
イズ出力線５Ｎを電圧ＶR1（＝Ｓ1 ＝Ｓ2 ）にリセット
し、信号及びノイズを容量ＣTS1 〜ＣTS4 ，ＣTN1 〜Ｃ
TN4 から信号出力線５Ｓ、ノイズ出力線５Ｎに転送して
いる期間は電圧ＶR2（＝ＶRES2）にリセットすることに
より、イメージセンサの基準レベルを正確にクランプす
ることができる。
【００３６】
【発明の効果】以上説明したように本発明によれば、共
通信号線を互いに異なる複数の定電圧にリセットするた
めのリセット手段を設け、信号をタイミングによって都
合のよい定電圧にリセットすることにより、信号処理を
容易に行なうことができる。
通信号線を互いに異なる複数の定電圧にリセットするた
めのリセット手段を設け、信号をタイミングによって都
合のよい定電圧にリセットすることにより、信号処理を
容易に行なうことができる。
【００３７】また本発明によれば、共通信号線を異なる
二つの定電圧にリセットするためのリセット手段を設
け、前記共通信号線に一連の信号群が出力される前の期
間は第１の定電圧によりリセットを行ない、該一連の信
号群が出力されている期間は第２の定電圧によりリセッ
トを行なうことで、必要に応じて、第１の定電圧又は／
及び第２の定電圧の定電圧を変えることができ、該共通
信号線から信号処理を容易化した信号群を出力すること
ができる。
二つの定電圧にリセットするためのリセット手段を設
け、前記共通信号線に一連の信号群が出力される前の期
間は第１の定電圧によりリセットを行ない、該一連の信
号群が出力されている期間は第２の定電圧によりリセッ
トを行なうことで、必要に応じて、第１の定電圧又は／
及び第２の定電圧の定電圧を変えることができ、該共通
信号線から信号処理を容易化した信号群を出力すること
ができる。
【００３８】本発明は、イメージセンサの複数の画素か
ら出力される複数の信号を共通信号線から順次出力し、
各信号の出力前に該共通信号線をリセットする信号出力
回路に好適に用いられる。また本発明は、イメージセン
サの複数の信号を第１の共通信号線から順次出力すると
ともに、複数のノイズを第２の共通信号線から順次出力
し、該信号及び該ノイズの出力前に前記第１及び第２の
共通信号線をリセットする信号出力回路にも好適に用い
られる。
ら出力される複数の信号を共通信号線から順次出力し、
各信号の出力前に該共通信号線をリセットする信号出力
回路に好適に用いられる。また本発明は、イメージセン
サの複数の信号を第１の共通信号線から順次出力すると
ともに、複数のノイズを第２の共通信号線から順次出力
し、該信号及び該ノイズの出力前に前記第１及び第２の
共通信号線をリセットする信号出力回路にも好適に用い
られる。
【図１】本発明の信号出力回路の第１実施例の回路構成
図である。
図である。
【図２】上記第１実施例の信号出力回路の動作を説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
【図３】本発明の信号出力回路の第２実施例の回路構成
図である。
図である。
【図４】電圧ＶR2をパラメータとし信号出力線５Ｓ、ノ
イズ出力線５Ｎに出力された信号レベルをプロットした
図である。
イズ出力線５Ｎに出力された信号レベルをプロットした
図である。
【図５】上記第２実施例の信号出力回路の動作を説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
【図６】従来の信号出力回路の構成を示す回路構成図で
ある。
ある。
【図７】図６の信号出力回路のタイミング・チャートで
ある。
ある。
１ ＮＭＯＳトランジスタ、 ２ ＮＭＯＳトランジス
タ、 ３ ＮＭＯＳトランジスタ、 ４ ＮＭＯＳトラ
ンジスタ、 ５ 共通信号線、 ６ ＮＭＯＳトランジ
スタ、 ７ ＮＭＯＳトランジスタ、 ８ 出力バッフ
ァ・アンプ、９ 出力端子。
タ、 ３ ＮＭＯＳトランジスタ、 ４ ＮＭＯＳトラ
ンジスタ、 ５ 共通信号線、 ６ ＮＭＯＳトランジ
スタ、 ７ ＮＭＯＳトランジスタ、 ８ 出力バッフ
ァ・アンプ、９ 出力端子。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14 H04N 5/335 H01L 27/14 G06T 1/00 420
Claims (6)
- 【請求項１】 複数の信号源から出力される複数の信号
を共通信号線から順次出力し、各信号の出力前に該共通
信号線をリセットする信号出力回路において、前記共通
信号線を互いに異なる複数の定電圧にリセットするため
のリセット手段を有することを特徴とする信号出力回
路。 - 【請求項２】 複数の信号源から出力される複数の信号
を共通信号線から順次出力し、各信号の出力前に該共通
信号線をリセットする信号出力回路において、前記共通
信号線を異なる二つの定電圧にリセットするためのリセ
ット手段を有し、前記共通信号線に一連の信号群が出力
される前の期間は第１の定電圧によりリセットを行な
い、該一連の信号群が出力されている期間は第２の定電
圧によりリセットを行なうことを特徴とする信号出力回
路。 - 【請求項３】 イメージセンサの複数の画素から出力さ
れる複数の信号を共通信号線から順次出力し、各信号の
出力前に該共通信号線をリセットする信号出力回路にお
いて、前記共通信号線を異なる二つの定電圧にリセット
するためのリセット手段を有し、前記共通信号線に複数
の信号が出力される前の期間は第１の定電圧によりリセ
ットを行ない、該複数の信号が出力されている期間は第
２の定電圧によりリセットを行なうことを特徴とする信
号出力回路。 - 【請求項４】 前記第２の定電圧を信号の取りうる値の
中間値とした請求項２または請求項３記載の信号出力回
路。 - 【請求項５】 イメージセンサの複数の画素から出力さ
れる複数の信号を第１の共通信号線から順次出力すると
ともに、イメージセンサの複数の画素から出力される複
数のノイズを第２の共通信号線から順次出力し、該信号
及び該ノイズの出力前に前記第１及び第２の共通信号線
をリセットする信号出力回路において、前記第１及び第
２の共通信号線を異なる二つの定電圧にリセットするた
めのリセット手段を有し、前記第１及び第２の共通信号
線に複数の信号及び複数のノイズが出力される前の期間
は第１の定電圧によりリセットを行ない、複数の信号及
び複数のノイズが出力されている期間は第２の定電圧に
よりリセットを行なうことを特徴とする信号出力回路。 - 【請求項６】 イメージセンサの画素が暗状態の場合
に、前記第１及び第２の共通信号線にそれぞれ出力され
る信号とノイズとが同じレベルの電圧となるような電圧
に、前記第２の定電圧を設定した請求項５記載の信号出
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15744891A JP3199323B2 (ja) | 1991-06-03 | 1991-06-03 | 信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15744891A JP3199323B2 (ja) | 1991-06-03 | 1991-06-03 | 信号出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04357774A JPH04357774A (ja) | 1992-12-10 |
| JP3199323B2 true JP3199323B2 (ja) | 2001-08-20 |
Family
ID=15649883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15744891A Expired - Fee Related JP3199323B2 (ja) | 1991-06-03 | 1991-06-03 | 信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3199323B2 (ja) |
-
1991
- 1991-06-03 JP JP15744891A patent/JP3199323B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04357774A (ja) | 1992-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4287441A (en) | Correlated double sampling CCD video preprocessor-amplifier | |
| JPH04179996A (ja) | サンプルホールド回路およびこれを用いた液晶ディスプレイ装置 | |
| US6950132B1 (en) | Image sensor and method for driving an image sensor for reducing fixed pattern noise | |
| JP2575964B2 (ja) | 固体撮像装置 | |
| JP3801112B2 (ja) | 画像読取信号処理装置 | |
| US6043812A (en) | Liquid crystal drive circuit and liquid crystal display device | |
| JPH04147498A (ja) | サンプルホールド回路 | |
| US4954703A (en) | Color line sensor apparatus | |
| JP3199323B2 (ja) | 信号出力回路 | |
| US5515103A (en) | Image signal processing apparatus integrated on single semiconductor substrate | |
| JP2713193B2 (ja) | γ補正回路 | |
| JP3064703B2 (ja) | サンプルホールド回路 | |
| JPS6069969A (ja) | イメ−ジセンサ | |
| JP2811704B2 (ja) | Ｃｃｄ出力回路 | |
| US4821104A (en) | Image sensor having reduced fixed-noise output using flip flop circuit | |
| JP3570301B2 (ja) | 映像信号処理回路 | |
| JPH0211067A (ja) | ビデオ信号処理システム | |
| EP1353500A2 (en) | Image sensor | |
| JP2545999B2 (ja) | γ補正回路 | |
| JPH02146194A (ja) | サンプルホールド回路 | |
| JPH04345277A (ja) | 電圧ホールド回路 | |
| JP3142278B2 (ja) | 固体撮像装置およびマルチチップ撮像装置 | |
| JP2548220B2 (ja) | 映像信号処理装置 | |
| JP3038985B2 (ja) | イメージセンサ | |
| JP3035413B2 (ja) | サンプル・ホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |