KR930002145B1 - 신호 처리 장치 - Google Patents

신호 처리 장치 Download PDF

Info

Publication number
KR930002145B1
KR930002145B1 KR1019900004815A KR900004815A KR930002145B1 KR 930002145 B1 KR930002145 B1 KR 930002145B1 KR 1019900004815 A KR1019900004815 A KR 1019900004815A KR 900004815 A KR900004815 A KR 900004815A KR 930002145 B1 KR930002145 B1 KR 930002145B1
Authority
KR
South Korea
Prior art keywords
signal
digital
potential
video signal
input
Prior art date
Application number
KR1019900004815A
Other languages
English (en)
Other versions
KR900017416A (ko
Inventor
앨런 캔필드 배쓰
토마스 프링 러쎌
Original Assignee
톰슨 컨슈머 일렉트로닉스 인코포레이티드
에릭 피. 허맨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 컨슈머 일렉트로닉스 인코포레이티드, 에릭 피. 허맨 filed Critical 톰슨 컨슈머 일렉트로닉스 인코포레이티드
Publication of KR900017416A publication Critical patent/KR900017416A/ko
Application granted granted Critical
Publication of KR930002145B1 publication Critical patent/KR930002145B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57—Control of contrast or brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Picture Signal Circuits (AREA)
  • Television Receiver Circuits (AREA)
  • Color Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Stereophonic System (AREA)
  • Feedback Control In General (AREA)

Abstract

내용 없음.

Description

신호 처리 장치
제1도는 본 발명을 기술하는데 유용한 파형 다이어그램.
제2도는 본 발명의 실시예를 포함하며 화상-대-화상 비디오 신호 프로세서에 포함된 아날로그 및 디지탈 신호 처리 회로의 블럭 다이어그램.
* 도면의 주요부분에 대한 부호의 설명
10, 12 : 비디오 신호원 14 : 스위치
16 : 시스템 제어 회로 22, 38 : 멀티플렉서
24 : 디지탈-대-아날로그 변환기 32, 36 : 버퍼 증폭기
본 발명은 디지탈 및 아날로그 회로를 사용하는 신호 처리 회로 및 시스템에 관한 것이다.
아날로그 신호가 PCM 포맷에서 처리되는 펄스 코드 변조(PCM)(예를들면, 바이너리)형태로 변환되고 그때 다시 아날로그 형태로 변환되는 디지탈 신호 처리시스템에서, 신호에 대해 필요한 양자화 해상도 및 동적 범위와 일치하는 가장 적은수로 샘플당 비트수를 억제하는 것은 바람직하다. 그러나 실제로 샘플당 비트수는 디지탈 시스템을 통한 샘플의 진행만큼 증가할 수도 있으며, 디지탈-대-아날로그 변환기의 필요한 비트 용량은 아날로그-대-디지탈 변환기의 샘플 비트폭을 초과할 수도 있다. 이것은 특히 비디오 신호 처리에서 사실로 나타난다. 예를들면 검고 하얀 비디오 영상을 나타내는 디지탈로 처리된 휘도 신호를 생각하기로 한다. 영상의 평균 명도는 휘도 신호의 D.C. 또는 평균 진폭에 따른다. 휘도 신호의 동적 범위가 프로세싱 시스템의 비트 폭에 의해 표시될 수 있는 최대 값과 정확히 동등하다면, 명도 제어는 한편으로 신호피크의 클리핑 없이 다른 한편으로 시스템 비트폭을 확장시키는 것 없이 디지탈로 이행될 수 없다. 일반적으로 양쪽 방법은 실행을 위태롭게 하거나 또는 시스템 비용을 증가시키기 때문에 바람직하지 못하다.
분리원으로 부터의 비디오 영상이 단일 표시 스크린의 예외적인 부분에 동시에 표시되는 화상-인-화상비디오 시스템을 생각하기로 한다. 일반적으로 시청자의 주의가 두 영상중 한 영상에만 이끌려지지 않도록 양 영상의 평균 명도가 동등한 것은 바람직하다. 두 영상의 평균 명도가 동등하도록 하기 위하여, 일반적인 화상-인-화상 수상기는 두 영상을 나타내는 두 신호를 D.C. 기준 값으로 클램프되도록 한다.
본원은 신호질을 저하시키거나 또는 시스템 비트폭을 연장시키는 것없이도 디지탈 및 아날로그 비디오 프로세싱 시스템에서 디지탈 D.C. 레벨 제어의 기능을 제공한다.
본 발명은 처리된 신호의 평균값 또는 D.C. 값을 조정하는 디지탈 제어 시스템을 포함한다. 상기 시스템은 변환기로부터 출력 신호의 D.C. 레벨을 선택적으로 오프세트시키기 위하여 출력 단자에 접속된 회로망을 가지는 디지탈-대-아날로그 변환기를 포함한다. 디지탈-대-아날로그 변환기의 출력 접속체는 캐패시터의 한 전극에 접속된다. 캐패시터의 다른 전극은 시스템의 출력 단자에 접속되고 기준 전위원에 접속된다. 변환될 디지탈 신호와 D.C. 제어값은 멀티플렉서를 통하여 디지탈-대-아날로그 변환기에 선택적으로 결합된다. 기준 전위는 디지탈-대-아날로그 변환기에 결합될 D.C. 제어값과 동시에 예정된 간격에서 캐패시터에 결합된다. 다른 간격에서 디지탈 신호가 디지탈-대-아날로그 빈환기에 결합될때, 디지탈-대-아날로그 변환기의 출력은 출력 신호를 선택적으로 오프 세트시키는 회로망에 의해 오프세트된 D.C.이다.
제1도는 표준 NTSC형 기저대 합성 비디오 신호의 하나의 수평 라인을 도시한다. 상기 신호는 수평 동기 성분, 기준 주파수 또는 버스트 성분, 블랭킹 레벨 성분 및 정보 성분을 포함한다. 각 성분의 진폭은 IRE 유니트에서 표준화되며 측정되고 수평 동기 성분의 티프는 마이너스 40IRE 유니트에서 가장 네거티브하며 정보 성보의 최대값은 100IRE 유니트에서 가장 포지티브한다. 블랭킹 레벨은 제로 IRE에 있으며 영상으로 표시된 정상적인 검은 표시보다도 약 더 검다. 수평 동기 펄스가 신호로부터 스트리프되면 비디오정보에 의해 표시될 영상의 평균 명도는 라인 간격을 통해 비디오 정보의 평균 또는 D.C. 값의 선형 함수이다.
제2도는 화상-인-화상 시스템의 일반적인 프로세싱 장치의 일부분을 도시한다. 제2도에서, 종래에는 동조-IF-검출 회로일 수도 있는 각 신호원(10, 12)으로 부터의 두 비디오 신호 A, B는 스위치(14)에 인가된다. 스위치(14)는 사용자 입력에 응답하여 시스템 제어 회로(16)에 의해 제어되며 입력 신호(A, B)중 하나 또는 양쪽을 각 메인 비디오 및 화상-인-화상 신호 프로세싱 통로를 루틴시킨다. 메인 비디오 프로세싱 통로는 동기 신호를 추출하여 편향 및 블랭킹 신호를 발생시키며, 표시 장치에 적용할 비디오 정보 성분을 제한하는 회로를 포함할 수도 있는 회로(18)를 포함한다. 프로세싱 회로(18)로부터의 출력 신호는 버퍼증폭기(32)에 결합된다. 버퍼 증폭기(32)에 의해 제공된 출력 신호는 멀티플렉싱 회로(38)의 한 입력에 결합된다. 화상-인-화상 프로세싱 통로로부터의 신호는 멀티플렉싱 회로(38)의 제2입력 단자에 결합된다. 멀티플렉싱 회로(38)는 메인 영상에서 인세트 같은 화상-인-화상 영상을 표시하도록 포맷된 신호를 발생하기 위하여 메인 비디오 신호 및 화상-인-화상 신호(비디오 신호 프로세싱 기술로 공지된 바와같은)를 선택적인 시분할 방식으로 멀티플렉스하는 화상-인-화상 프로세서로부터 제어 신호에 의해 조절된다. 멀티플렉싱 회로(38)의 출력(40)은 표시 신호를 조절하는 다른 프로세싱 회로(도시되지 않음)에 결합된다.
공지된 화상-인-화상 프로세서는 합성 비디오 신호 또는 성분 비디오 신호를 처리하는 두가지 형태가있다. 전자의 경우, 다른 프로세싱 회로는 초기 칼라에 연관된 R, G 및 B신호를 발생하기 위하여 휘도 및 색도 신호를 분리하는 장치를 포함한다. 이경우 회로(18)는 미니멀 프로세싱 회로를 포함한다.
성분 시스템에서, 휘도 및 색도 신호는 분리 처리된다. 성분 시스템은 양 성분을 처리하기 위하여 제2도에 도시된 복제 회로를 어느정도 필요로 한다. 이경우, 회로(18)는 휘도 및 색도 성분을 분리하는 회로를 포함하고, 멀티플렉서(40)다음의 다른 프로세싱 회로는 단일화 된다.
제2도의 장치가 비디오 신호의 합성 비디오 신호 또는 휘도 성분을 처리하는 것으로 생각하기로 한다.
화상-인-화상 프로세싱 통로는 프로세싱 회로(20)를 포함하며, 상기 회로의 목적은 제2비디오 신호를 메인 비디오 신호로 동기화시키며 제2비디오 신호를 압축시키는 것이다. 프로세싱 회로(20)는 아날로그 비디오 신호를 PCM 신호를 변환시키는 아날로그-대-디지탈 변환기를 포함할 수도 있다. 부가하여, 상기프로세싱 회로는 PCM비디오 신호를 기억하는 필드 또는 프레임 메모리와, 메모리로부터의 신호 판독과 메모리로의 기록을 동기화시키는 타이밍 회로를 포함한다. 프로세싱 회로(20)로부터 동기된 PCM샘플은 디지탈-대-아날로그 변환기(24)에 결합되며, 상기 샘플은 아날로그 방식으로 변환되고 그다음 버퍼 증폭기(36)를 통하여 멀티플렉싱 회로(38)에 결합된다.
상기 기술된 명세서에 있어서 회로(20)의 용량은 중요치 않다. PCM 샘플의 비트폭은 디지탈-대-아날로그 변환기(DAC)의 샘플 입력 포트의 비트폭과 일치하면 된다. 상기 예에서, 프로세서(20)는 6비트 두개의 성분, 샘플에서 비디오 신호를 처리하고 프로세서(20)에 의해 제공된 네거티브 바이너리 샘플은 비디오신호의 블랭킹 레벨에 대응한다. IRE유니트(제1도)의 견지에서, 6개의 비트 샘플의 64가능 상태는 100IRE비디오 정보 범위를 스팬한다. 포지티브 31 유니트는 100IRE에 대응하고, 네거티브 32 유니트는 제로IRE 또는 블랭킹 레벨에 대응하며 제로 유니트는 50 IRE에 대응한다. 일반적으로 시스템이 합성 또는 성분 신호를 처리하는지 아닌지를 유의해야 하며, 제2신호의 수평동기 또는 버스트 성분을 기억 및 출력시키는 것은 필요하지 않다. 상기 성분은 회로(20)내부에서 사용될 수도 있으나 다른 프로세싱에는 필요치 않다. 그러므로 신호 보전을 유지하면서 회로(20)는 0-100 IRE 비디오 정보 범위에 대응하는 64PCM 상태로 배열된다.
제2비디오 신호 레벨이 기술된 6-비트 시스템에서 100 IRE이고, a) 평균 명도 레벨 증가, b) DAC(24)비트 용량의 비증가 또는 비디오 신호 클립, c) 기능을 디지탈로 수행한다. 일정한 바이너리 값이 명도레벨을 상승시키는 PCM 비디오 신호에 인가되면 부가적인 비트는 최대 신호값 발생의 클리핑을 제외하는 샘플에 부가되고 DAC(24)의 비트 용량은 상기 조건중의 하나에 반하여 증가된다.
메인 및 제2비디오 신호는 다른 채널의 소스이고 역 전송 상태에 기인하여 제로 IRE를 분리하는 블랭킹레벨을 가질수도 있다. 메인 및 인세트 영상 사이에서 다른 명도 레벨은 시청자를 번거롭게 할 수도 있다. 그러므로 동일값으로 메인 및 제2비디오 신호의 D.C. 또는 평균 레벨을 클램프하는 장치를 포함하는 것은 바람직하다.
상술한 양 기능은 전류원, 캐패시터, 두개의 스위치 및 멀티플렉서를 부가하여 다음과 같이 수행될 수도있다. 첫째로, DAC(24)는 DAC(24)의 출력단자와 공급 전위사이에 접속된 저항(28)에 의하여 출력 전압으로 변환되는 출력 전류를 제공한다. 또한, DAC(24)는 네거티브(32)의 PCM 입력값에 제로 전류를 제공한다. 세번째로 제어 회로(16) 또는 프로세서(20)는 명도 제어값을 제공하도록 배치된다.
명도 제어값은 멀티플렉서(22)의 한 입력 포트에 결합된다. 프로세서(20)로부터의 PCM 비디오 신호는 멀티플렉서(22)의 제2입력 포트에 결합되며, 상기 멀티플렉서의 출력 포트는 DAC(24)에 접속된다. 멀티플렉서(22)는 메인 신호 프로세서에 의해 제공된 신호 BL(접속체(19)에 의해 조절되고 수평 블랭킹 동안 명도 제어값을 DAC에 결합시키며, 활성 비디오 동안 비디오 신호를 DAC에 결합시킨다.
일정한 전류원(26)은 스위치(27)를 통하여 DAC(24)의 출력 포트에 결합된다. 스위치(27)는 신호 BL에의해 조정되고 활성 비디오 동안 폐쇄된다.
캐패시터(30)는 DAC(24)의 출력 포트를 버퍼증폭기(36)에 접속시킨다. 저항(34)은 버퍼 증폭기(32)(메인 비디오신호)로부터 다른 스위치(33)를 통하여 캐패시터 및 버퍼 증폭기(36)의 상호 접속에 결합된다. 스위치(33)는 프로세서(18)에 발생된 클램프 신호 CL에 의해 조정되고 블랭킹 레벨이 존재하고 활성 비디오 정보의 지속 기간동안 개방될 때, 수평 블랭킹 간격동안 폐쇄된다.
버스트의 평균값이 블랭킹 레벨과 동일함으로, 스위치(33)는 합성 비디오 신호의 버스트 성분동안 페쇄될수도 있다. 저항(34)값은 버퍼 증폭기(32)의 출력 임피던에 비해 충분히 높음으로 증폭기(32)의 출력전위는 영향을 받지 않는다. 캐패시터(30)에서 메인 비디오 신호의 AC리플을 완전히 억제할 정도로 높지 않아도 된다.
클램프/명도 회로는 다음과 같이 동작한다. 전류원(26)은 DAC(24)에 의해 제공된 전류 범위 1/Nth와 동일한 전류를 제공한다. 상기 전류는 활성 비디오 동안 인가되며, 저항(28)에 의해 도통되고 DAC(24)에 의해 제공되고 출력 전류에 의해 발생된 전위 범위 1/Nth오프세트 전위를 발생시킨다.
블랭킹 주기동안 스위치(33)는 폐쇄되고 메인비디오 신호의 블랭킹 레벨은 제2비디오 신호상의 동일값 블랭킹 레벨을 설정하는 캐패시터(30)상에 압축된다. 스위치(33)가 폐쇄되는 동안 멀티플렉서(22)가 조절되여 명도 레벨 제어값을 DAC(24)의 입력 포트에 인가하며 스위치(37)는 개방된다. 명도 레벨 제어값이DAC의 동작 범위 1/Nth와 동일하다면, DAC(24)는 최대 출력 전류 1/Nth와 동일한 출력 전류를 발생하여DAC 전류에 의해 발생된 전위 범위 1/Nth와 동일한 저항(28) 양단에서 전위를 발생한다. 블랭킹 주기의 끝에서, 스위치(33)는 개방되여 캐패시터(30)의 출력 전극에 설정된 메인 신호 블랭킹 레벨을 갖는 메인 및 제2비디오 신호를 비접속시킨다. 부가하여, 스위치(37)는 폐쇄되고 멀티플렉서(22)는 제2비디오 신호와 DAC(24)를 결합시키도록 조절된다. 제2비디오 신호는 블랭킹 레벨과 동일한 값을 가지며, DAC(24)는 제로 출력 전류를 제공한다. 전류원(26)는 1/Nth값 전류를 저항(28)에 인가하며 그다음 스위치 오버하여 D.C. 전위 변화는 저항(28) 양단에서 발생하지 않는다. D.C. 전위 변화가 DAC의 출력 접속(캐패시터 (30)의 입력 접속)에서 일어나지 않는다면, D.C. 변화도 캐패시터(30)의 출력 전극에서 일어나지 않는다. 그러므로, 제2비디오 신호의 평균 명도 레벨은 스위치(33)를 통하여 캐패시터(30)에 인가되는 메인 비디오 신호의 블랭킹 레벨을 참조한다.
제2비디오의 명도 레벨을 변경하는 것을 생각해 보기로 한다. DAC의 동적 범위 1/Nth배에 크거나 작은 명도 제어값이 블랭킹 주기동안 DAC에 결합된다면, 스위치(27)가 폐쇄되고 비디오 신호가 DAC에 결합될때, △V의 D.C. 시프트는 저항(28)양단에서 발생한다. 예를들면, DAC의 동적 범위 2/N배의 명도 제어값을 고려하면, 블랭킹 동안(스위치(27)는 개방 및 스위치(33)는 폐쇄) DAC의 동적 범위 2/N의 전위는 캐패시터(30)의 입력 전극에 결합되고, 메인 비디오 블랭킹 레벨은 출력 전극에 결합된다. 그때, 스위치(33)는 개방되고 제2비디오 신호는 DAC의 입력에 인가되며 스위치(27)는 폐쇄되며 1/N 전류원과 캐패시터(30)를 접속시킨다. 캐패시터(30)의 입력측에서 D.C. 레벨은 DAC의 동적범위 △V=2/N-1/N=1/N배씩 감소된다. 상기 전위 변화 △V는 캐패시터(30) 양단에 결합되며, △V씩 만큼 명도 레벨을 감소시킨다. 반대로, 블랭킹 주기동안, 마이너스(32)의 명도 레벨(제로 출력 전류값)이 DAC에 인가된다면, DAC의 동작범위인 1/N배의 포지티브 D.C. 전위 시프트 △V는 캐패시터(30)양단에 결합된다. 전술한 장치에서, 제2비디오 신호의 명도 레벨은 DAC의 동적범위 1/Nth위로 조정될 수 있고 DAC의 동적 범위(N-1)/N배 아래로 조정될 수도 있다. 이러한 D.C. 조정은 동적 범위 또는 DAC의 비트 폭 또는 디지탈 프로세싱 회로를 변경하는 것 없이도 달성된다.
전술한 예는 화상-인-화상 수상기에서 비디오 신호의 D.C. 또는 명도 레벨을 변화시키는 회로에 대해 기술하였다. 비디오 또는 다른 신호의 D.C. 레벨을 디지탈로 제어하는데 적용가능한 다수의 장치는 소자(42, 44, 46)로 표시된다. 일반적인 실시예에서, 소자(42-46)는 스위치(33), 저항(34) 및 메인 비디오 신호대신에 이용된다. 상기 실시예에서, 시간 주기 동안 스위치(27)가 개방될 때, 스위치(44)는 폐쇄되고 전위원(46)에 의해 제공된 기준 전위 VREF를 캐패시터(30)의 출력측에 결합시킨다. 출력 신호의 D.C. 제어는값 VREF에 비례하여 이루어진다.
제2도의 장치는 전압 오프세트를 제공하기 위하여 전류-출력형 DAC와 함께 작용하는 전류원(26)을 포함한다. 이러한 전위 오프세트 값은 공지된 전위 레벨 시프트 회로를 사용하는 전압-출력형 DAC에 포함될 수도 있는 것을 쉽게 이해할 수 있다.

Claims (5)

  1. PCM 신호 제공용 PCM 신호 입력 수단과 D.C. 제어 신호 제공용 D.C. 제어 입력 수단과 입력 및 출력 포트를 갖는 디지탈-대-아날로그 변환 수단을 구비하는 신호 처리 장치에 있어서, 상기 디지탈-대-아날로그 변환 수단의 출력 포트에 결합된 제1전곡과, 출력 신호 제공용 제2전극을 갖는 캐패시터와, 전극에서 오프세트 전위를 설정하는 선택적으로 동작가능한 전위 오프세트 수단과, 상기 PCM 신호를 상기 디지탈-대-아날로그 변환 수단의 입력 포트에 결합시키는 동시에 제1간격동안 상기 제1전극에 D.C. 오프세트 전위를 제공하는 상기 전위 오프세트 수단을 조절하며, 상기 전위 오프 세트 수단을 디세이블하는 동시에 간섭 간격동안 상기 D.C. 제어 신호를 상기 디지탈-대-아날로그 변환 수단에 결합시키는 부가적인 수단을 특징으로 하는 신호 처리 장치.
  2. 제1항에 있어서, 기준 전위원이 제공되며, 상기 부가적인 수단은 상기 간섭 간격동안 상기 기준 전위를 상기 제2전극에 결합시키는 것을 특징으로 하는 신호 처리 장치.
  3. 제1 또는 2항에 있어서, 상기 오프세트 전위 수단은 전류 출력 단자를 갖는 전류원과, 상기 전류 출력단자를 상기 제1전극에 결합시키는 스위치 수단을 구비하는 것을 특징으로 하는 신호 처리 장치.
  4. 제1 또는 2항에 있어서, 상기 부가적인 수단은 상기 PCM 신호 입력 수단 및 상기 D.C. 제어 입력수단에 각각 결합되는 제1 및 제2입력 포트와, 상기 디지탈-대-아날로그 변환 수단의 입력 포트에 결합된 출력 포트를 갖는 멀티플렉서를 포함하는 것을 특징으로 하는 신호 처리 장치.
  5. 제2항에 있어서, 상기 PCM 신호는 제1비디오 신호이고, 상기 기준 전위원은 상기 제1비디오 신호에 동기된 제2비디오 신호원이고, 상기 간섭 간격은 상기 비디오 신호의 블랭킹 간격과 일치하는 것을 특징으로 하는 신호 처리 장치.
KR1019900004815A 1989-04-12 1990-04-09 신호 처리 장치 KR930002145B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US335,195 1989-04-12
US07/335,195 US4965669A (en) 1989-04-12 1989-04-12 Apparatus for digitally controlling the D.C. value of a processed signal
US335195 1989-04-12

Publications (2)

Publication Number Publication Date
KR900017416A KR900017416A (ko) 1990-11-16
KR930002145B1 true KR930002145B1 (ko) 1993-03-26

Family

ID=23310687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004815A KR930002145B1 (ko) 1989-04-12 1990-04-09 신호 처리 장치

Country Status (10)

Country Link
US (1) US4965669A (ko)
EP (1) EP0392833B1 (ko)
JP (1) JP2582307B2 (ko)
KR (1) KR930002145B1 (ko)
CN (1) CN1024244C (ko)
CA (1) CA2013342A1 (ko)
DE (1) DE69014229T2 (ko)
ES (1) ES2064620T3 (ko)
FI (1) FI95336C (ko)
MY (1) MY105531A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130800A (en) * 1989-12-28 1992-07-14 North American Philips Corporation Picture out of picture feature for wide-screen display
JP3143117B2 (ja) * 1990-09-25 2001-03-07 キヤノン株式会社 信号処理装置
US5202765A (en) * 1991-05-06 1993-04-13 Thomson Consumer Electronics, Inc. Television receiver with picture in picture and non-linear processing
EP0523299A1 (en) * 1991-07-18 1993-01-20 International Business Machines Corporation System and method for combining multiple composite video signals
KR930007260A (ko) * 1991-09-16 1993-04-22 강진구 Tv/ttx 콘트라스트 및 브라이트 공통 제어방법 및 회로
FI95853C (fi) * 1991-11-08 1996-03-25 Nokia Mobile Phones Ltd Menetelmä D/A-muuntimen offset-jännitteiden vaihteluiden vaikutuksen korjaamiseksi muuntimen lähtöjännitteestä
US5343255A (en) * 1992-09-17 1994-08-30 Thomson Consumer Electronics, Inc. Video processing circuit with IF AGC loop, auxiliary video clamp and shared reference voltage source formed on common integrated circuit
US5361101A (en) * 1993-11-19 1994-11-01 Zenith Electronics Corporation Preamplifier for multimedia display
JPH07264503A (ja) * 1994-03-23 1995-10-13 Toshiba Corp テレビジョン受像機
KR0144260B1 (ko) * 1994-11-15 1998-07-15 구자홍 피아이피 기능의 에이치디티브이
US5841488A (en) * 1995-12-28 1998-11-24 Thomson Consumer Electronics, Inc. Multiple video input clamping arrangement
US5767921A (en) * 1996-05-06 1998-06-16 Winbond Electronics Corp. Method and apparatus for gradually adjusting color components of digital video data
US5864371A (en) * 1997-05-08 1999-01-26 Sony Corporation Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation
US6141064A (en) * 1997-05-08 2000-10-31 Sony Corporation Luminance signal generation circuit with single clamp in closed loop configuration
US5999221A (en) * 1997-05-08 1999-12-07 Sony Corporation Horizontal synchronization pulse generation circuit
JP2003304560A (ja) 2002-04-10 2003-10-24 Sony Corp デジタルビデオエンコーダ
US8233529B2 (en) * 2008-08-14 2012-07-31 Mediatek Inc. Video decoder

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3955047A (en) * 1974-04-16 1976-05-04 Rca Corporation D.C. reinsertion in video amplifier
JPS5754983B2 (ko) * 1974-04-19 1982-11-20
NL7901722A (nl) * 1979-03-05 1980-09-09 Philips Nv Klemschakeling voor een videosignaal.
JPS5676691A (en) * 1979-11-28 1981-06-24 Hitachi Ltd Television receiver with plurality of screen display
JPS5767380A (en) * 1980-10-15 1982-04-23 Alps Electric Co Ltd Video clamping circuit
DE3214756C2 (de) * 1981-05-02 1991-10-17 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum Ermitteln des Wertes eines Referenzpegels
JPS58178670A (ja) * 1982-04-12 1983-10-19 Alps Electric Co Ltd ビデオ・クランプ回路
US4742392A (en) * 1983-08-04 1988-05-03 Canon Kabushiki Kaisha Clamp circuit with feed back
US4718119A (en) * 1984-08-27 1988-01-05 Motorola Inc. AGC circuit including a precision voltage clamp and method
KR900002645B1 (ko) * 1985-03-27 1990-04-21 가부시기가이샤 히다찌세이사꾸쇼 크람푸 회로
EP0205923B1 (en) * 1985-05-21 1990-08-08 Citizen Watch Co. Ltd. Auto-pedestal level clamp circuit
US4660085A (en) * 1985-09-25 1987-04-21 Rca Corporation Television receiver responsive to plural video signals
US4660084A (en) * 1985-09-25 1987-04-21 Rca Corporation Television receiver with selectable video input signals
JPH0797830B2 (ja) * 1986-04-08 1995-10-18 ソニー株式会社 ビデオカメラの黒レベル補正回路
US4707741A (en) * 1986-04-11 1987-11-17 Harris Corporation Video signal clamping with clamp pulse width variation with noise
US4663668A (en) * 1986-06-12 1987-05-05 Rca Corporation Brightness clamping apparatus for TV receiver with multiple inputs
JPS63160469A (ja) * 1986-12-23 1988-07-04 Mitsubishi Electric Corp クランプ回路
JPS63185172A (ja) * 1987-01-27 1988-07-30 Matsushita Electric Ind Co Ltd テレビジヨン受像機

Also Published As

Publication number Publication date
FI901728A0 (fi) 1990-04-05
CN1047948A (zh) 1990-12-19
FI95336B (fi) 1995-09-29
KR900017416A (ko) 1990-11-16
JPH02295226A (ja) 1990-12-06
CN1024244C (zh) 1994-04-13
EP0392833B1 (en) 1994-11-23
US4965669A (en) 1990-10-23
DE69014229T2 (de) 1995-05-18
EP0392833A1 (en) 1990-10-17
CA2013342A1 (en) 1990-10-12
MY105531A (en) 1994-10-30
DE69014229D1 (de) 1995-01-05
FI95336C (fi) 1996-01-10
ES2064620T3 (es) 1995-02-01
JP2582307B2 (ja) 1997-02-19

Similar Documents

Publication Publication Date Title
KR930002145B1 (ko) 신호 처리 장치
US4970594A (en) Television video signal control system
MY117954A (en) Video image display apparatus and method.
US5084700A (en) Signal clamp circuitry for analog-to-digital converters
JPH02276371A (ja) 映像信号のクランプ回路
EP0178044A2 (en) Analogue-to-digital converting apparatus for video signals
JPS60206292A (ja) ビデオ信号処理装置
US4354200A (en) Amplitude modulator circuit for modulating a video signal on a carrier signal
US5018012A (en) Video signal stretcher
JP3311345B2 (ja) ビデオ信号受信装置
US3955047A (en) D.C. reinsertion in video amplifier
EP0651565B1 (en) Circuit for compensating the drift of the level of the direct current of a video signal
EP0473375B1 (en) Image signal processing
KR920001012B1 (ko) 비데오신호 처리회로
KR850008086A (ko) 빔 전류 저감장치
JP2630872B2 (ja) テレビジョン受像機
EP0586097B1 (en) Contrast control circuit
JP3487074B2 (ja) 映像信号クランプ装置及び方法
KR100213011B1 (ko) 직류레벨 재생회로
KR100291345B1 (ko) 고화질텔레비전의호환클램프신호발생회로
GB2165416A (en) Color television camera apparatus
JP2742134B2 (ja) ビデオプリンタ装置
KR910002841Y1 (ko) Tv 수상기/모니터에서의 휘도신호 레벨 변환장치
JP2554176B2 (ja) 非線形素子を含む映像信号回路の自動利得調整回路
JPH07203485A (ja) 映像信号用ａ／ｄ変換装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980227

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee