KR0144260B1

KR0144260B1 - 피아이피 기능의 에이치디티브이

Info

Publication number: KR0144260B1
Application number: KR1019940029889A
Authority: KR
Inventors: 김진경
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1994-11-15
Filing date: 1994-11-15
Publication date: 1998-07-15
Also published as: US5657092A; KR960020494A

Abstract

본 발명은 PIP 기능의 HDTV에 관한 것으로, 낮은 해상력의 인트라 프레임만의 이미지를 복원하여 PIP 영상을 구현함으로써 메인 비디오 디코더와는 달리 적은 메모리의 사용과 비용 절감된 PIP 기능의 HDTV를 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 PIP 기능의 HDTV는 PIP 영상신호를 안테나로부터 수신하는 제1튜너 및 채널 디코더부와 제1디패킷타이져부와, 메인 영상신호를 안테나로부터 수신한는 제2튜너 및 채널디코더부와 제2디패킷타이져부와, 상기 제1디패킷타이져부의 비디오 비트 스트림을 인가하여 인크라 프레임만을 PIP 영상으로 복원하는 PIP 디코더와, 상기 제2패킷타이져부의 비디오 비트 스트림을 인가하여 메인 영상을 출력하는 메인 비디오 디코더와, 상기 PIP 디코더부와 메인 비디오 디코더부의 출력을 조합하는 제1멀티플렉서로 구성됨을 특징으로 한다.

Description

피아이피(PIP)기능의 에이치디티브이(HDTV)

제1도는 HDTV 시스템의 구성도

제2도는 HDTV의 비디오 디코더 구성도

제3도는 PIP 영상 화면도

제4도는 본 발명의 PIP 기능의 HDTV 디코더 구성도

제5도는 본 발명 8×8 IDCT된 화소테이블도

제6도는 본 발명의 PIP 디코더의 구성도

제7도는 본 발명의 인트라프레임 디코더의 구성도

제8도는 본 발명의 비디오 비트 스트림 필터의 구성도

제9도는 본 발명의 VLC 디코더의 구성도

제10도는 본 발명의 계수 디코더의 구성도

제11도는 본 발명의 레지스터 셀렉터의 구성도

* 도면의 주요부분에 대한 부호의 설명

21 : 제1튜너 및 채널디코더부 22 : 제2튜너 및 채널디코더부

23 : 제1디패킷타이져부 24 : 제2디패킷타이져부

25 : PIP 디코더부 26 : 메인 비디오 디코더부

27 : PIP Mux부 28 : VDP부

29 : 인트라프레임 메모리부 30 : FMA

31: FMB 32 : Mux부

33 : 비디오 비트 스트림 필터부 34 : VLC 디코더부

35 : 계수 디코더부 36 : 시프트레지스터부

37 : 스타트 코드검출기 및 픽쳐코딩타입디코더부

38 : AND게이트 39 : 직력-병렬 쉬프트 레지스터부

40 : 부호길이 테이블 41 : 다운카운터부

42 : AC 계수테이블 43 : DC 예측부

44 : 레지스터 셀렉터부 45 : DC/AC Mux부

46 : 계수 레지스터부 47 : 역양자화부

48 : 2×2 IDCT부 49 : 래치부

50 : 가산기

본 발명은 HDTV에 관한 것으로, 특히 낮은 해상력의 인트라 프레임(Intra frame)망의 이미지(Image)를 복원(reconstruction)하여 PIP영상을 구현한 PIP 기능의 HDTV에 관한 것이다.

첨부된 도면을 참조하여 설명하면 다음과 같다.

제1도는 HDTV 시스템의 구성도를 나타낸 것으로, 도시된 바와같이 HDTV 시스템은 튜너 및 채널 디코더부(1), 디패킷타이져부(Depackerizer)(2), 비디오 디코더부(3), 그리고 디스풀레이부(4)가 필요하다.

상기 구성에 따라 안테나에서 수신된 RF신호는 튜너 및 채널디코더부(1)에서 패킷(packet)단위의 데이터가 디코딩되고 디패킷타이져부(2)에서 비디오 비트 스트림(Video bit stream)과 오디오 비트 스트림(Audio bit stream)으로 나뉘어지고 비디오 디코더부(3)에서 상기 비디오 비트 스트림을 디코딩하여 이미지를 복원하며 디스플레이부(4)로 출력하게 된다.

그리고 상기 비디오 디코더부(3)를 제2도를 참조하여 설명하면 다음과 같다.

제2도는 HDTV의 비디오 디코더 구성도로써 도시된 바와같이 비디오 디코더부(3)는 비디오 버퍼부(Video buffer)(5), VLD(Varriable Length Decoding)부(6), 역양자화부(Inverse Quantizer, Q )(7), IDCT(Inverse Discrete Cosine Transform)부(8),가산기(adder)(9), 움직임 보상부(Motion Compensation)(10), 프레임 메모리인 FMA(11)와 FMB(12), 그리고 VDP(Video Display Processor)(13)로 구성되어 이루어지며 상기 구성에 따른 동작설명은 다음과 같다.

우선 입력되는 비디오 비트 스트림은 비디오 버퍼부(5)에 임시 저장되었다가 VLD부(6)에서 비트 스트림을 리드(read)하여 디코딩함으로써 계수(coefficent) 및 움직임(motion vector)가 각각 출력된다.

그리고, 출력된 계수 데이터는 역양자화부(7)와 IDCT(8)를 거처 화소단위의 데이터가 된다.

이 데이터는 움직임 보상부(10)에서 움직임 보상이 된 전프레임의 데이터와 가산기(9)에서 가산되어 최종적인 이미지가 완성된다.

완성된 이미지는 프레임 메모리인 FMA(11)와 FMB(12)에서 각기 1프레임의 분량으로 저장된다.

그리고 완성된 상기 이미지는 VDP부(13)에서 디스플레이 될 수 있는 신호로 바뀌어 출격된다.

그러나, 제1도와 제2도에서 상술된 HDTV의 시스템에서 PIP 영상을 구현하려면 두 대의 HDTV 디코더을 사용해야 하는데 비용상승이라는 문제점이 도출되었다.

따라서, 본 발명의 PIP 기능이 HDTV는 제3도인 PIP 영상화면도처럼 B영역에 디스플레이될 HDTV 이미지를 디코딩하는 디코더를 낮은 해상도로써 복원(reconstruction)하여 하드웨어의 낭비를 줄여 저비용으로 PIP 영상을 구현하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 PIP 기능의 HDTV는 PIP 영상신호를 안테나로부터 수신하는 제1튜너 및 채널디코더부와 제1디패킷타이져부와, 메인 영상신호를 안테나로부터 수신하는 제2튜너 및 채널디코더부와 제2디패킷타이져부와, 상기 제1디패킷타이져부의 비디오 비트 스트림을 인가하여 인트라 프레임만을 PIP 영상으로 복원하는 PIP 디코더와, 상기 제2디패킷타이져부의 비디오 비트 스트림을 인가하여 메인영상을 출력하는 메인 비디오 디코더와, 상기 PIP 디코더부와 메인 비디오 디코더부의 출력을 조합하는 제1멀티플렉서로 구성됨을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 PIP 기능의 HDTV를 설명하면 다음과 같다.

제4도는 본 발명의 PIP 기능의 HDTV 디코더 구성도로써 PIP기능이 공유된 HDTV의 시스템을 나타내었다.

도시된 바와같이 21은 제1튜너 및 채널디코더부, 22는 제2튜너 및 채널 디코더부, 23은 제1디패킷타이져부, 24는 제2디패킷타이져부, 25는 PIP 디코더부, 26은 메인 비디오 디코더부, 27은 PIP Mux부, 그리고 28은 VDP를 각각 나타낸다.

상기 PIP 기능의 HDTV 디코더는 제4도에서와 같이 제1,2튜너 및 채널 디코더부(21,22)는 각기 채널을 수신하여 패킷단위의 데이터를 디코딩하고 제1, 2디패킷타이져부(23,24)는 각각 비디오 비트 스트림과 오디오 비트 스트림으로 나누어 출력하며 상기 PIP 디코더부(25)와 메인비디오 디코더부(26)는 제1, 2디패킷타이져부(23,24)에서 출력되는 비디오 비트 스트림을 인가하여 디코딩하며 이미지(image)를 복원(reconstruction)한다.

이때 상기 PIP 디코더부(25)는 낮은 해상력의 인트라 프레임(Intra frame)만의 이미지를 복원함으로써 하드웨어의 분량이 메인 비디오 디코더부(26)에 비해 훨씬 감소된다.

그리고, 상기 PIP 디코더부(25)와 메인 비디오 디코더부(26)에서 복원된 각 이미지는 PIP Mux부(27)에서 Mux되어 VDP부(28)를 통하여 디스플레이되어진다.

이어서 제5도는 본 발명의 8 x 8 IDCT된 화소 테이블도로써 상기 PIP디코더부(25)에서 요구되는 낮은 해상력에 대하여 설명한 것이다.

도시된 바와같이 블록단위로 DCT되어 전송된 데이터를 8 x 8 IDCT를 하면 화소값을 구할 수 있으며 PIP에서는 낮은 해상력으로 복원할때에는 64개의 데이터중에서 순서대로 인가되는 4개의 계수가 필요함으로 0,1,2,4번에 위치한 화소의 계수만 디코딩하면 된다.

그러나 3번에 위치한 화소의 계수를 디코딩하는 이유는 인가되는 화소의 계수 순서가 0,1,2,3,4,5,6…61.62,63이기 때문이다.

따라서 PIP영상에서는 상기 4개(0,1,2,4)의 계수만 2 x 2 IDCT과정을 통하여 화소값으로 변환된다.

다음에 제6도는 본 발명의 PIP 디코더의 구성도로써, 29는 인트라 프레임 디코더부(Intra Frame Decoder), 30과31은 프레임 메모리인 FMA와 FMB, 그리고 32는 Mux부를 각각 나타낸다.

그리고 PIP 디코더부(25)는 도시된 바와같이 인트라 프레임 디코더부(29)는 제1디패킷타이져부(23)에서 출력된 비디오 비트 스트림에서 인트라 프레임만 선별하여 디코딩하며, FMA(30)와, FMB(31)는 상기 인트라 프레임 디코더부(29)에서 복원된 낮은 행상력이 이미지를 번갈아가면서 저장하며 인트라 프레임이 디코딩될때마다 쓰여진다.

이때, 상기 프레임 메모리의 용량은 전화면이미지의 ¼정도면 충분하므로 낮은 메모리로 사용 가능하다.

그리고 Mux부(32)는 상기 프레임 메모리인 FMA(30)와 FMB(31)로부터 PIP 이미지를 선택하여 출력하게 된다.

이어서 제7도는 본 발명의 인트라 프레임 디코더의 구성도로써 33은 비디오 비트스트림 필터부(Video Bit Stream Filter), 34는 VLC 디코더부, 그리고 35는 계수 디코더부를 각각 나타내었다.

상기 비디오 비트 스트림 필터부(33)는 인트라 프레임만 디코딩할 수 있게 비디오 비트 스트림을 선별하여 통과시키며 VLC 디코더부(34)는 인트라 프레임만 디코딩한다.

그리고 VLC 디코더부(34)에 디코딩된 코드들은 계수 디코더부(35)에서 PIP 이미지의 화소(pixel)값으로 복원(reconstruction)된다.

다음에 제8도는 본 발명의 비디오 비트 스트림 필터의 구성도로써 36은 시프트 레지스터부, 37은 스타트 코드검출기 및 픽쳐 코딩 타입 디코더부(Start Code Detec-색 Picture Coding Type Decoder), 그리고 38은 AND게이트를 각각 나타낸다.

도시된 바와같이 입력되는 비디오 비트 스트림은 시프트 레지스터부(36)에서 병렬(parallel)데이타로 변환되고 스타트 코드 검출기 및 픽쳐코딩타입 디코더부(37)는 상기 데이터를 입력받아 스타트 코드와 픽쳐코딩타입을 찾아내어 마스크(mask)신호를 출력한다.

그리고 AND게이트(38)에서는 상기 시프트 레지스터부(36)와 스타트 코드 및 픽쳐코딩타입디코더부(37)의 출력신호를 AND하여 인트라 프레임의 비디오 비트 스트림만 출럭되도록 스위칭한다.

또한 제9도는 본 발명의 VLC 디코더의 구성도를 나타내었다.

VLC디코더부(34)는 도시된 바와같이 직렬-병렬 쉬프트 레지스터부(serial to parallel shift register)(39)와 부호길이 테이불(code lenght table)(40)과 그리고 다운카운터부(down counter)(41)로 구성된다.

상기 구성에 의한 동작 설명은 다음과 같다.

비디오 비트 스트림 필터부(33)에서 출력된 인트라 프레임의 비디오 비트 스트림은 직렬-병렬 쉬프트 레지스터부(39)에 로딩되며 병렬 출력되는 코드의 최대 길이는 32bit가 되며, 32bit의 출력은 부호길이 테이블(40)에서 여러 비트를 1코드화하여 다운 카운터부(41)에 로드된다.

그리고 다운 카운터의 카운트값이 0이면 부호길이 테이블(40)에서는 코드화 작업이 준비된다.

예를들면 직렬-병렬 쉬프트 레지스터부(39)의 첫째, 둘째, 셋째 비트가 0,0,1이면 부호길이 테이블(40)에서는 1을 인식하여 세비트에 대한 3을 출력한다.

그리고 다운카운터부(41)에 로드되어 3, 2, 1, 0를 카운트하며 0을 카운터할때에는 넷째,다섯째…비트중 1인비트를 찾아 코드화작업이 실행된다.

그리고, 상기 32비트의 코드화는 코드 인에이블 신호가 유지될 때 유효하며 상기 직렬-병렬 쉬프트 레지스터부(39)와 다운카운터부(40)의 클럭은 비디오 비트 스크림의 비트율(rate)과 일치하는 클럭을 사용한다.

다음에 제10도는 본 발명의 계수 디코더의 구성도로써 VLC 디코더부(34)에서 출력되는 코드중 제5도에 도시된 0, 1, 2, 4번의 화소만 계수로 변환하여 최종적으로 4픽셀(pixel)의 화소로 복원하는 회로이다.

도시된 바와같이 42는 AC 계수 테이블, 43은 DC 예측(Predictor)부, 44는 레지스터 셀렉터(Resister Selector)부, 45는 DC/AC Mux부, 46은 계수 레지스터부, 47은 역양자화부(Inverse Quantizer), 48은 2 x 2 IDCT부를 각각 나타내었다.

각 구성의 동작설명으로, 0번의 계수는 DC값을 갖고 1, 2, 4번의 계수는 AC값을 가지므로 DC값은 DC 예측부(43)에서 디코딩되며 AC값은 AC계수 테이블부(42)에서 런-레벨(run-levle)쌍으로 디코딩된다.

그리고, 상기 DC 예측부(43)의 출력은 디코딩된 DC값과 DC값이 출력될 때 발생하는 프레그(flag)신호로 나타나며, AC계수 테이블부(42)의 출력은 디코딩된 런-레벨쌍으로, 레벨값은 DC/AC Mux부(45)에서 DC값과 Mux되어 계수 레지스터부(46)에 입력이 된다.

또한, 런값과 프래그 신호를 인가하여 레지스트 어드레스를 발생시키는 레지스터 셀렉터부(44)는 런값은 합(sum)하여 그 결과를 어드레스로 출력함으로써 계수 레지스터부(46)의 0, 1, 2, 4 레지스터의 어드레스를 발생시킨다.

상기 계수 레지스터부(46)는 4개의 12비트 레지스터로 각각 구성되며 0, 1, 2, 4는 제5도에서 설명된 0, 1, 2, 4 위치에 해당하는 계수 레지스터로써 4개의 레지스터에 값이 모두 채워지면 역양자화부(47)에서 디코딩된 양자화 레벨과 곱해진후 2 x 2 IDCT부(48)를 거쳐 4개의 픽셀(pixel)에 해당하는 8bit 데이터가 각각 출력된다.

4개의 8bit 데이터는 32bit 버스를 통하여 제6도에서 설명된 프레임 메모리에 출력된다.

이어서, 제11도은 본 발명의 레지스터 셀렉터의 구성도로써 49는 래치부, 50은 가산기(adder)를 나타내며 레지스터 셀렉터(44)는 입력되는 런값과 프래그신호부터 리셋과 래치인 에이블(latch enable)신호를 만든다.

그리고, 상기 래치부(49)는 합산된 값을 저장하고 상기 가산기(50)는 래치부(49)의 출력과 런을 더하여 출력하며 이 출력값은 제5도에서 설명된 블록에서의 현재 디코딩된 계수의 위치를 나타낸다.

가산기(50)에 1을 더하는 이유는 하나의 런-레벨쌍에서 구해지는 픽셀의 수는 run +1 이기 때문이다.

그리고, 레지스터 셀렉터부(44)의 출력인 레지스터 어드레스는 바로 계수 레지스터부(46)의 레지스터 어드레스가 된다.

이상에서 설명한 본 발명의 PIP 기능의 HDTV는 낮은 해상력의 인트라 프레임만의 이미지를 복원하여 PIP 영상을 구현함으로써 메인 비디오 디코더와는 달리 적은 메모리의 사용과 바용절감의 효과가 있다.

Claims

PIP 영상신호를 안테나로부터 수신하는 제1튜너 및 채널 디코더부와 제1디패킷 타이져부와, 메인 영상신호를 안테나로부터 수신하는 제2튜너 및 채널디코도부와 제2디패킷타이져부와, 상기 제1디패킷타이져부의 비디오 비트 스트림을 인가하여 인트라 프레임만을 PIP 영상으로 복원하는 PIP디코더와, 상기 제2디패킷타이져부의 비디오 비트 스트림을 인가하여 메인 영상을 출력하느 메인 비디오 디코더와, 상기 PIP 디코더부와 메인 비디오 디코더부의 출력을 조합하는 제1멀티플렉서로 구성됨을 특징으로 하는 PIP 기능의 HDTV.
제1항에 있어서, 상기 PIP 디코더부는 비디오 비트 스트림에서 인트라 프레임만을 선택하여 낮은 해상도의 PIP 영상으로 복원하는 인트라 프레임 디코더부와, 상기 낮은 해상도의 PIP 영상을 번갈아 저장하고 출력하는 제1,2프레임 메모리부와, 상기 제1,2프레임 메모리로부터 상기 PIP 영상를 선택 출력하는 제2멀티플렉서로 구성됨을 특징으로 하는 PIP 기능의 HDTV.
제2항에 있어서, 상기 인트라 프레임 디코더부는 인트라 프레임만 디코딩하도록 비디오 비트 스트림을 통과시키는 비디오 비트 스트림 필터부와, 상기 비디오 비트 스트림의 인트라 프레임만을 디코딩하는 VLC 디코더와, 상기 디코딩된 인트라 프레임을 PIP 영상으로 복원한는 계수 디코더부로 구성됨을 특징으로 하는 PIP 기능의 HDTV.
제3항에 있어서, 상기 비디오 비트 스트림 필터부는 입력되는 비디오 비트 스트림을 병렬데이타로 변환시키는 시프트 레지스터부와, 상기 병렬 데이터를 입력받아 스타트코드와 픽쳐코딩타입을 찾아 마스크 신호를 출력하는 수타트 코드 검출기 및 픽쳐 코딩타입디코더부와, 상기 시프트레지스터부와 스타트 코드 검출기 및 픽쳐코딩타입디코도부의 출력신로를 AND하여 인트라 프레임의 비디오 비트 스트림을 출력하는 AND 게이트로 구성됨을 특징으로 하는 PIP 기능 HDTV.
제3항에 있어서 상기 VLC 디코더부는 인트라 프레임의 비디오 비트 스트림을 인가하여 복수개의 비트 단위로 병렬 출력하는 직렬-병렬 쉬프트 레지스터부와, 상기 복수개의 비트 중에서 일부 비트씩 1코드화하는 부호길이 테이블과, 일부 비트의 1코드를 인가하여 0까지 다운카운트를 함으로써 다음 1코드화작업을 준비 실행시키는 다운카운부로 거성됨을 특징으로 하는 PIP 기능의 HDTV.
제3항에 있어서, 상기 계수 디코더부는 PIP용 계수중 DC값을 가진 계수를 입력하여 디코딩된 DC값과 프래그 신호를 출력하는 DC 예측부와, 상기 PIP용 계수 중 AC값을 가진 계수를 입력하여 디코딩된 런-레벨쌍을 출력하는 AC 계수 테이블과, 상기 디코딩된 런-레벨쌍을 출력하는 AC 계수 테이블과, 상기 디코딩된 DC값 및 레벨값을 인가하여 조합하는 제3멀티플렉서와, 상기 디모딩된 런값과 프래그신호를 인가하여 런값을 합산한 후 레지스터 어드레스를 출력하는 레지스터 셀렉터부와, 상기 레지스터 셀렉터부에서 선택된 위치에 상기 멀티플렉서의 출력을 일시 저장하는 계수레지스터부와, 계수레지스터부에 저장된 계수와 양자화레벨을 곱하는 역양자화부와, 상기 역양자화부의 출력을 인가하여 PIP용 데이터를 출력하는 IDCT부로 구성됨을 특징으로 하는 PIP 기능의 HDTV.
제6항에 있어서, 상기 레지스터 셀렉터부는 입력되는 런값과 프래그 신호로부터 리셋과 래치 인에이블 신호를 만들며 합산된 런값을 저장하는 래치부와, 상기 래치부의 출력과 런값과 1을 합산하여 디코딩된 PIP용 계수의 위치를 출력하는 가산기로 구성됨을 특징으로 하는 PIP기능의 HDTV.