JPH10164596A - 動き検出装置 - Google Patents

Abstract

(57)【要約】 【課題】動き検出回路のカレントブロックの画素データ
をシフトするためのシフトレジスタの消費電力が大き
い。 【解決手段】サーチウィンドウメモリ３４に記録された
参照画像データから、順次候補ブロックが抽出され、そ
の画素データが各プロセッサエレメント３５_-iに入力さ
れる。またカレントブロックメモリ３１に記録されたカ
レントブロックのデータはレジスタ３２に入力され、バ
レルシフタ３３を介して各プロセッサエレメント３５_-i
に入力される。この時に、バレルシフタ３３はカレント
ブロックの画素が候補ブロックの対応する画素と同一の
プロセッサエレメントに入力されるようにシフトされ
る。各プロセッサエレメント３５_-iで各画素同士の差分
を算出し、加算部３６においてその合計値を算出し、比
較部３７においてその合計値を既に記憶されている差分
累積値と比較し最小となる差分累積値を検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、たとえばＭＰＥＧ
方式(Moving Picture coding Experts Groupによる高品
質動画符号化方式) により動画像を符号化する動画像符
号化装置などに用いられる、動き検出装置に関する。

【０００２】

【従来の技術】動画像圧縮を効率よく行うための主要技
術の１つとして、画像の動きを示す動きベクトルを求め
る動き検出がある。この動きベクトルを求める手法はい
くつか提案されているが、主な手法の１つとしてブロッ
クマッチングといわれる手法がある。このブロックマッ
チングについて図４を参照して説明する。このブロック
マッチングにおいては、動き検出の対照となる画像（以
後、カレント画像と言う）を、たとえばＭ画素×Ｎライ
ンと言うようなブロック（以後、カレントブロックと言
う）に分割して、そのカレントブロックごとに動きベク
トルを求める。

【０００３】まず、動き検出をするための比較を行う通
常カレント画像より時間的に前の画像（以後、参照画像
と言う）のカレントブロックと対応する位置の近傍に所
定の探索範囲を設定し、この探索範囲内から与えられた
候補動きベクトルに基づいてカレントブロックと同じＭ
画素×Ｎラインの複数のブロック（以後、候補ブロック
と言う）を抽出する。次に、そのカレントブロックと候
補ブロックの対応する画素同士の差分を求め、さらにブ
ロック内の全画素の差分のたとえば累積値を求めてその
候補ブロックの評価値とする。そして、その評価値の最
小となる候補ブロックを探し出し、その候補ブロックに
対応する候補動きベクトルを、そのカレントブロックに
対する動きベクトルとする。

【０００４】このような動き検出方法においては、候補
ブロックの探索範囲の大きさにより、圧縮および伸張さ
れた画像の品質が大きく影響を受ける。そのため、たと
えばＭＰＥＧ符号化ＬＳＩなど実際の動画像符号化回路
においては、動き検出回路にパイプライン処理を適用
し、さらに高速なクロックを用いて処理を行うように
し、大きな探索範囲を用いて動き検出が行えるようにし
ている。

【０００５】その通常の動き検出回路を図５に示す。図
５の動き検出回路においては、カレントブロックメモリ
９１にカレント画像データを保存し、サーチウィンドウ
メモリ９２に候補ブロックデータを保存する。これらカ
レントブロックメモリ９１およびサーチウィンドウメモ
リ９２に記憶されたカレントブロックおよび候補ブロッ
クの各画素データは、プロセッサエレメントアレイ９３
内のプロセッサエレメント（ＰＥ）９３_-1〜９３_-nに並
列に入力され、このプロセッサエレメント９３_-1〜９３
_-nがパイプライン処理を行うことにより、プロセッサア
レイ９３全体としてカレントブロックおよび候補ブロッ
クの差分累積値を求める。そして、複数の候補ブロック
から得られた差分累積値を比較部９４において比較し、
その値の最も小さい候補ブロックを抽出し、その候補ブ
ロックに基づいて動きベクトルを検出する。

【０００６】このプロセッサエレメントアレイ９３
_-i（ｉ＝１〜ｎ）の詳細な構成を図６に示す。プロセッ
サエレメントアレイ９３_-iは、カレントブロックデータ
を記憶する第１のレジスタ９３１、第１のレジスタ９３
１に記憶されたカレントブロックデータと、入力される
候補ブロックデータの差を算出する差分算出回路９３
２、差分算出回路９３２で算出された差分と、前段のプ
ロセッサエレメントアレイ９３_-iで算出された差分の累
積値（累積エラー値）とを加算する演算器９３２、およ
び、その演算器９３２で算出された累積エラー値を記憶
する第２のレジスタ９３４を有する。

【０００７】そして、プロセッサエレメント９３４の出
力は、順次次段のプロセッサエレメント９３_-i+1に入力
されるようになっており、これにより基本的にカレント
ブロックデータと候補ブロックデータの全画素の差分の
累積値が得られる。また、第１のレジスタ９３１も順次
次段のプロセッサエレメント９３_-i+1に入力されてお
り、ｎ個のプロセッサエレメント９３_-1〜９３_-nにより
実質的にシフトレジスタが構成されている。そして、入
力される候補ブロックデータに応じて、カレント画像デ
ータを順次プロセッサエレメントからプロセッサエレメ
ントにシフトすることにより、対応する画素同士の演算
が行えるようにしている。

【０００８】

【発明が解決しようとする課題】しかしながら、前述し
たような動き検出回路においては、カレントブロックの
画素データを順次シフトする必要があるためプロセッサ
エレメント９３_-i間でデータラインのオンオフを繰り返
すことになり、この動作による消費電力が大きいという
問題がある。特に、この動き検出回路は高速に動作する
ため、そのデータのシフトによる消費電力は動き検出回
路全体の消費電力に大きく影響するため、少しでも消費
電力を少なくしたいという要望がある。また、このよう
な動き検出回路を含む画像符号化回路はＬＳＩ化されて
実用化される場合が多い。そのため、一層の低消費電力
化が望まれている上に、より単純な回路構成にしたいと
いう要望もある。

【０００９】したがって、本発明の目的は、消費電力が
少なく、単純な回路構成の動き検出装置を提供すること
にある。

【００１０】

【課題を解決するための手段】通常、ある１つのカレン
トブロック画像データは、そのカレントブロックに対す
る全ての候補ブロックに対して、その差分累積値を求め
るまでは不変である。したがって、カレントブロックの
画素データは固定されたレジスタに記憶しておくことに
し、データを実際にシフトさせる動作を無くすようにし
た。そしてそのために、バレルシフタを用いて、プロセ
ッサエレメントアレイの複数のプロセッサエレメントに
対して、任意の位置にシフトさせた状態でカレントブロ
ック画素データを入力できるようにした。

【００１１】したがって、本発明の動き検出装置は、カ
レント画像ブロックのｎ個の画素データを所定の順序で
記憶するカレント画像記憶手段と、その記憶されたｎ個
の画素データを所望の数シフトさせ、シフトさせた状態
でｎ個の出力手段より出力するバレルシフタ手段と、基
準画像データを記憶する基準画像記憶手段と、基準画像
データの所定の探索範囲内より候補画像ブロックを順次
抽出し、その候補画像ブロックのｎ個の画素データを入
力する候補画像ブロック入力手段と、バレルシフタ手段
のｎ個の出力手段および候補画像ブロック入力手段のｎ
個の画素データの入力に各々対応して設けられ、カレン
ト画像ブロックと候補画像ブロックの１つずつの画素デ
ータの差を算出するｎ個の演算手段と、その算出された
画素データの差を画像ブロックの全画素について累積す
る累積手段と、その累積された値に基づいて動きベクト
ルを検出するための画像ブロックを決定する画像ブロッ
ク決定手段とを有する。

【００１２】好適には、前記複数の候補画像ブロック各
々は、基準画像の探索範囲内を少しずつずらして抽出さ
れた画像ブロックであって、前記候補画像ブロック入力
手段は、ｎ個の画素データの内の一部の画素データを順
次変更することにより、前記複数の候補画像ブロックを
順次入力し、前記バレルシフタ手段は、その候補画像ブ
ロックに対して、対応する画素データが同一の前記演算
手段に入力されるように前記シフト量を変更する。ま
た、好適には、カレント画像ブロックおよび各候補画像
ブロックはｎ個の画素を有する画像ブロックであって、
前記ｎ個の演算手段および累積手段は、１の候補ブロッ
クに対して一括的に差分累積値を算出する。

【００１３】特定的には、前記演算手段は前述したよう
にカレント画像ブロックの画素値と候補画像ブロックの
画素値との差を算出する手段である。また特定的には、
カレント画像ブロックの画素値と候補画像ブロックの画
素値の差を自乗した値を算出する手段であり、前記累積
手段は、その差の自乗値を累積する。

【００１４】

【発明の実施の形態】本発明の動き検出装置の一実施の
形態を図１〜図３を参照して説明する。

【００１５】まず、本実施の形態の動き検出装置を説明
する前に、この動き検出装置を好適に適用することので
きる動画像符号化装置について説明する。図１はその動
画像符号化装置の構成を示すブロック図である。この動
画像符号化装置１０は、ＭＰＥＧ２方式(Moving Pictur
e coding Experts Groupによる高品質動画符号化方式)
により入力されるデジタルビデオデータを圧縮符号化す
る装置である。

【００１６】動画像符号化装置１０は、フォーマット変
換部１１、並び換え部１２、加算器１３、ＤＣＴ部１
４、量子化部１５、可変長符号化部１６、バッファ１
７、レート制御部１８、逆量子化部１９、逆ＤＣＴ部２
０、加算器２１、フレームメモリ２２および動き補償予
測部２３を有する。この動画像符号化装置１０において
は、入力されたデジタルビデオデータは、まずフォーマ
ット変換部１１で符号化に用いる空間解像度に変換され
る。また、Ｂ（Bidirectionally predictive coded）ピ
クチャでは時間的に前後した画面を用いて符号化を行う
ため、並び換え部１２においてピクチャタイプ（Ｉ（In
tracoded ）ピクチャ、Ｐ（Predictive coded）ピクチ
ャ、Ｂピクチャ）に合わせて画面の並び換えが行われ
る。

【００１７】次に、この各入力画面は、８画素×８ライ
ンのマクロブロック単位で符号化が行われる。まず、そ
のマクロブロックの符号化モードが動き補償予測モード
の場合には、加算器１３において、参照画面から動き予
測によって得られるマクロブロック画像データの差分が
取られ、予測誤差信号が生成される。この予測誤差信号
が、ＤＣＴ部１４でＤＣＴ符号化される。得られたＤＣ
Ｔ符号化係数は、ターゲットビットや視覚特性に応じて
量子化部１５において量子化され、低周波成分から順に
スキャンニングされて１次元情報に変換される。そし
て、動きベクトルや符号化モード情報とともに可変長符
号化部１６において可変長符号化され、バッファ１７に
蓄積された後、ＭＰＥＧビデオビットストリームとして
出力される。

【００１８】また、符号化した画面が、Ｉピクチャまた
はＰピクチャの場合には、後で動き補償予測の参照画面
として用いる必要があるため、逆量子化部１９において
量子化された情報が逆量子化され、逆ＤＣＴ部２０にお
いて逆ＤＣＴされ、さらに加算器２１により動き補償さ
れて局部復号化が行われ、復号化装置と同一の画像に復
元されてフレームメモリ２２に蓄積される。このフレー
ムメモリ２２に蓄積された画像データに基づいて、入力
された画像データに対して動き補償予測部２３において
動き補償予測が行われ、予測誤差を求めるための基準信
号として加算器１３に出力される。なお、可変長符号化
部１６より発生される符号量は可変となるため、符号化
データを固定ビットレートにする場合には、レート制御
部１８がバッファ１７を監視してビット量を把握し、タ
ーゲットビットレートに合わせた量子化制御を行う。

【００１９】このような動画像符号化装置１０におい
て、本発明に関わる動き検出装置は、動き補償予測部２
３における動きベクトルの検出に適用される。その本発
明に係わる動き検出装置について図２および図３を参照
して説明する。図２は、その動き検出装置３０の構成を
示すブロック図である。動き検出装置３０は、カレント
ブロックメモリ３１、レジスタ３２、バレルシフタ３
３、サーチウィンドウメモリ３４、プロセッサエレメン
トアレイ３５、加算部３６および比較部３７を有する。

【００２０】まず、この動き検出装置３０の各部の構成
および機能について説明する。カレントブロックメモリ
３１は、カレント画像データを１６画素×１６ラインの
ブロックに分割して得られる、動きベクトル検出対象の
各カレントブロックが順次入力されるメモリである。レ
ジスタ３２は、そのカレントブロックを記憶するための
レジスタである。本実施の形態においては画像データの
各画素データは８ビットのデータであるものとする。し
たがって、このレジスタ３２は８ビット×２５６ワード
の容量を有する。また、レジスタ３２の各ワードは後述
するバレルシフタ３３に対して並列に出力されるような
構成になっている。バレルシフタ３３は、２５６個の入
力端子より入力されたデータを、入力された所定のシフ
ト数だけシフトさせて、同じく２５６個の出力端子より
出力する回路である。シフト数は、動き検出装置３０の
図示せぬ制御部から入力される制御信号により指示され
る。また、２５６個のデータ出力は、プロセッサエレメ
ントアレイ３５の各プロセッサエレメントに出力され
る。

【００２１】サーチウィンドウメモリ３４は、カレント
画像より時間的に１フレーム前の画像の、カレントブロ
ックの近傍の所定のサーチ範囲の画像データを記録する
レジスタファイルである。このサーチ範囲は、本実施の
形態においては、カレントブロックの水平方向に±３２
画素、垂直方向に±１６ラインの範囲である。すなわ
ち、Ｎ＝Ｍ＝１６とした時の、図４に示すような範囲の
参照画像データが、サーチウィンドウメモリ３４に記憶
される。

【００２２】また、このサーチウィンドウメモリ３４に
対しては、動き検出装置３０の図示せぬ制御部からデー
タ読み出しアドレスが入力され、サーチウィンドウメモ
リ３４内のアドレスデコーダを介してデータを読み出さ
れる。その読み出されるデータとしては、サーチウィン
ドウメモリ３４に記録されている画像データより抽出可
能な、カレントブロックと同じ１６画素×１６ラインの
ブロックが全て抽出され順次出力される。すなわち、ま
ず探索範囲の画像の左上位置より順次１画素ずつずらさ
れて１６画素×１６ラインの候補ブロックが順次抽出さ
れ、右上のブロックが抽出されたら今度は１ライン下方
向に範囲をずらして同じく左方向より右方向に順次候補
ブロックが抽出される。また、サーチウィンドウメモリ
３４からは、指定された候補ブロックの２５６個のデー
タが並列に出力され、プロセッサエレメントアレイ３５
の各プロセッサエレメントに出力される。

【００２３】プロセッサエレメントアレイ３５は、バレ
ルシフタ３３より入力されるカレントブロックの各画素
データおよび、サーチウィンドウメモリ３４より入力さ
れる候補ブロックの各画素データの対応する画素同士の
差を求め、各々加算部３６に出力する。プロセッサエレ
メントアレイ３５は、各々バレルシフタ３３の１つの出
力端子、および、サーチウィンドウメモリ３４の１つの
出力端子からデータが入力されるように接続された、２
５６個のプロセッサエレメント３５_-1〜３５_-256を有
し、このプロセッサエレメント３５_-i（ｉ＝１〜２５
６）において各画素同士の差を求める。そのプロセッサ
エレメント３５_-i（ｉ＝１〜２５６）は、図３に示すよ
うに、入力された２つの画素データの差分をとるための
演算器３５１のみを有するような構成である。

【００２４】加算部３６は、プロセッサエレメントアレ
イ３５の２５６個のプロセッサエレメント３５_-1〜３５
_-256から出力された各画素同士の差分値の合計を算出
し、比較部３７に出力する。比較部３７は、プロセッサ
エレメントアレイ３５および加算部３６において各候補
ブロックに対して順次算出される差分累積値を順次比較
して、その最小値を検出し、その時の候補ブロックを抽
出する。そして、動き検出装置３０内の図示せぬ制御部
において最終的に比較部３７において抽出された差分累
積値が最小になる候補ブロックに基づいて候補ベクトル
を検出し、前述し動画像符号化装置１０の可変長符号化
部１６などに出力する。

【００２５】次に、動き検出装置３０の動作について説
明する。まず、動き検出対象のカレントブロック、およ
び、そのカレントブロックに基づいて決定される参照画
像の探索範囲内の画像データが、カレントブロックメモ
リ３１およびサーチウィンドウメモリ３４に記録され
る。サーチウィンドウメモリ３４に記録された画像デー
タからは、まず第１の候補ブロックが抽出され、その２
５６個の画素データがプロセッサエレメントアレイ３５
の２５６個のプロセッサエレメント３５_-1〜３５_-256に
入力される。

【００２６】一方で、カレントブロックメモリ３１に記
録されたカレントブロックのデータはレジスタ３２に入
力され、バレルシフタ３３を介してプロセッサエレメン
トアレイ３５の２５６個のプロセッサエレメント３５_-1
〜３５_-256に入力される。この時に、バレルシフタ３３
はカレントブロックの画素が候補ブロックの対応する画
素と同一のプロセッサエレメント３５_-i（ｉ＝１〜２５
６）に入力されるようにシフトされる。その状態で、プ
ロセッサエレメント３５_-1〜３５_-256において各画素同
士の差分が算出され、加算部３６においてその合計値が
算出され、比較部３７において記憶される。

【００２７】次に、次の候補ブロックに対して処理を行
うが、サーチウィンドウメモリ３４から入力される画素
データは、前の候補ブロックとずれた１列分の画素デー
タが新たな画素データとなり、残りの１５列分の画素デ
ータは前の候補ブロックの画素データと同じである。し
たがって、サーチウィンドウメモリ３４は、その１列分
の１６画素分のデータを入れ換えて、プロセッサエレメ
ント３５に候補ブロックの画素データを入力する。この
時、カレント画素については、バレルシフタ３３のシフ
ト量を変更し、新たな候補ブロックの各画素データに対
して、カレントブロックの対応する画素が同じプロセッ
サエレメント３５_-iに入力されるようにする。

【００２８】対応する画素データが各プロセッサエレメ
ント３５に入力されたら、後は同様にプロセッサエレメ
ント３５_-1〜３５_-256において各画素同士の差分を算出
し、加算部３６においてその合計値を算出し、比較部３
７においてその合計値を既に記憶されている差分累積値
と比較することにより最小となる差分累積値を検出す
る。このようにして、全ての候補ブロックに対して差分
累積値が検出されたら、その時に比較部３７に記録され
ている最小の差分累積値となる候補ブロックに基づいて
そのカレントブロックに対する候補ベクトルを決定す
る。

【００２９】このように、本実施の形態の動き検出装置
３０においては、バレルシフタを利用することでこのシ
フトレジスタを代用している。すなわち、簡単なスイッ
チング制御のみで実質的に所望のデータを所望のプロセ
ッサエレメントに入力することができ、実際にデータの
シフト動作が不要となる。したがって、動き検出装置３
０の消費電力を削減することができる。また、プロセッ
サエレメントアレイ３５の各プロセッサエレメントの構
成も、図６に示したような従来のプロセッサエレメント
と比較して非常に簡単な構成にすることができる。その
結果、たとえば動画像符号化装置１０のようなＭＰＥＧ
エンコーダをＬＳＩ化する場合などに好ましい動き検出
装置が提供できた。

【００３０】なお、本発明は本実施の形態に限られるも
のではなく、種々の改変が可能である。たとえば、本実
施の形態においてはカレントブロックメモリ３１および
サーチウィンドウメモリ３４は別個の画像メモリのよう
な構成となっているが、実質的に同一のメモリ手段によ
り構成するようにしてもよい。

【００３１】また、本実施の形態においては、各画素デ
ータの差分の全画素の合計値をその候補ブロックの評価
値として、複数の候補ブロックより１のブロックを選択
しているが、たとえば、各画素ごとに差分の自乗値を求
め、それを全画素について合計し、その候補ブロックの
評価値とするようにしてもよい。その場合には、プロセ
ッサエレメントアレイ３５の各プロセッサエレメント
は、自乗器を有する構成となる。もちろん、各プロセッ
サエレメントの構成はそのような構成でもよく、図３に
示した本実施の形態の構成に限られるものではない。

【００３２】また、本実施の形態においては、１つの画
像ブロックの２５６個の画素について並列に一括してそ
の差分を求めるようにしているが、たとえば８画素、１
６画素、６４画素ずつ順次差分を求め順次合計するよう
な分割して処理するような方法でもよい。また、加算部
３６および比較部３７の内部の構成なども任意である。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
消費電力が少なく、単純な回路構成の動き検出装置を提
供することができ、その結果、ＬＳＩ化するのにより好
適な画像符号化装置を実現することができる。

【図面の簡単な説明】

【図１】本発明の動き検出装置を適用するのに好適な動
画像符号化装置の構成を示すブロック図である。

【図２】本発明の一実施の形態の動き検出装置の構成を
示すブロック図である。

【図３】図２に示した動き検出装置のプロセッサエレメ
ントの構成を示すブロック図である。

【図４】カレントブロック、動きベクトル探索範囲、お
よび、候補ブロックを説明するための図である。

【図５】従来の動き検出装置の構成を示すブロック図で
ある。

【図６】図５に示した動き検出装置のプロセッサエレメ
ントの構成を示すブロック図である。

【符号の説明】

１０…動画像符号化装置、１１…フォーマット変換部、
１２…並び換え部、１３…加算器、１４…ＤＣＴ部、１
５…量子化部、１６…可変長符号化部、１７…バッフ
ァ、１８…レート制御部、１９…逆量子化部、２０…逆
ＤＣＴ部、２１…加算器、２２…フレームメモリ、２３
…動き補償予測部、３０…動き検出装置、３１…カレン
トブロックメモリ、３２…レジスタ、３３…バレルシフ
タ、３４…サーチウィンドウメモリ、３５…プロセッサ
エレメントアレイ、３５１…演算器、３６…加算部、３
７…比較部、９０…動き検出回路、９１…カレントブロ
ックメモリ、９２…サーチウィンドウメモリ、９３…プ
ロセッサエレメント、９４…比較部

Claims (5)

【特許請求の範囲】
1. 【請求項１】動き検出対象の画像を分割して得られるカ
   レント画像ブロックと、基準画像の所定範囲内から抽出
   される複数の候補画像ブロック各々とを比較して、該カ
   レント画像ブロックに対応する画像ブロックを検出し、
   該画像ブロックに基づいて動きベクトルを検出する動き
   検出装置であって、 前記カレント画像ブロックのｎ個の画素データを所定の
   順序で記憶するカレント画像記憶手段と、 前記記憶されたｎ個の画素データを、所望の数シフトさ
   せ、該シフトさせたｎ個の画素データをｎ個の出力手段
   より出力するバレルシフタ手段と、 前記基準画像の少なくとも前記所定範囲内の画像データ
   を記憶する基準画像記憶手段と、 前記記憶されている前記基準画像の画像データより前記
   候補画像ブロックを順次抽出し、当該候補画像ブロック
   のｎ個の画素データをｎ個の入力手段を介して入力する
   候補画像ブロック入力手段と、 前記バレルシフタ手段のｎ個の出力手段および前記候補
   画像ブロック入力手段のｎ個の入力手段に各々対応して
   設けられ、前記カレント画像ブロックの１つの画素デー
   タと前記候補画像ブロックの１つの画素データとに基づ
   いて、当該画素データの差異を示す所定の評価値を各々
   算出するｎ個の演算手段と、 前記算出された画素データごとの評価値を、当該画像ブ
   ロックの全画素について累積し、当該候補画像ブロック
   に対する評価値を算出する累積手段と、 前記算出された候補画像ブロックに対する評価値に基づ
   いて、前記動きベクトルを検出するための画像ブロック
   を決定する画像ブロック決定手段とを有する動き検出装
   置。
2. 【請求項２】前記複数の候補画像ブロック各々は、前記
   基準画像の前記所定の範囲内の画像より、近傍の候補画
   像ブロック同士が相互に共通の画素を有するように、包
   含する範囲を順次ずらして抽出した画像ブロックであっ
   て、 前記候補画像ブロック入力手段は、前記入力するｎ個の
   画素データの内の一部の画素データを順次変更すること
   により、前記複数の候補画像ブロックを順次入力し、 前記バレルシフタ手段は、前記順次入力される候補画像
   ブロックに対して、当該候補画像ブロックと前記カレン
   ト画像ブロックの対応する画素データが同一の前記演算
   手段に入力されるように前記シフト量を変更する請求項
   １記載の動き検出装置。
3. 【請求項３】前記カレント画像ブロックおよび各候補画
   像ブロックはｎ個の画素を有する画像ブロックであっ
   て、 前記カレント画像記憶手段は、前記カレント画像ブロッ
   クの全画素データを記憶し、 前記バレルシフタ手段は、前記カレント画像ブロックの
   全画素データを所望の数スフトさせて前記ｎ個の出力手
   段より並列に出力し、 前記候補画像ブロック入力手段は、前記候補画像ブロッ
   クの全画素データを前記ｎ個の入力手段を介して入力
   し、 前記演算手段は、前記画像ブロックの全画素に各々対応
   してｎ個設けられ、前記各画素間の差異を示す所定の評
   価値を当該画像ブロックの全画素について一括的に算出
   し、 前記累積手段は、前記一括的に算出された当該画像ブロ
   ックの全画素に対する前記評価値を一括的に累積する請
   求項２記載の動き検出装置。
4. 【請求項４】前記ｎ個の演算手段の各々は、入力される
   前記カレント画像ブロックの画素値と前記候補画像ブロ
   ックの画素値との差を当該画素データの差異を示す評価
   値として算出し、 前記累積手段は、前記算出された各画素値の差を当該画
   像ブロックの全画素について累積し、当該候補画像ブロ
   ックに対する評価値として算出する請求項３記載の動き
   検出装置。
5. 【請求項５】前記ｎ個の演算手段の各々は、入力される
   前記カレント画像ブロックの画素値と前記候補画像ブロ
   ックの画素値との差を自乗し、当該画素データの差異を
   示す評価値として算出し、 前記累積手段は、前記算出された各画素値の差の自乗値
   を当該画像ブロックの全画素について累積し、当該候補
   画像ブロックに対する評価値として算出する請求項４記
   載の動き検出装置。