JP2005175549A - 映像信号処理装置 - Google Patents

Abstract

【課題】 ADCのアナログ信号入力経路にアナログ信号のゲインコントロール用のトランジスタやビデオアンプを必要とせずに、アナログ入力の映像信号をゲインコントロールする。
【解決手段】 映像信号を入力しデジタル信号に変換するＡＤ変換器と、前記入力映像信号をクランプするクランプ手段と、システム制御手段と、前記システム制御手段に基づいて制御されるシグマデルタ変調部と、前記シグマデルタ変調部からの出力を受けてアナログ信号に変換するＤＡ変換器と、前記ＤＡ変換器の出力信号を入力ゲインコントロール信号として、前記ＡＤ変換器の入力レンジに係わる任意のリファレンス電位を制御し、前記入力映像信号のＡＤ変換器への入力レベルに対応するＡＤ変換器のデジタル出力値を相対的に制御するフィードバック手段とを備える。
【選択図】 図１

Description

本発明はアナログ信号を入力する映像信号処理装置に関する。

従来、特許文献１のようなテレビジョン受像機やビデオテープレコーダ、デジタルビデオカメラなどにおけるアナログ映像信号入力部では、入力信号経路に入れられたトランジスタやビデオアンプ、専用ＩＣなどのアナログゲインコントロール回路で、ＡＤＣに入力するアナログ入力信号の振幅調整が制御されている。

図２に従来型のアナログ映像信号ゲインコントロールを示す。２０１は入力信号で、アナログの映像信号である。ＮＴＳＣ方式やＰＡＬ方式のコンポジット信号とする。２０２は終端抵抗で、入力信号のインピーダンスマッチングを図るものである。ここでは民生用の映像機器において一般的な７５Ωの伝送線路に合わせた７５Ωの終端抵抗である。

２０３はカップリングコンデンサで、接続される外部機器（不図示）と本回路のＡＤＣ２０５の入力端子間のＤＣ成分をカットし、ＡＣカップリングとするものである。

２０４はペデスタルクランプ部で、カップリングコンデンサ２０３で、ＤＣカットしたアナログ映像信号のペデスタルレベルを、後述するペデスタルクランプのフィードバック系により、一定に保つようにクランプするための、電流源や、ビデオアンプ等である。
２０５はＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）で、入力信号２０１のアナログ信号をデジタル信号に変換する。例えば、サンプリングレート２７ＭＳＰＳ（Ｍｅｇａ Ｓａｍｐｌｅｓ ｐｅｒ Ｓｅｃｏｎｄ）、出力８ｂｉｔのＡＤＣなどである。

２０６はデジタルフィルタ部で、ローパスフィルタまたは、ＮＯＴＣＨフィルタ等であり、入力信号２０１のコンポジット信号からサブキャリア信号を除去し、ＳＹＮＣ付きの輝度信号成分を分離する。

２０７はデジタル映像信号で、入力信号２０１がペデスタルクランプ部２０４によりペデスタルクランプされた後に、ゲインコントロール部２１６によりアナログ的にゲインコントロールされ、更にＡＤＣ２０５によりデジタル信号に変えられ後に、デジタルフィルタ２０６を経た信号である。

２０８は同期信号（ＳＹＮＣ）検出分離部で、デジタルフィルタ部２０６で分離したＳＹＮＣ付きの輝度信号成分から、コンポジットＳＹＮＣ信号を分離する。

２０９はペデスタルレベル検出部で、同期信号検出分離部２０８で分離されたコンポジットＳＹＮＣ信号を基準として、ペデスタル部分（例えば後述する図３のバックポーチ ３０３部分）のデジタルレベルを検出する。

２１０はエラー検出フィードバック制御部で、任意に設定したペデスタルレベルの目標値と、ペデスタルレベル検出部２０９で検出した入力信号２０１をＡＤＣ２０５でＡＤ変換したデジタル値のペデスタル部分とを比較して差分値（エラー）を出し、その差分値に応じてペデスタルクランプ部２０４に対して、差分値（エラー）がなくなるようにフィードバック制御を行う。

２１１はクランプタイミング制御部で、同期信号検出分離部２０８で分離したコンポジットＳＹＮＣ信号を基準タイミングとして、エラー検出フィードバック制御部２１０からの制御信号出力タイミングを制御する。例えば、バックポーチ部分だけなどでクランプ制御を行うことで映像信号への影響を回避する方法なども見られる。

２１２はＡＤＣ２０５の入力レンジを決める分圧抵抗の１つで、動作電源電圧ＶＤＤと入力レンジ上限のリファレンス電位であるＲＥＦＴとの間の抵抗値で、Ｒ２１とする。

２１３はＡＤＣ２０５の入力レンジを決める分圧抵抗の１つで、入力レンジ上限のリファレンス電位であるＲＥＦＴと入力レンジ下限のリファレンス電位であるＲＥＦＢとの間の抵抗値で、Ｒ２２とする。

２１４はＡＤＣ２０５の入力レンジを決める分圧抵抗の１つで、入力レンジ下限のリファレンス電位であるＲＥＦＢとグランドとの間の抵抗値で、Ｒ２３とする。これら、抵抗２１２〜２１４のＲ２１〜Ｒ２３によって、電源電圧ＶＤＤとグランドＧＮＤ間の電圧を抵抗分圧し、ＡＤＣ２０５の入力レンジの上限ＲＥＦＴと下限ＲＥＦＢの電位を決定する。
ＲＥＦＴ＝ＶＤＤ／（Ｒ２１＋Ｒ２２＋Ｒ２３）×（Ｒ２２＋Ｒ２３）（式２１）
ＲＥＦＢ＝ＶＤＤ／（Ｒ２１＋Ｒ２２＋Ｒ２３）× Ｒ２３ （式２２）
入力レンジをｉｎｐｕｔ＿ｒａｎｇｅとすると
ｉｎｐｕｔ＿ｒａｎｇｅ＝ＲＥＦＴ−ＲＥＦＢ＝ＶＤＤ／（Ｒ２１＋Ｒ２２＋Ｒ２３）× Ｒ２２ （式２３）
２１５はシステム制御部で、ゲインコントロール部２１４を用いて入力信号のゲイン制御を行う。無論、クランプタイミング制御部２１１でのクランプタイミングや、エラー検出フィードバック制御部２１０でのエラー検出フィードバック制御量、または、ペデスタルレベルとシンクチップレベルの差分を検出し、（不図示）そのレベルを一定に保つようなＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）機能などを実現しても構わない。

２１６はゲインコントロール部で、システム制御部２１５からの制御を受けてトランジスタやビデオアンプ、専用ＩＣ等により入力信号の振幅を制御するものである。

２１７はコンデンサで、ＡＤＣ２０５の入力レンジの下限であるリファレンスボトム電圧（ＲＥＦＢ）を安定化するためのものである。

２１８はコンデンサで、ＡＤＣ２０５の入力レンジの上限であるリファレンストップ電圧（ＲＥＦＴ）を安定化させるためのものである。

２ＡはＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）としてのまとまりを示しており、２０５〜２１５を含んでいる。ここで２ＡはＣＭＯＳプロセスで作られているものとする。
特開平７−１３５５７９号公報

こうした背景の下、本発明では、ＡＤＣのアナログ信号入力経路にアナログ信号のゲインコントロール用のトランジスタやビデオアンプを必要とせずに、アナログ入力の映像信号をゲインコントロールすることを目的としている。

上記の課題を解決し目的を達成するため、本発明は、映像信号を入力しデジタル信号に変換するＡＤ変換器と、前記入力映像信号をクランプするクランプ手段と、システム制御手段と、前記システム制御手段に基づいて制御されるシグマデルタ変調部と、前記シグマデルタ変調部からの出力を受けてアナログ信号に変換するＤＡ変換器と、前記ＤＡ変換器の出力信号を入力ゲインコントロール信号として、前記ＡＤ変換器の入力レンジに係わる任意のリファレンス電位を制御し、前記入力映像信号のＡＤ変換器への入力レベルに対応するＡＤ変換器のデジタル出力値を相対的に制御するフィードバック手段とを備える。

本発明によれば、ビデオ帯域を主として扱う回路において、ＡＤＣへ入力するアナログ信号をトランジスタやビデオアンプ、専用アナログＩＣ等で制御するのではなく、ＡＤＣの入力レンジを決める任意のリファレンス電位を、シグマデルタ変調した高周波パルスを平滑化した信号で制御することを特徴とする。これにより、従来の（アナログフィルタや）アナログゲインコントロールを含んだ専用ＩＣが無くても、ＡＳＩＣなどに取り込みが容易な小規模なＳＤＭと（外付けの）ＲＣのローパスフィルタ等（またはシグマデルタ方式のＤＡＣ）、ＡＳＩＣ外には安価な汎用部品のみでゲインコントロールが可能となり、システムとしての小型化と、ローコスト化が実現する。

発明の最良の実施形態

以下に本発明の実施例について説明する。

以下に、映像信号ゲインコントロール回路における本発明の第１の実施例を図１、図３に基づいて説明する。

図１に、本発明の一実施例に関る映像信号ゲインコントロール回路を含んだ概略ブロック図を示す。ここではＡＤＣを含め、デジタル処理をする部分についてはＡＳＩＣで構成した例をあげている。

図１に示すように、１０１は入力信号で、アナログの映像信号である。ここでは、ＮＴＳＣ方式のコンポジット映像信号とする。無論、コンポジット映像信号ではなく輝度信号（Ｙ）に対しても、ＮＴＳＣ方式ではなくＰＡＬ方式等の信号に対しても応用可能である。

１０２は終端抵抗で入力信号１０１のインピーダンスマッチングを図るものである。ここでは民生用の映像機器において一般的な７５Ωの伝送線路に合わせた７５Ωの終端抵抗である。

１０３はカップリングコンデンサで、映像信号の供給元である接続される外部機器（不図示）と、本回路のＡＤＣ１０５の入力端子間とのＤＣ成分をカットし、ＡＣカップリングとするものである。

１０４はペデスタルクランプ部で、カップリングコンデンサ１０３で、ＤＣカットしたアナログ映像信号のペデスタルレベルを、後述するペデスタルクランプのフィードバック系により、一定に保つようにクランプするための、電流源や、ビデオアンプ等である。

１０５はＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）で、入力信号１０１のアナログ信号をデジタル信号に変換する。ここでは、サンプリングレート２７ＭＳＰＳ（Ｍｅｇａ Ｓａｍｐｌｅｓ ｐｅｒ Ｓｅｃｏｎｄ）、出力８ｂｉｔのＡＤＣである。

１０６はデジタルフィルタ部で、ローパスフィルタまたは、ＮＯＴＣＨフィルタ等であり、入力信号１０１のコンポジット信号からサブキャリア信号を除去し、ＳＹＮＣ付きの輝度信号成分を分離する。

１０７はデジタル映像信号で、入力信号１０１がペデスタルクランプ部１０４によりペデスタルクランプされた後に、ＡＤＣ１０５によりデジタル信号に変えられ、デジタルフィルタ１０６を経た信号である。

１０８は同期信号（ＳＹＮＣ）検出分離部で、デジタルフィルタ部１０６で分離したＳＹＮＣ付きの輝度信号成分から、コンポジットＳＹＮＣ信号を分離する。
１０９はペデスタルレベル検出部で、同期信号検出分離部１０８で分離されたコンポジットＳＹＮＣ信号を基準として、ペデスタル部分（例えば後述する図３のバックポーチ３０３部分）のデジタルレベルを検出する。

ここで、図３にアナログ入力映像信号（ＮＴＳＣ）の１水平ライン（１Ｈ）のアナログレベルと、ＡＤ変換後のデジタル値のレベルダイヤグラムを示す。左側の −４０ＩＲＥ 〜 １００ＩＲＥのレンジが、ＮＴＳＣフォーマットに従った入力信号１０１のアナログ入力レンジを示しており、０ＩＲＥがペデスタルレベル、−４０ ＩＲＥがコンポジットＳＹＮＣチップレベル、１００ＩＲＥが輝度１００％レベルを現している。ここでは、説明を簡略化するために、白１００％の信号を考えているので、コンポジット信号ではあるがクロマ信号はのっていない。

一方、アナログ入力レベルに対応して、右側の ０ 〜 ２５５までのレンジが、ＡＤＣ１０４の出力レンジ ８ｂｉｔに対応している。ここでは、理想的なペデスタルクランプが行われた際のデジタルレベルの例を書いている。即ち、ここでのペデスタルレベルのデジタル値としての目標値は、０ＩＲＥに対応した７５である。

３０１は入力信号１０１の１水平ラインを表している。３０２はコンポジットＳＹＮＣチップを表している。３０３はバックポーチを表している。３０４はカラーバースト信号を表している（ＮＴＳＣの場合 ３．５７９５４５ＭＨｚ）。３０５は水平ブランキング期間（水平帰線期間）を表している（ＮＴＳＣの場合１０．９±０．２μＳ）。３０６は１水平ラインの期間を表している（ＮＴＳＣの場合６３．５５５μＳ）。３０７はバックポーチ３０３、即ちペデスタルレベルとシンクチップ３０２とのレベル差を表している。ＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）などでは、このレベルを元に、基準値と比較した差分によって、ゲインコントロールのフィードバックを行っている。

また、その他の図１の説明として、１１０はエラー検出フィードバック制御部で、任意に設定したペデスタルレベルの目標値と、ペデスタルレベル検出部１０９で検出した入力信号１０１をＡＤＣ１０５でＡＤ変換したデジタル値のペデスタル部分とを比較して差分値（エラー値）を出し、その差分値に応じてペデスタルクランプ部２０４に対して、差分値（エラー）がなくなるようにフィードバック制御を行う。

１１１はクランプタイミング制御部で、同期信号検出分離部１０８で分離したコンポジットＳＹＮＣ信号を基準タイミングとして、エラー検出フィードバック制御部１１０の出力タイミングを制御する。一般的な例としてペデスタルクランプでは、映像として見えない水平ブランキング期間３０５に含まれるバックポーチ３０３の部分でクランプをかけるものも多く見られる。

１１２はＡＤＣ１０５の入力レンジを決める分圧抵抗の１つで、入力レンジ上限のリファレンス電位であるＲＥＦＴと入力レンジ下限のリファレンス電位であるＲＥＦＢとの間の抵抗値で、Ｒ１２とする。

１１３はＡＤＣ１０５の入力レンジを決める分圧抵抗の１つで、入力レンジ下限のリファレンス電位であるＲＥＦＢとグランドとの間の抵抗値で、Ｒ１３とする。

１１４はシステム制御部で、ＳＤＭ部１１５＋抵抗１１６とコンデンサ１１７とによるＬＰＦを用いてゲインコントロール信号（電圧）ＩＯ＿ＯＵＴを作り、ＡＤＣ１０５の入力レンジのリファレンストップ電位（ＲＥＦＴ）を上下して相対的に入力信号のゲイン制御を行う。

無論システム制御部１１４としては、ゲインコントロールだけでなく、クランプタイミング制御部１１１でのクランプタイミングや、エラー検出フィードバック制御部１１０でのエラー検出フィードバック制御量、または、ペデスタルレベルとシンクチップレベルの差分を検出し、（不図示）そのレベルを一定に保つようなＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）機能などを実現しても構わない。

ＡＧＣ制御では、同期信号検出分離部１０８で分離されたコンポジットＳＹＮＣ信号をタイミング基準として図３のコンポジットＳＹＮＣチップ３０２部でのデジタルレベルと、バックポーチ３０３部でのデジタルレベルを検出し、その差分が任意の目標値に対して一定となるように制御を行う手法などが考えられる。

１１５はＳＤＭ（Ｓｉｇｍａ Ｄｅｌｔａ Ｍｏｄｕｌａｔｉｏｎ）部（”Ｓｉｇｍａ”と”Ｄｅｌｔａ”の前後が逆になる呼び方もある）で、システム制御部１１４からの制御値を受けて、入力映像信号の帯域よりも十分に高い動作周波数、例えば５４ＭＨｚでシグマデルタ変調（ΣΔ変調、デルタシグマ変調、ΔΣ変調）を行う。ここでは、シグマデルタ変調された出力は１ｂｉｔとしている。無論、精度を上げるために多ビットにして、ＳＤＭ後のＬＰＦ部をＤＡＣで置き換えても構わない。

即ち、この実施例１では、ＡＤＣ１０５の入力レンジの上限ＲＥＦＴと下限ＲＥＦＢの電位は、それぞれ、システム制御部１１４の制御値からＳＤＭ部１１５と抵抗１１６＋コンデンサ１１７で構成されるＬＰＦによって作られるゲインコントロール信号によりＲＥＦＴが決まり、そのＲＥＦＴとグランドＧＮＤ間の電圧を抵抗１１２（Ｒ１２）と抵抗１１３（Ｒ１３）で抵抗分圧されてＲＥＦＢが決まる。ＡＤＣ１０５の入力レンジの上限ＲＥＦＴと下限ＲＥＦＢの計算式は以下のようになる。
ＲＥＦＴ＝ＩＯ＿ＯＵＴ （式１１）
ＲＥＦＢ＝ＩＯ＿ＯＵＴ／（Ｒ１２＋Ｒ１３）×Ｒ１３ （式１２）
入力レンジをｉｎｐｕｔ＿ｒａｎｇｅとすると
ｉｎｐｕｔ＿ｒａｎｇｅ＝ＲＥＦＴ−ＲＥＦＢ＝ＩＯ＿ＯＵＴ／（Ｒ１２＋Ｒ１３）× Ｒ１２ （式１３）

一方ここで、電源投入時の入力レンジ制御についての一例を考えると、入力レンジを最大にして、入力信号レベルがＡＤＣ１０５の入力レンジをできるだけ超えないようにする方式が考えられる。制御的には、システム制御部１１４からＳＤＭ部１１５からの出力を制御し、ゲインコントロール信号の電圧レベルが図１の場合ではできるだけ高くなるようにしておく。厳密に考えると、ＡＳＩＣ１Ａの出力セルの最大電圧をＶＤＤ＿ＩＯ、ＡＳＩＣの動作電源電圧がＶＤＤとすると、ＡＳＩＣ内のトランジスタのドロップ分を考慮し、
ＶＤＤ＿ＩＯ≒ＶＤＤ−０．１ （式１４）
である。よって、ＩＯ＿ＯＵＴ＝ＶＤＤ＿ＩＯの時、式１３と式１４より、入力レンジの最大値ｉｎｐｕｔ＿ｒａｎｇｅ＿ｍａｘは、
ｉｎｐｕｔ＿ｒａｎｇｅ＿ｍａｘ＝（ＶＤＤ−０．１）／（Ｒ１２＋Ｒ１３）×Ｒ１２ （式１５）
で現される。

次いで、電源投入時からシステムが立ち上がるにつれて先にあげたＡＧＣ制御などにより、入力レンジを適正にコントロールしていくことが可能である。
１１６は抵抗である。１１７はコンデンサで、抵抗１１６との組み合わせで、ローパスフィルタを形成していて、ゲインコントロール信号として、ＳＤＭ部１１５でシグマデルタ変調されたゲインコントロール信号を平滑化して（映像に影響のある高周波成分を落として）、ＡＤＣ１０５の入力レンジの上限を決めるリファレンストップ電圧（ＲＥＦＴ）を制御する。１１８はコンデンサで、ＡＤＣ１０５の入力レンジの下限であるリファレンスボトム電圧（ＲＥＦＢ）を安定化するためのものである。１ＡはＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）としてのまとまりを示しており、１０５〜１１５を含んでいる。ここで１ＡはＣＭＯＳプロセスで作られているものとする。

また、ここでの使用動作クロックは、一般的な手法として、発振器（不図示）を１３．５ＭＨｚの源発信として、クロック発生供給部（不図示）内のＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）で逓倍（ここでは２および４逓倍）することで、ＡＤＣ１０５等の動作周波数２７ＭＨｚ（＝１３．５Ｍｈｚ × ２）およびＳＤＭ部１１５等の動作周波数５４ＭＨｚ（＝１３．５Ｍｈｚ × ４）の動作クロックを作る。また、別な周波数としては、発振器の周波数を入力映像信号の映像フォーマット（ＮＴＳやＰＡＬなど）のサブキャリア周波数として、そのサブキャリア周波数同様にＰＬＬで先の周波数と近い値等になるように逓倍しても良い。これらの周波数を用いることで、システムとしての構成が容易になる。

以上、実施例１の図１の映像信号ゲインコントロール回路において、従来例の図２の場合と大きく異なるのは、入力信号そのもののゲインを変えるのではなく、ＡＤＣの入力レンジを変化させることで、同じ入力信号レベルに対しても相対的にＡＤＣ後のデジタル値を制御する点である。更に、ＡＤＣのリファレンス電位を変化させる手段として、ロジック規模が小さくて済むＳＤＭ変調方式を用い、ＡＳＩＣ外部で簡単なＲＣのＬＰＦで平滑化することで、安価でかつ入力映像信号品位に影響を与えることない回路構成を実現可能としている。

これらにより、図２の従来例においては、ＡＤＣに入力するアナログ映像信号そのものをレベル調整するために、ＡＳＩＣ外部にアナログゲインコントロール用の回路が必要であったが、本発明では、ゲイン制御をシグマデルタ変調とローパスフィルタを組み合わせてゲインコントロール信号を作り、この信号をＡＤＣの入力レンジを決めるリファレンス電位として上下させることで実現している。（シグマデルタ変調＋ローパスフィルタは、シグマデルタ変調方式ＤＡＣと見ることもできる。）

即ち、従来は外付け部品としてアナログ的なトランジスタやビデオアンプ、専用ＩＣなどが必要だったものを、ＡＳＩＣなどに取り込みが容易な小規模なＳＤＭと（外付けの）ＲＣのローパスフィルタでＡＤＣのリファレンス電位を制御し、システムとしての部品点数を削減し、実装面積の低減とローコスト化を実現している。

以下に本発明の映像信号ゲインコントロール回路における本発明の第２の実施例を図４に基づいて説明する。

図４に、本発明の第２の実施例に関る映像信号ゲインコントロール回路を含んだ概略ブロック図を示す。ここではＡＤＣを含め、デジタル処理をする部分については、ＡＳＩＣで構成した例をあげている。

実施例２において、実施例１と大きく異なるのは、ＡＤＣの入力レンジの上限を決めるリファレンストップ電圧（ＲＥＦＴ）を制御するのではなく、ＡＤＣの入力レンジの下限を決めるリファレンスボトム電圧（ＲＥＦＢ）を制御する点である。
一方、入力映像信号として、コンポジット信号や輝度信号を扱う回路ではなく、クロマ信号を扱う回路を前提としているので、ペデスタルクランプに関係する回路を含まずに、クロマ信号の振幅の中心をADCの入力レンジの中心付近に置くためのクランプ抵抗を備えている。

即ち、図４において、上述の実施例１の図１と回路的に異なり、ペデスタルクランプ１０４、同期信号検出分離部１０８、ペデスタルレベル検出１０９、エラー検出フィードバック制御部１１０、クランプタイミング制御部１１１を備えておらず、クロマ信号クランプ用のクランプ抵抗４１４、４１５が設けられている。

図４において、４０１は入力信号で、アナログの映像信号である。ここでは、ＮＴＳＣ方式のクロマ信号とする。無論、ＮＴＳＣ方式ではなくＰＡＬ方式等の信号に対しても応用可能である。

４０２は終端抵抗で入力信号４０１のインピーダンスマッチングを図るものである。ここでは民生用の映像機器において一般的な75Ωの伝送線路に合わせた７５Ωの終端抵抗である。

４０３はカップリングコンデンサで、映像信号の供給元である接続される外部機器（不図示）と、本回路のＡＤＣ４０４の入力端子間とのＤＣ成分をカットし、ＡＣカップリングとするものである。

４０４はＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）で、入力信号４０１のアナログ信号をデジタル信号に変換する。ここでは、サンプリングレート２７ＭＳＰＳ（Ｍｅｇａ Ｓａｍｐｌｅｓ ｐｅｒ Ｓｅｃｏｎｄ）、出力８ｂｉｔのＡＤＣである。

４０５はデジタルフィルタ部で、バンドパスフィルタで、入力信号４０１のクロマ信号から不要な周波数成分を除きクロマ信号として必要な周波数部分とする。

４０６はデジタル映像信号で、入力信号４０１がＡＤＣ４０４によりデジタル信号に変えられ、デジタルフィルタ４０５を経たクロマ信号である。

４０８はＡＤＣ４０４の入力レンジを決める分圧抵抗の１つで、入力レンジ上限のリファレンス電位であるＲＥＦＴと入力レンジ下限のリファレンス電位であるＲＥＦＢとの間の抵抗値で、Ｒ４２とする。

４０９はシステム制御部で、ＳＤＭ部４１０＋抵抗４１１とコンデンサ４１２によるＬＰＦを用いてゲインコントロール信号（電圧）ＩＯ＿ＯＵＴを作り、ＡＤＣ４０４の入力レンジのリファレンスボトム電位（ＲＥＦＢ）を上下して相対的に入力信号のゲイン制御を行う。無論、システム制御部４０９としては、ゲインコントロールだけでなく、カラーバースト信号レベルを検出し、（不図示）そのレベルを一定に保つようなＡＣＣ（Ａｕｔｏ Ｃｏｌｏｒ Ｃｏｎｔｒｏｌ）機能などを実現しても構わない。

４１０はＳＤＭ（Ｓｉｇｍａ Ｄｅｌｔａ Ｍｏｄｕｌａｔｉｏｎ）部（”Ｓｉｇｍａ”と”Ｄｅｌｔａ”の前後が逆になる呼び方もある）で、システム制御部４０９からの制御値を受けて、入力映像信号の帯域よりも十分に高い動作周波数、例えば５４ＭＨｚでシグマデルタ変調（ΣΔ変調、デルタシグマ変調、ΔΣ変調）を行う。ここでは、シグマデルタ変調された出力は１ｂｉｔとしている。無論、精度を上げるために多ビットにして、ＳＤＭ後のＬＰＦ部をＤＡＣで置き換えても構わない。

即ち、ここでは、ＡＤＣ４０４の入力レンジの上限ＲＥＦＴと下限ＲＥＦＢの電位は、それぞれ、システム制御部４０９の制御値からＳＤＭ部４１０と抵抗４１１＋コンデンサ４１２で構成されるＬＰＦによって作られるゲインコントロール信号によりＲＥＦＢが決まり、そのＲＥＦＢと動作電源電圧ＶＤＤ間の電圧を抵抗４０７（Ｒ４１）と抵抗４０８（Ｒ４２）で抵抗分圧されてＲＥＦＴが決まる。ＡＤＣ４０４の入力レンジの上限ＲＥＦＴと下限ＲＥＦＢの計算式は以下のようになる。
ＲＥＦＴ＝（ＶＤＤ−ＩＯ＿ＯＵＴ）／（Ｒ４１＋Ｒ４２）× Ｒ４２＋ＩＯ＿ＯＵＴ （式４１）
ＲＥＦＢ＝ＩＯ＿ＯＵＴ （式４２）
入力レンジをｉｎｐｕｔ＿ｒａｎｇｅとすると
ｉｎｐｕｔ＿ｒａｎｇｅ＝ＲＥＦＴ−ＲＥＦＢ＝（ＶＤＤ−ＩＯ＿ＯＵＴ）／（Ｒ４１＋Ｒ４２）× Ｒ４２ （式４３）
ここでは説明を簡単にするために、ＡＳＩＣ１Ａの出力セルのトランジスタのドロップ分（０．１Ｖ程度）は考慮していない。

４１１は抵抗である。４１２はコンデンサで、抵抗４１１との組み合わせで、ローパスフィルタを形成していて、ゲインコントロール信号として、ＳＤＭ部４１０でシグマデルタ変調されたゲインコントロール信号を平滑化して（映像に影響のある高周波成分を落として）、ＡＤＣ４０４の入力レンジの上限を決めるリファレンスボトム電圧（ＲＥＦＢ）を制御する。４１３はコンデンサで、ＡＤＣ４０４の入力レンジの上限であるリファレンストップ電圧（ＲＥＦＴ）を安定化するためのものである。４ＡはＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）としてのまとまりを示しており、４０４〜４１０を含んでいる。ここで４ＡはＣＭＯＳプロセスで作られているものとする。

以上の通り、コンポジット信号や輝度信号だけでなく、本発明を用いると入力信号そのもののゲインを変えるのではなく、シグマデルタ変調とローパスフィルタを組み合わせてＡＤＣの入力レンジを決めるリファレンス電位を変化させることで、同じ入力信号レベルに対しても相対的にＡＤＣ後のデジタル値を、ここではクロマ信号に対してもゲインコントロールが可能である。

これらにより、従来のトランジスタやビデオアンプ、専用ＩＣなどを用いずに、ＡＳＩＣなどに取り込みが容易な小規模なＳＤＭと（外付けの）ＲＣのローパスフィルタでＡＤＣの任意のリファレンス電位を制御し、システムとしての部品点数を削減し、実装面積の低減とローコスト化を実現している。

本発明に係る実施例１の映像信号ゲインコントロール回路の構成例を示すプロック図である。 従来型の映像信号ゲインコントロール回路の構成例を示すプロック図である。 本発明に係る実施例１に従ったアナログ入力信号（NTSC）と、ペデスタルクランプした映像信号をAD変換した後のデジタル値との対応を示すレベルダイヤグラムである。 本発明に係る実施例２の映像信号ゲインコントロール回路の構成例を示すプロック図である。

符号の説明

１０１ 入力信号（アナログ映像信号）
１０２ 終端抵抗
１０３ カップリングコンデンサ
１０４ ペデスタルクランプ部
１０５ ＡＤＣ（Analog to Digital Converter）
１０６ デジタルフィルタ部
１０７ デジタル映像信号
１０８ 同期信号（ＳＹＮＣ）検出分離部
１０９ ペデスタルレベル検出部
１１０ エラー検出フィードバック制御部
１１１ クランプタイミング制御部
１１２、１１３ 分圧抵抗
１１４ システム制御部
１１５ ＳＤＭ（Sigma Delta Modulation）部
１１６ 抵抗
１１７、１１８ コンデンサ
３０１ 水平ライン
３０２ コンポジットＳＹＮＣチップ
３０３、３０７ バックポーチ
３０４ カラーバースト信号
３０５ 水平ブランキング期間（水平帰線期間）
３０６ 水平ラインの期間
３０７ バックポーチ

Claims (5)

1. 映像信号を入力しデジタル信号に変換するＡＤ変換器と、
   前記入力映像信号をクランプするクランプ手段と、
   システム制御手段と、
   前記システム制御手段に基づいて制御されるシグマデルタ変調部と、
   前記シグマデルタ変調部からの出力を受けてアナログ信号に変換するＤＡ変換器と、
   前記ＤＡ変換器の出力信号を入力ゲインコントロール信号として、前記ＡＤ変換器の入力レンジに係わる任意のリファレンス電位を制御し、前記入力映像信号のＡＤ変換器への入力レベルに対応するＡＤ変換器のデジタル出力値を相対的に制御するフィードバック手段と、
   を備えることを特徴とする映像信号処理装置。
2. 前記ＡＤ変換器から出力されたデジタル映像信号の任意のタイミングでの信号レベルを検出する手段と、前記検出した１つ以上タイミングでの値と任意の基準値とを比較演算する手段とを備え、前記比較演算した結果に基づいて、前記シグマデルタ変調部の変調処理を行うことを特徴とする請求項１記載の映像信号処理装置。
3. 電源投入などによる動作開始時において、前記制御されるリファレンス電位が最大入力レンジとなる位置に制御する手段を備えることを特徴とする請求項１または２記載の映像信号処理装置。
4. 前記ＡＤ変換器と、前記クランプ手段と、前記システム制御手段と、前記シグマデルタ変調部と、前記ＤＡ変換器と、前記フィードバック手段は同一のＩＣとして構成されることを特徴とする請求項１〜３記載の映像信号処理装置。
5. 映像信号を入力しデジタル信号に変換するＡＤ変換器と、
   前記入力映像信号をクランプするクランプ手段と、
   システム制御手段と
   前記システム制御手段に基づいて制御されるシグマデルタ変調部と、
   前記シグマデルタ変調部からの出力を受けるローパスフィルタと、
   前記ローパスフィルタの出力信号を入力ゲインコントロール信号として、前記ＡＤ変換器の入力レンジに係わる任意のリファレンス電位を制御し、前記入力映像信号のＡＤ変換器への入力レベルに対応するＡＤ変換器のデジタル出力値を相対的に制御するフィードバック手段と、
   を備える映像信号処理装置。
   

Images