KR100404581B1 - 동기신호 생성회로 - Google Patents

동기신호 생성회로 Download PDF

Info

Publication number
KR100404581B1
KR100404581B1 KR10-2002-0004147A KR20020004147A KR100404581B1 KR 100404581 B1 KR100404581 B1 KR 100404581B1 KR 20020004147 A KR20020004147 A KR 20020004147A KR 100404581 B1 KR100404581 B1 KR 100404581B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
synchronization signal
analog
digital
Prior art date
Application number
KR10-2002-0004147A
Other languages
English (en)
Other versions
KR20030063815A (ko
Inventor
이세규
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0004147A priority Critical patent/KR100404581B1/ko
Publication of KR20030063815A publication Critical patent/KR20030063815A/ko
Application granted granted Critical
Publication of KR100404581B1 publication Critical patent/KR100404581B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Synchronizing For Television (AREA)

Abstract

별도의 동기신호 분리용 집적소자를 사용하지 않고, 디지털/아날로그 변환기와 비안정 멀티바이브레이터를 이용하여 깨끗한 동기신호를 생성하고, 동기신호의 주파수를 가변시켜 발생한다.
마이크로 컴퓨터가 휘도신호를 입력받아 영상신호의 표시모드를 판단하고 판단한 표시모드에 따라 동기신호를 생성할 소정의 디지털 데이터를 발생하고, 상기 마이크로 컴퓨터가 발생한 디지털 데이터를 동기신호 생성부가 아날로그 전압으로 변환하고 그 변환한 아날로그 전압의 레벨에 따라 주파수가 가변되는 동기신호를 생성하며, 동기신호 생성부는, 상기 마이크로 컴퓨터가 발생한 디지털 데이터를 디지털/아날로그 변환기가 아날로그 전압으로 변환하고, 상기 디지털/아날로그 변환기가 변환한 아날로그 전압의 레벨에 따라 비안정 멀티바이브레이터가 주파수가 가변되는 동기신호를 생성한다.

Description

동기신호 생성회로{Circuit for generating synchronizing signal}
본 발명은 휘도신호의 주파수로 영상신호의 표시모드를 판단하고, 그 판단한표시모드에 따라 수평 동기신호 및 수직 동기신호를 생성하는 동기신호 생성회로에 관한 것이다.
최근에 디지털 텔레비전 방송의 실시에 따라 디지털 텔레비전 수상기의 보급이 가속화되고 있다. 디지털 텔레비전 수상기는 기존의 아날로그 텔레비전 수상기에 비하여 고화질과, 고음질과, 다채널 등을 비롯하여 다양한 부가 서비스가 가능한 장점을 가지고 있다. 또한 디지털 텔레비전 수상기는 입력받을 수 있는 신호들의 종류도 디지털 방송신호, 아날로그 방송신호, 아날로그 비디오 신호, 디지털 비디오 신호는 물론 DVD(Digital Video Disc) 재생신호를 비롯하여 다양하다.
디지털 텔레비전 수상기로 입력되는 신호들 중에서 콤포넌트 신호는 휘도신호와 색차신호 만을 구비하고 있는 것으로서 수평 및 수직의 동기에 필요한 수평 동기신호 및 수직 동기신호는 상기 휘도신호에서 분리하여 사용하도록 하고 있다.
도 1은 휘도신호에서 수평 동기신호 및 수직 동기신호를 분리하여 사용하는 종래의 동기신호 분리회로를 보인 블록도이다. 이에 도시된 바와 같이 휘도신호(Y)와 색차신호(PB, PR)를 입력받아 휘도신호(Y)에서 수평 동기신호(H) 및 수직 동기신호(V)를 분리하는 동기신호 분리용 집적소자(100)와, 상기 동기신호 분리용 집적소자(100)로부터 휘도신호(Y), 색차신호(PB, PR), 수평 동기신호(H) 및 수직 동기신호(V)를 입력받아 색좌표 변환을 통해 색신호(R, G, B)를 추출하고 추출한 색신호(R, G, B)를 디지털 신호로 변환하는 아날로그/디지털 변환기(110)와, 상기 아날로그/디지털 변환기(110)와 I2C(Inter Interface Control)로 데이터 통신이 가능하게 연결되어 아날로그/디지털 변환기(110)가 색신호(R, G, B)를 추출하고 디지털 신호로 변환하는 동작을 제어함과 아울러 상기 아날로그/디지털 변환기(110)로 입력되는 수평 동기신호(H) 및 수직 동기신호(V)로 영상신호의 표시모드를 판별하는 마이크로 컴퓨터(120)와, 상기 아날로그/디지털 변환기(110)로부터 색신호(R, G, B)와 수평 동기신호(H) 및 수직 동기신호(V)를 입력받고 상기 마이크로 컴퓨터(120)의 제어에 따라 색신호(R, G, B)를 표시 화면의 해상도에 적정하게 변환하는 스케일러(130)로 구성하였다.
이와 같이 구성된 종래의 동기신호 분리회로는, 동기신호 분리용 집적소자(100)가 휘도신호(Y)와 색차신호(PB, PR)를 입력받고, 입력받은 휘도신호(Y)를 이용하여 수평 동기신호(H) 및 수직 동기신호(V)를 분리한다.
상기 동기신호 분리용 집적소자(100)가 휘도신호(Y)에서 수평 동기신호(H) 및 수직 동기신호(V)를 분리하는 방법은 여러 가지가 있다. 전형적인 방법으로는 저역통과 필터 및 고역통과 필터를 사용하여 수평 동기신호(H) 및 수직 동기신호(V)를 분리한다. 즉, 동기신호 분리용 집적소자(100)는, 입력받은 휘도신호(Y)를 저역통과 필터로 저역 필터링하여 휘도신호(Y)의 성분들 중에서 가장 낮은 주파수를 가지는 수직 동기신호(V)를 분리하고, 그 수직 동기신호(V)를 분리한 휘도신호(Y)를 고역통과 필터로 필터링하여 수평 동기신호(H)를 분리한다.
그리고 상기 동기신호 분리용 집적소자(100)는, 입력받은 휘도신호(Y) 및 색차신호(PB, PR)와, 휘도신호(Y)에서 분리한 수평 동기신호(H) 및 수직 동기신호(V)를 출력하여 아날로그/디지털 변환기(110)로 입력된다.
그러면, 아날로그/디지털 변환기(110)는 입력받은 휘도신호(Y)와 색차신호(PB, PR)를 색좌표 변환하여 색신호(R, G, G)를 검출하고, 검출한 색신호(R, G, G)를 디지털 신호로 변환한 후 상기 수평 동기신호(H) 및 수직 동기신호(V)와 함께 스케일러(130)로 출력한다.
그리고 상기 아날로그/디지털 변환기(110)는 마이크로 컴퓨터(120)와 I2C로 연결되어 있는 것으로서 마이크로 컴퓨터(120)는 아날로그/디지털 변환기(110)가 입력받은 수평 동기신호(H) 및 수직 동기신호(V)의 주파수를 검출하여 영상신호의 표시모드를 판단 즉, 색신호(R, G, G)가 표시 구동부를 통해 표시화면에 표시되는 영역의 크기 및 해상도를 판단하고, 판단한 표시모드에 따라 스케일러(130)를 제어하게 된다.
그리고 상기 아날로그/디지털 변환기(110)가 출력하는 색신호(R, G, G)와 상기 수평 동기신호(H) 및 수직 동기신호(V)가 스케일러(130)로 입력되는 것으로서 스케일러(130)는 상기 마이크로 컴퓨터(120)의 제어에 따라 색신호(R, G, G)의 표시영역을 표시화면의 크기에 적정하게 변환한 후 표시 구동부로 출력하여 표시화면에 표시된다.
그러나 상기한 종래의 동기신호 생성회로는 별도의 동기신호 분리용 집적소자를 사용하여 수평 동기신호 및 수직 동기신호를 분리하는 것으로서 현재 시판되고 있는 동기신호 분리용 집적소자의 종류가 다양하지 않아 동기신호 분리용 집적소자를 이용한 동기신호의 분리회로의 구성이 매우 제한적이고, 또한 고가일 뿐만아니라 그 동기신호 분리용 집적소자 하나만으로는 수평 동기신호 및 수직 동기신호를 깨끗하게 분리하지 못하고, 추가적인 하드웨어를 필요로 하는 등의 여러 가지 문제점이 있었다.
따라서 본 발명의 목적은 별도의 동기신호 분리용 집적소자를 사용하지 않고, 저렴하면서도 깨끗한 동기신호를 간단히 생성할 수 있는 동기신호 생성회로를 제공하는데 있다.
본 발명의 다른 목적은 디지털/아날로그 변환기와 비안정 멀티바이브레이터를 이용하여 간단히 동기신호를 생성하고 그 생성하는 동기신호의 주파수를 가변할 수 있는 동기신호 생성회로를 제공하는데 있다.
이러한 목적을 가지는 본 발명의 동기신호 생성회로는, 마이크로 컴퓨터가 휘도신호를 입력받아 영상신호의 표시모드를 판단하고 판단한 표시모드에 따라 동기신호를 생성할 소정의 디지털 데이터를 발생하고, 상기 마이크로 컴퓨터가 발생한 디지털 데이터를 동기신호 생성부가 아날로그 전압으로 변환하고 그 변환한 아날로그 전압의 레벨에 따라 주파수가 가변되는 동기신호를 생성하는 것을 특징으로 한다.
상기 동기신호 생성부는, 상기 마이크로 컴퓨터가 발생한 디지털 데이터를 디지털/아날로그 변환기가 아날로그 전압으로 변환하고, 상기 디지털/아날로그 변환기가 변환한 아날로그 전압의 레벨에 따라 비안정 멀티바이브레이터가 주파수가 가변되는 동기신호를 생성하는 것을 특징으로 한다.
상기 비안정 멀티바이브레이터는, 기준전압 발생부가 제 1 기준전압과 그 제 1 기준전압보다 낮은 제 2 기준전압을 발생하고, 비교전압 발생부가 상기 디지털/아날로그 변환기의 아날로그 전압을 미리 설정된 시정수로 콘덴서에 충전시키면서 비교전압을 발생하며, 상기 비교전압 발생부가 발생하는 비교전압이 상기 제 1 기준전압 이상인지를 제 1 비교기로 판단하고, 상기 비교전압 발생부가 발생하는 비교전압이 상기 제 2 기준전압 이하인지를 제 2 비교기로 판단하여 플립플롭이 상기 제 1 비교기의 출력신호에 따라 리세트되고 상기 제 2 비교기의 출력신호에 따라 세트되면서 동기신호를 발생하며, 상기 플립플롭이 리세트될 경우에 상기 비교전압 발생부의 비교전압을 비교전압 방전부가 설정된 시정수로 방전시키는 것을 특징으로 한다.
상기 기준전압 발생부는, 상기 디지털/아날로그 변환기의 아날로그 전압을 복수의 저항으로 분할하여 제 1 기준전압 및 제 2 기준전압을 발생하는 것을 특징으로 한다.
도 1은 종래의 동기신호 분리회로의 구성을 보인 블록도이고,
도 2는 본 발명의 동기신호 생성회로의 구성을 보인 블록도이며,
도 3은 도 2의 동기신호 생성부의 내부 구성을 보인 블록도이며,
도 4는 도 3의 비안정 멀티바이브레이터의 구성을 보인 상세 회로도이며,
도 5a 및 도 5b는 도 4의 각부의 동작 파형도이다.
*도면의 주요 부분에 대한 부호의 설명*
200 : 마이크로 컴퓨터 210 : 동기신호 생성부
220 : 아날로그/디지털 변환기 230 : 스케일러
300 : 디지털/아날로그 변환기 310 : 비안정 멀티바이브레이터
400 : 기준전압 발생부 410 : 비교전압 발생부
420, 430 : 제 1 및 제 2 비교기 440 : 플립플롭
450 : 비교전압 방전부 C1 : 콘덴서
이하, 첨부된 도 2 내지 도 5의 도면을 참조하여 본 발명의 동기신호 생성회로를 상세히 설명한다.
도 2는 본 발명의 동기신호 생성회로의 구성을 보인 블록도이다. 이에 도시된 바와 같이 휘도신호(Y)를 입력하여 표시모드를 판단하고 판단한 표시모드에 따라 수평 동기신호(H)와 수직 동기신호(V)의 발생을 제어함과 아울러 색신호(R, G, B)로의 변환과 표시화면에 표시되는 영상의 해상도를 제어하는 마이크로컴퓨터(200)와, 상기 마이크로 컴퓨터(200)의 제어에 따라 수평 동기신호(H) 및 수직 동기신호(V)를 생성하는 동기신호 생성부(210)와, 휘도신호(Y) 및 색차신호(PB, PR)와 상기 동기신호 생성부(210)가 생성한 수평 동기신호(H) 및 수직 동기신호(V)를 입력받아 색신호(R, G, B)로 변환하는 아날로그/디지털 변환기(220)와, 상기 아날로그/디지털 변환기(220)로부터 색신호(R, G, G)와 수평 동기신호(H) 및 수직 동기신호(V)를 입력받고 상기 마이크로 컴퓨터(200)의 제어에 따라 색신호(R, G, B)를 표시화면의 해상도에 적합하게 조절하는 스케일러(230)로 구성하였다.
이와 같이 구성된 본 발명의 동기신호 생성회로는, 마이크로 컴퓨터(200)가 휘도신호(Y)를 입력받아 주파수를 판단하고, 판단한 주파수로 영상신호의 표시모드를 판단하며, 판단한 표시모드에 따라 동기신호 생성부(210)를 제어하여 동기신호 생성부(210)가 영상신호의 표시모드에 적합한 소정 주파수의 수평 동기신호(H) 및 수직 동기신호(V)를 생성한다.
그리고 아날로그/디지털 변환기(220)는 휘도신호(Y) 및 색차신호(PB. PR)와 상기 동기신호 생성부(210)가 생성한 수평 동기신호(H) 및 수직 동기신호(V)를 입력받음과 아울러 마이크로 컴퓨터(200)로부터 제어신호를 입력받아 그 수평 동기신호(H) 및 수직 동기신호(V)와 마이크로 컴퓨터(200)의 제어신호에 따라 휘도신호(Y) 및 색차신호(PB. PR)를 색신호(R, G, B)로 색좌표 변환하고, 변환한 색신호(R, G, B)를 디지털로 변환한 후 수평 동기신호(H) 및 수직 동기신호(V)와 함께 스케일러(230)로 출력한다.
그러면, 스케일러(230)는 상기 색신호(R, G, B)와 수평 동기신호(H) 및 수직동기신호(V)를 입력받아 상기 마이크로 컴퓨터(120)의 제어에 따라 색신호(R, G, G)의 표시영역을 표시화면의 해상도에 적정하게 변환한 후 표시 구동부로 출력하여 화면에 표시된다.
여기서, 도 3 내지 도 5의 도면을 참조하여 동기신호 생성부(210)의 구성 및 동작을 상세히 설명한다.
도 3은 도 2의 동기신호 생성부(210)의 내부 구성을 보인 블록도이다. 이에 도시된 바와 같이 마이크로 컴퓨터(200)가 휘도신호(Y)의 주파수로 표시모드를 판단하여 출력하는 디지털 데이터를 아날로그 전압으로 변환하는 디지털/아날로그 변환기(300)와, 상기 디지털/아날로그 변환기(300)가 출력하는 아날로그 전압의 레벨에 따라 주파수가 가변되는 동기신호를 발생하는 비안정 멀티바이브레이터(310)로 동기신호 생성부(210)를 구성하였다.
상기 비안정 멀티바이브레이터(310)는, 도 4에 도시된 바와 같이 상기 디지털/아날로그 변환기(300)의 출력전압을 저항(R1∼R3)으로 분할하여 제 1 기준전압(VC1) 및 제 2 기준전압(VC2)을 발생하는 기준전압 발생부(400)와, 저항(R4, R5) 및 콘덴서(C1)가 직렬 연결되고 그 저항(R4, R5) 및 콘덴서(C1)의 시정수로 상기 디지털/아날로그 변환기(300)의 출력전압을 콘덴서(C1)에 충전시켜 비교전압(VS)을 발생하는 비교전압 발생부(410)와, 상기 비교전압(VS)이 상기 제 1 기준전압(VC1) 이상으로 되는지를 검출하는 제 1 비교기(420)와, 상기 비교전압(VS)이 상기 제 2 기준전압(VC1) 이하로 되는지를 검출하는 제 2 비교기(430)와, 상기 제 1 비교기(420)의 출력신호에 따라 리세트되고 상기 제 2비교기(430)의 출력신호에 따라 세트되면서 동기신호를 발생하는 플립플롭(440)과, 상기 플립플롭(440)이 리세트될 경우에 트랜지스터(TR)가 온되면서 상기 콘덴서(C1)에 충전된 비교전압을 상기 저항(R5) 및 콘덴서(C1)의 시정수로 방전시키는 비교전압 방전부(450)로 구성하였다.
이와 같이 구성된 본 발명의 동기신호 생성부(210)는, 마이크로 컴퓨터(200)가 휘도신호(Y)의 주파수로 표시모드를 판단하여 디지털/아날로그 변환기(300)로 소정의 디지털 데이터를 출력하게 된다.
그러면, 디지털/아날로그 변환기(300)는 상기 소정의 디지털 데이터를 입력받아 아날로그 전압으로 변환하고, 그 변환한 아날로그 전압은 비안정 멀티바이브레이터(310)의 기준전압 발생부(400) 및 비교전압 발생부(410)로 입력되는 것으로서 기준전압 발생부(400)는 상기 아날로그 전압을 저항(R1∼R3)으로 분할하여 기준전압(VC1, VC2)을 발생하고, 비교전압 발생부(410)는 상기 아날로그 전압을 저항(R4, R5)을 통해 도 5a에 도시된 바와 같이 콘덴서(C1)에 충전시켜 비교전압(VS)을 발생하게 된다.
이와 같은 상태에서 콘덴서(C1)에 충전되는 비교전압(VS)의 레벨이 계속 상승하여 상기 기준전압(VC1)의 레벨 이상으로 되면, 제 1 비교기(420)가 고전위를 출력하여 플립플롭(440)의 리세트 단자(RE)에 인가되므로 플립플롭(440)이 리세트되어 출력단자(Q)로 도 5b에 도시된 바와 같이 저전위를 출력하게 되고, 출력단자(/Q)로는 고전위를 출력하게 된다.
상기 출력단자(/Q)로 출력한 고전위는 비교전압 방전부(450)의 저항(R6)을통해 트랜지스터(TR)의 베이스에 인가되므로 트랜지스터(TR)가 온되고, 상기 콘덴서(C1)에 충전되어 있던 비교전압(VS)이 저항(R5) 및 트랜지스터(TR)를 통해 접지로 방전되어 비교전압(VS)의 레벨이 도 5a에 도시된 바와 같이 저항(R5) 및 콘덴서(C1)의 시정수에 따라 점차 낮아지게 된다.
이와 같은 상태에서 상기 비교전압(VS)의 레벨이 기준전압(VC2) 이하로 낮아지게 되면, 제 2 비교기(430)가 고전위를 출력하게 되고, 출력한 고전위는 플립플롭(440)의 세트단자(SE)에 인가되어 플립플롭(440)이 세트된다.
그러면, 플립플롭(440)은 출력단자(Q)로 다시 고전위를 출력하고, 출력단자(/Q)로 저전위를 출력하여 트랜지스터(TR)가 오프되며, 트랜지스터(TR)가 오프됨에 따라 콘덴서(C1)에는 다시 아날로그 전압이 충전되기 시작하여 비교전압(VS)의 레벨이 상승하며, 그 비교전압(VS)의 레벨이 기준전압(VC1) 이상으로 될 경우에 플립플롭(440)이 리세트되는 동작을 반복 수행하면서 플립플롭(440)은 출력단자(Q)로 소정 주파수를 가지는 동기신호를 출력하게 된다.
여기서, 상기 도 3에 도시된 동기신호 생성부(210)의 구성은 수평 동기신호(H)와 수직 동기신호(V)들 중에서 어느 하나의 동기신호만을 생성하여 출력하는 것을 예로 들어 설명한 것으로서 실제 회로를 설계함에 있어서는 동기신호 생성부(210)가 두 개의 디지털/아날로그 변환기(300) 및 비안정 멀티바이브레이터(310)를 구비하고, 마이크로 컴퓨터(200)가 휘도신호(Y)의 주파수로 판단한 표시모드에 따라 상기 두 개의 디지털/아날로그 변환기(300)로 서로 상이한 값의 디지털 데이터를 출력하여 수평 동기신호(H)와 수직 동기신호(V)를 각기생성하게 구성된다.
한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
이상에서와 같이 본 발명은 휘도신호의 주파수로 영상신호의 표시모드를 판단하고 판단한 표시모드에 따른 주파수의 수평 동기신호와 수직 동기신호를 생성하여 사용하는 것으로서 고가의 동기신호 분리용 집적소자를 사용하지 않고 저렴하게 제작할 수 있고, 또한 추가적인 하드웨어를 사용하지 않고서도 매우 깨끗한 수평 동기신호와 수직 동기신호를 생성할 수 있다.

Claims (4)

  1. 휘도신호를 입력받아 영상신호의 표시모드를 판단하고 판단한 표시모드에 따라 동기신호를 생성할 소정의 디지털 데이터를 발생하는 마이크로 컴퓨터; 및
    상기 마이크로 컴퓨터가 발생한 디지털 데이터를 아날로그 전압으로 변환하고 그 변환한 아날로그 전압의 레벨에 따라 주파수가 가변되는 동기신호를 생성하는 동기신호 생성부로 구성됨을 특징으로 하는 동기신호 생성회로.
  2. 제 1 항에 있어서, 상기 동기신호 생성부는;
    상기 마이크로 컴퓨터가 발생한 디지털 데이터를 아날로그 전압으로 변환하는 디지털/아날로그 변환기; 및
    상기 디지털/아날로그 변환기가 변환한 아날로그 전압의 레벨에 따라 주파수가 가변되는 동기신호를 생성하는 비안정 멀티바이브레이터로 구성됨을 특징으로 하는 동기신호 생성회로.
  3. 제 2 항에 있어서, 상기 비안정 멀티바이브레이터는;
    제 1 기준전압과 그 제 1 기준전압보다 낮은 제 2 기준전압을 발생하는 기준전압 발생부;
    상기 디지털/아날로그 변환기의 아날로그 전압을 미리 설정된 시정수로 콘덴서에 충전시키면서 비교전압을 발생하는 비교전압 발생부;
    상기 비교전압 발생부가 발생하는 비교전압이 상기 제 1 기준전압 이상인지를 판단하는 제 1 비교기;
    상기 비교전압 발생부가 발생하는 비교전압이 상기 제 2 기준전압 이하인지를 판단하는 제 2 비교기;
    상기 제 1 비교기의 출력신호에 따라 리세트되고 상기 제 2 비교기의 출력신호에 따라 세트되면서 동기신호를 발생하는 플립플롭; 및
    상기 플립플롭이 리세트될 경우에 상기 비교전압 발생부의 비교전압을 설정된 시정수로 방전시키는 비교전압 방전부로 구성됨을 특징으로 하는 동기신호 생성회로.
  4. 제 3 항에 있어서, 상기 기준전압 발생부는;
    상기 디지털/아날로그 변환기의 아날로그 전압을 복수의 저항으로 분할하여 제 1 기준전압 및 제 2 기준전압을 발생하는 것을 특징으로 하는 동기신호 생성회로.
KR10-2002-0004147A 2002-01-24 2002-01-24 동기신호 생성회로 KR100404581B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0004147A KR100404581B1 (ko) 2002-01-24 2002-01-24 동기신호 생성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0004147A KR100404581B1 (ko) 2002-01-24 2002-01-24 동기신호 생성회로

Publications (2)

Publication Number Publication Date
KR20030063815A KR20030063815A (ko) 2003-07-31
KR100404581B1 true KR100404581B1 (ko) 2003-11-05

Family

ID=32219162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0004147A KR100404581B1 (ko) 2002-01-24 2002-01-24 동기신호 생성회로

Country Status (1)

Country Link
KR (1) KR100404581B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900005932Y1 (ko) * 1987-10-05 1990-06-30 삼성전자 주식회사 휴대용 헤드폰 스테레오의 멜빵 및 벨트클립 부착구조
KR19980043397A (ko) * 1996-12-03 1998-09-05 구자홍 텔레비젼 수상기의 화면비 자동변환 디스플레이 장치 및 방법
KR20000014258U (ko) * 1998-12-30 2000-07-25 김종수 전압제어발진회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900005932Y1 (ko) * 1987-10-05 1990-06-30 삼성전자 주식회사 휴대용 헤드폰 스테레오의 멜빵 및 벨트클립 부착구조
KR19980043397A (ko) * 1996-12-03 1998-09-05 구자홍 텔레비젼 수상기의 화면비 자동변환 디스플레이 장치 및 방법
KR20000014258U (ko) * 1998-12-30 2000-07-25 김종수 전압제어발진회로

Also Published As

Publication number Publication date
KR20030063815A (ko) 2003-07-31

Similar Documents

Publication Publication Date Title
CN100426835C (zh) 箝位控制方法及其相关电路
US7633552B2 (en) Self-calibrating timing circuits for use in a sync separator
KR100460549B1 (ko) 다중비디오입력클램프장치
US5410366A (en) Circuit and method of clamping a video signal with first and second current sources
JPH09135456A (ja) ビデオ表示装置
KR100404581B1 (ko) 동기신호 생성회로
US5805232A (en) Vertical sync signal separator circuit and multi-sync monitor using the same
EP1630821B1 (en) Sampling circuit
US7456903B2 (en) Video signal processing circuit
JPS5952589B2 (ja) タイミング信号発生装置
US5229854A (en) Vertical sync separator
CN1111879A (zh) 字符信息处理电路
US4246599A (en) Abnormal separation detecting circuits of chromatic signals of SECAM systems
CN100405821C (zh) 视频信号处理电路
EP0486012B1 (en) Image reduction processing apparatus
JP3198203B2 (ja) 同期分離装置
US5053936A (en) Frequency/voltage converting device
KR200162300Y1 (ko) 표시 장치의 동기 신호 발생 장치
JP3329149B2 (ja) クランプパルス発生方法およびその回路
JPH05183773A (ja) ビデオ信号の処理装置
KR0153667B1 (ko) 수직 동기 신호 분리 장치
JP2005175549A (ja) 映像信号処理装置
JPH09284586A (ja) 垂直鋸波生成回路およびこれを備えた映像モニタ装置並びにテレビジョン受信機
JPS6221372A (ja) 垂直周期信号の振幅制御回路
JPH0638071A (ja) パルス変換回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020124

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020603

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20031022

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20031024

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20031027

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060911

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20070918

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090910