WO2009081635A1 - プロセッサおよびスイッチング電源装置 - Google Patents

プロセッサおよびスイッチング電源装置 Download PDF

Info

Publication number
WO2009081635A1
WO2009081635A1 PCT/JP2008/066816 JP2008066816W WO2009081635A1 WO 2009081635 A1 WO2009081635 A1 WO 2009081635A1 JP 2008066816 W JP2008066816 W JP 2008066816W WO 2009081635 A1 WO2009081635 A1 WO 2009081635A1
Authority
WO
WIPO (PCT)
Prior art keywords
value
output
transformer
port
input
Prior art date
Application number
PCT/JP2008/066816
Other languages
English (en)
French (fr)
Inventor
Takashi Hara
Koichi Ueki
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2009546979A priority Critical patent/JP5177148B2/ja
Priority to CN200880122906.3A priority patent/CN101911460B/zh
Publication of WO2009081635A1 publication Critical patent/WO2009081635A1/ja
Priority to US12/814,567 priority patent/US8276007B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control

Definitions

  • the present invention relates to a processor such as a DSP and a switching power supply device including the processor.
  • DSPs Digital Signal Processors
  • a / D converters input / output devices
  • D / A converters D / A converters, etc.
  • registers registers
  • memories registers
  • ALUs arithmetic logic units
  • the signal is once converted into digital data by an A / D converter and then processed.
  • the processing speed of the processor basically depends on the clock frequency when the bus and the number of operation bits are the same. The higher the clock frequency, the higher the processing speed and the higher the processing speed.
  • Non-Patent Document 1 discloses a DSP including an A / D converter.
  • FIG. 1 is a block diagram of an A / D converter disclosed in non-patent literature.
  • analog multiplexers 50A and 50B select 8 channels (16 channels in total) of analog input ports in accordance with selection signals from sequencers 56A and 56B, which will be described later.
  • the sample and hold circuits 51A and 51B sample and hold the analog signals selected by the multiplexers 50A and 50B.
  • the A / D converter 52 converts one of the sampled voltages of the sample and hold circuits 51A and 51B into digital data.
  • the multiplexer 53 outputs data to one of the result multiplexers 54A and 54B on the side selected by the sequencer arbiter 57.
  • the result multiplexers 54A and 54B store the result of A / D conversion in the memory 55 in accordance with the result select signal from the sequencers 56A and 56B.
  • the sequencers 56A, 56B select the multiplexers 50A, 50B and 54A, 54B with a predetermined sequencer in accordance with a trigger given from the outside, and also indicate an A / D conversion start signal instruction signal and an end signal to the sequencer arbiter 57. Receive.
  • the voltage signal of a predetermined analog input port is A / D converted and stored in a predetermined memory.
  • the CPU in the DSP performs a predetermined process according to the value of the memory 55 (based on the result of A / D conversion).
  • the DSP as described above may be used in the field of switching power supply devices.
  • the switching power supply generally employs a configuration in which the output voltage is stabilized by monitoring the output voltage, comparing it with a reference voltage, and performing negative feedback control of switching control according to the comparison result.
  • the CPU in the DSP monitors, for example, the current flowing through the primary winding of the inductor or the transformer based on the value stored in the memory 55 shown in FIG. At this time, the switching element is turned on by changing the value of the output port to which the circuit for generating the switching control signal is connected.
  • the current flowing in the primary coil of the primary side inductor or transformer is monitored, and switching is performed when the peak value or the average value in one cycle reaches a certain threshold value.
  • current mode current mode driving method for turning off the element.
  • the current mode driving method has the advantage of high response to load fluctuations and input voltage fluctuations.
  • a driving method called “critical mode” requires particularly high responsiveness. In this critical mode, the current flowing through the primary coil of the inductor or transformer is monitored, the moment when the current value becomes zero is detected, and the switching element is turned on.
  • the current resonance type switching power supply device monitors the current flowing through the inductor to realize ZCS (zero current switching), and detects the moment when the current value becomes 0 to turn on the switching element. It is.
  • ZCS zero current switching
  • This control has the advantage that switching loss can be minimized.
  • analog data such as output voltage and inductor current is once converted into a digital value by an A / D converter, the value is temporarily held in a memory, and compared with a reference value by a CPU.
  • the operation of calculating the duty ratio of the PWM pulse according to the result is performed. Since the inductor current value may become an abnormal value when noise is detected in one point detection, generally, sampling is performed at a plurality of points in the switching period, and an average value thereof is calculated. Naturally, the amount of calculation processing increases accordingly. Since the CPU performs all other operations every cycle at the timing synchronized with the clock frequency, if the responsiveness when the inductor current becomes 0 is increased, the clock frequency is inevitably high, that is, expensive. A simple processor is required.
  • an object of the present invention is to devise the internal configuration of the processor so that the processor as a whole has a low clock frequency and is inexpensive, for example, critical mode control of a current mode converter and ZCS control of a current resonance type power supply.
  • Another object of the present invention is to provide a processor that can be used even in a power supply device that requires high-speed response, and to provide a switching power supply device including the processor.
  • the processor of the present invention is configured as follows.
  • a processor having a conversion unit, a CPU, a memory for holding programs and data, and connected between them by a bus an output value of the A / D conversion unit is set in advance at the subsequent stage of the A / D conversion unit.
  • a comparison operation unit that compares the stored reference value and controls an output value of a predetermined port of the input / output port according to the comparison result is provided.
  • the CPU directly compares the data converted by the A / D conversion unit with a predetermined value, and rewrites the value of the output port according to the result, without directly performing the control via the CPU. Can be generated. Therefore, even if the clock frequency is low as a whole processor, control with high responsiveness according to the change of the analog signal is possible, and it can be used for control of an inexpensive and high-speed response device.
  • the predetermined port of the input / output port includes a PWM signal generation circuit that outputs a PWM signal, and the comparison operation unit controls the operation of the PWM signal generation circuit in accordance with the comparison result to perform PWM.
  • the on-duty may be controlled.
  • the CPU it is not necessary for the CPU to calculate an on-duty or to output a PWM signal by rewriting the output value of a predetermined output port, and it can be applied to a circuit that performs PWM control according to an analog signal.
  • a program for controlling an output value of a predetermined port of the input port is written in the memory by executing an instruction of the CPU, and the comparison operation unit interrupts the CPU according to the comparison result.
  • the output value of the predetermined port may be controlled by multiplying.
  • the CPU does not determine the signal output timing, so the clock frequency is low. Can output signals with high precision.
  • the processor of the present invention is configured as follows. (4) Digital signal input / output port, analog signal input port, sample hold circuit that samples and holds the voltage of the analog signal input port, and A / D that converts the voltage held by the sample hold circuit into a digital value
  • a processor that includes a conversion unit, a CPU, a memory that holds programs and data, and a bus connected between them, A comparison operation unit that compares the output value of the A / D conversion unit with a reference value held in advance and writes the comparison result or the difference value to the memory or the register at the subsequent stage of the A / D conversion unit. Provided independently of the CPU.
  • the CPU compares the data converted by the A / D converter with a predetermined value and rewrites the value of the output port according to the result.
  • a predetermined process may be performed by reading from the memory or the register. Therefore, even if the clock frequency is low as a whole processor, it is possible to perform control with high responsiveness according to a change in an analog signal, and it can be used for controlling an inexpensive and high-speed response device.
  • the switching power supply device is configured as follows. (5) In addition to the processor described in any one of (1) to (4), an inductor or a transformer and a switching element for turning on / off a current flowing from an input power source to the primary winding of the inductor or the transformer And a rectifying / smoothing circuit that rectifies and smoothes the excitation energy of the inductor or the transformer and outputs the rectified and smoothed output to an output unit, wherein the A / D converter is input to the analog signal input port.
  • the detection signal of the current flowing through the primary winding of the first is converted into a digital value, and the comparison operation unit controls the output value (0/1) of the predetermined port at a timing corresponding to the zero cross point of the current,
  • the switching element is switched by an output signal of a predetermined port.
  • This configuration makes it possible to configure a current mode control type or current resonance type switching power supply device at low cost.
  • the comparison operation unit detects that the current flowing through the primary winding of the inductor or the transformer is in an overcurrent state exceeding a predetermined value, and performs the switching element by interrupt processing to the CPU.
  • the memory may be provided with an overcurrent control program for stopping the switching. With this configuration, high-speed overcurrent protection can be performed.
  • the A / D conversion unit may input the voltage of the input power source or the voltage of the output unit that is input to the input port of the analog signal separately from the current flowing through the primary winding of the inductor or the transformer.
  • the comparison calculation unit determines the output value of the predetermined port when it detects that the voltage of the input power supply or the voltage of the output unit exceeds the predetermined value.
  • the memory may be provided with an overvoltage control program for stopping the switching of the switching element. With this configuration, high-speed overvoltage protection can be performed.
  • the processor includes the processor described in (4), an inductor or a transformer, a switching element for turning on / off a current flowing from an input power source to a primary winding of the inductor or the transformer, and the inductor or the transformer
  • a rectifying / smoothing circuit that rectifies and smoothes the excitation energy and outputs the rectified energy to the output unit, and the A / D conversion unit flows through the inductor or the primary winding of the transformer that is input to the analog signal input port.
  • the current detection signal is converted into a digital value, and the current flowing through the primary winding of the inductor or the transformer is calculated based on the comparison result or the difference value written in the memory or the register by the comparison operation unit. Detecting an overcurrent state exceeding a predetermined value and determining an output value of the predetermined port; Comprising an overcurrent control program for stopping the switching of the switching elements in the memory. With this configuration, high-speed overcurrent protection can be performed.
  • the processor includes the processor described in (4), an inductor or a transformer, a switching element that turns on / off a current flowing from an input power source to the primary winding of the inductor or the transformer, and the inductor or the transformer A rectifying / smoothing circuit that rectifies and smoothes the excitation energy and outputs the rectified energy to the output unit, wherein the A / D conversion unit is configured to output the voltage of the input power source input to the analog signal input port or the voltage of the output unit Converts the detection signal into a digital value, and detects that the voltage of the input power supply or the voltage of the output unit exceeds the predetermined value based on the value held in the memory or register by the comparison operation unit An overvoltage control program for determining the output value of the predetermined port and stopping switching of the switching element Obtain. With this configuration, high-speed overvoltage protection can be performed.
  • a switching power supply device that controls switching elements in real time instead of average value control, such as a current mode control type or a current resonance type, can be configured at low cost.
  • FIG. 2 is an overall block diagram of the processor according to the first embodiment
  • FIG. 3 is a block diagram of an A / D converter that is a characteristic part thereof.
  • the processor 200 converts an analog voltage signal input from an analog signal input port into digital data, and performs an A / D converter 70, a CPU 71, a RAM 72, a ROM 73, an interrupt for performing processing described later.
  • a management unit 75, a PWM generator (PWM signal generation circuit) 76, a general-purpose input / output port 77, and a clock signal generation circuit 74 are provided.
  • the bus B1 for storing the result calculated by the ALU in the A / D converter 70 in the RAM 72, and the RAM 72 when calculating by the ALU.
  • a data bus B2 for supplying a value (a reference value or the like for condition determination) to the ALU is provided.
  • bus B3 that gives an interrupt command signal to the CPU 71 according to the result of calculation by the ALU inside the A / D converter 70.
  • bus B4 for transmitting a command signal for stopping the generation of the PWM signal from the result calculated by the ALU.
  • a normal data bus B5 is provided between the CPU 71, the RAM 72 and the ROM 73. Between the interrupt manager 75 and the CPU 71, there is provided a bus B6 for outputting a command for executing an interrupt to the CPU 71.
  • a signal bus B 7 for outputting a signal generated by the PWM generator 76 is provided between the PWM generator 76 and the general-purpose input / output port 77.
  • the clock signal generation circuit 74 generates a clock signal CL1 for the A / D converter 70, a clock signal CL2 for the CPU 71, and a clock signal CL3 for the PWM generator 76, respectively.
  • FIG. 3 is a diagram showing a configuration of the A / D converter 70 in the processor 200 shown in FIG.
  • the A / D converter 70 includes eight analog signal input ports indicated by IN0 to IN7.
  • the multiplexers 60A to 60D receive predetermined input signals according to the selection signals from the multiplexer arbiter 67, and the sample hold circuits 61A to 61D. Output to.
  • the A / D conversion unit 62 converts the analog voltage signal sampled and held by the sample hold circuits 61A to 61D into digital data with reference to the reference voltage signal, and supplies it to the ALU 63.
  • the result selector 64 selects the address of the RAM 72 designated by the sequencers 66A and 66B, and stores the calculation result of the ALU 63 at the corresponding address.
  • the sequencers 66A and 66B control A / D conversion channels, order, memory addresses for storing the conversion results, and the like, and output an A / D conversion start signal SOC to the sequencer arbiter 68 as a trigger.
  • the conversion end signal EOC from the / D conversion unit 62 is received.
  • the sequencers 66A and 66B sequentially output selection signals to the multiplexer arbiter 67 and the result selector 64.
  • the ALU 63 has the following functions. (1) The calculation of the conversion result converted by the A / D conversion unit 62 and an arbitrary value is performed independently of the CPU 71 shown in FIG. This arbitrary value is transferred from the RAM 72 via the data bus B2.
  • the flag value (signal) generated by the calculation is output to the interrupt management unit 75 via the data bus B3 and to the PWM generator 76 via the data bus B4.
  • the ALU 63 stores the comparison result and the difference value in the RAM 72.
  • the ALU 63 is configured to store the comparison result and the difference value in a register that can be used for the calculation of the CPU 71. Also good.
  • FIG. 4 is a circuit diagram of a switching power supply apparatus according to an embodiment of the present invention
  • FIG. 5 is a waveform diagram of each part thereof.
  • the terminal + Vin is the (+) input terminal of the DC input power supply
  • the terminal ⁇ Vin is the ( ⁇ ) input terminal
  • a terminal + Vout is a (+) output terminal
  • -Vout is a (-) output terminal.
  • This switching power supply device 100 switches an input voltage applied from the input power supply to the primary winding n1 of the main transformer T1, the main transformer T1 having the input smoothing capacitor C1, the primary winding n1 and the secondary winding n2.
  • Power switch element Q1, processor 200 that generates a switching pulse signal to be applied to the gate of power switch element Q1, rectifier side synchronous rectifier Q2 that synchronously rectifies the voltage generated in secondary winding n2 of main transformer T1, and commutation side synchronization
  • a rectifier Q3, a synchronous rectifier drive circuit 3 for driving both rectifiers, an off timing signal transmission circuit 4, a ramp wave generation circuit 5, an on period control circuit 16, a choke coil transformer L1, and an output smoothing capacitor C2 are provided.
  • a pulse transformer T2 and a diode D5 that transmit the output signal of the off-timing signal transmission circuit 4 to the primary side in an insulated state are provided.
  • the processor 200 tries to output a switching pulse signal (square wave signal) corresponding to the maximum duty, and, as will be described later, during the ON period of the power switch element Q1, the current detection terminal CS is used for overcurrent protection. When a voltage exceeding the threshold value is input, the power switch element Q1 is immediately turned off. (See FIG. 5 (c)).
  • the current detection terminal CS is one of the analog signal input ports shown in FIG.
  • the OUT terminal is one of the input / output ports shown in FIG.
  • the off timing signal is transmitted via the pulse transformer T2 in the middle t0 of the on period of the power switch element Q1, the off timing signal is input to the current detection terminal CS of the processor 200 via the diode D1.
  • the ALU 63 in the A / D converter 70 compares the reference value previously written in the RAM 72 with the converted value by the A / D converter 62, and outputs a stop command to the PWM generator 76 when an off timing signal voltage is generated. It is configured to be.
  • the synchronous rectifier driving circuit 3 includes a rectifying side synchronous rectifier driving terminal FRD and a commutation side synchronous rectifier driving terminal FLY.
  • the off-timing signal transmission circuit 4 includes an IC 5 that is an AND gate and a capacitor C7.
  • the on-period control circuit 16 includes a comparator IC1, a reference power supply Vref, and voltage dividing resistors R2 and R3.
  • the ramp wave generation circuit 5 generates a voltage signal having a ramp waveform by the choke coil transformer L1 and the CR circuit, and inputs the voltage signal to the comparator IC1 of the on period control circuit 6.
  • the switching power supply device 100 shown in FIG. 4 constitutes a resonant reset forward converter, and the DC power applied between + Vin and ⁇ Vin is smoothed by the input smoothing capacitor C1 and then switched by the power switch element Q1. Converted to AC power.
  • This AC power is transmitted from the primary winding n1 of the main transformer T1 to the secondary winding n2, rectified by the rectifying side synchronous rectifier Q2 and the commutation side synchronous rectifier Q3, and then by the choke coil transformer L1 and the output smoothing capacitor C2. It is smoothed and converted to DC power again.
  • the ramp wave generating circuit 5 includes capacitors C8 and C9 and a resistor R8.
  • the ramp wave generating circuit 5 receives the voltage across the primary winding of the choke coil transformer L1 and is synchronized with the rising edge of the switching pulse signal output from the processor 200. Generate waves.
  • the comparator IC1 of the ON period control circuit 16 compares the output voltage divided by the resistors R2 and R3 with the voltage of the reference power supply Vref.
  • the ramp wave generated by the ramp wave generation circuit 5 is superimposed on the divided voltage of the output voltage input to the ( ⁇ ) terminal of the comparator IC1, and gradually increases while the power switch element Q1 is on.
  • the output voltage of IC1 is inverted from the H level to the L level (FIGS. 5A and 5C). reference).
  • the AND gate IC5 of the off-timing signal transmission circuit 4 inputs the voltage of the secondary winding of the choke coil transformer L1 and the output voltage of the comparator IC1, and the output voltage of the IC1 changes from the H level during the ON period of the power switch element Q1. When inverted to the L level, an off timing signal is generated via the capacitor C7.
  • the off timing signal is transmitted from the secondary winding n2 of the pulse transformer T2 to the primary winding n1. At that time, the diode D5 resets the pulse transformer T2 excited by the transmission of the off timing signal (see FIG. 5B).
  • the on timing of the power switch element Q1 is determined in synchronization with the rising timing of the OUT terminal of the processor 200, and the off timing of the power switch element Q1 is determined in synchronization with the off timing signal.
  • PWM control is performed, and the output voltage of the switching power supply device 100 is stabilized.
  • FIG. 6 is a flowchart showing the processing contents of the CPU 71 in that case.
  • the output port corresponding to the output terminal OUT of the processor 200 is set to the “H” level, and the timer is started (S1 ⁇ S2). Then, it waits for the timer to expire (S3).
  • This timer is configured as hardware in the CPU 71.
  • FIG. 7 is a circuit diagram of the switching power supply apparatus 101 according to the fourth embodiment.
  • the inductor L1 of the PFC converter 40 is provided with a bias winding Ls, and the voltage signal of the bias winding Ls of this inductor is input to the analog input port of the processor 200.
  • An insulated drive circuit 14 is provided between a predetermined port of the input / output port of the processor 200 and the gate of the switching element Q1 of the PFC converter 40, and is configured to transmit the control pulse signal in an insulated state.
  • the insulating drive circuit 14 is a circuit using a pulse transformer or a photocoupler, for example.
  • the ALU 63 in the A / D converter 70 in the processor 200 shown in FIG. 7 compares the reference value previously written in the RAM 72 with the conversion value by the A / D conversion unit 62, and the inductor current becomes zero.
  • the stop command is output to the PWM generator 76.
  • the PWM generator 76 sets the OUT terminal “H” level to turn on the switching element Q1, and then detects that the inductor current becomes 0 (timing corresponding to the zero cross point) by the comparison operation of the ALU 63, the PWM generator 76 By directly controlling the generator 76, the state of the OUT terminal (predetermined input / output port) of the processor 200 is inverted ("L" level), and the switching element Q1 is turned on. Thus, the switching operation is performed in the critical mode.
  • FIG. 8 is a circuit diagram of the switching power supply apparatus 102 according to the fifth embodiment.
  • a transformer T1 includes a primary winding N1 and secondary windings N21 and N22, and the primary winding N1 includes four switching elements QA, QB, QC, and QD that are bridge-connected.
  • the circuit SW is connected.
  • a filter circuit including a common mode choke coil CH and bypass capacitors C1 to C6 and a current transformer CT are provided.
  • a resistor R3 is connected to the secondary side of the current transformer CT to form a current detection circuit CD so that the current flowing through the primary side is taken out as a voltage signal.
  • the drive circuit 31 is connected to the four switching elements QA to QD of the switching circuit SW.
  • the secondary windings N21 and N22 of the transformer T1 are provided with a rectifying and smoothing circuit SR including rectifying diodes D1 and D2, an inductor L2, and a capacitor C7.
  • the rectifying / smoothing circuit SR rectifies and smoothes the excitation energy of the transformer T1 and outputs an output voltage to the output terminals T21 and T22.
  • a load circuit 42 is connected between the output terminals T21 and T22.
  • an output voltage detection circuit including resistors R1 and R2 is provided between the output terminals T21 to T22.
  • the ALU 63 in the A / D converter 70 compares the reference value previously written in the RAM 72 with the conversion value by the A / D conversion unit 62, and the output voltage exceeds the predetermined value. In this case, a stop command is output to the PWM generator 76.
  • Configurations and operations of some programs executed by the processor 200 are as follows. [Output of control pulse signal] A control pulse signal for the switching circuit SW is output to the pulse transformer T2 by the operation of the PWM generator 76 shown in FIG. As a result, the drive circuit 31 receives the control pulse signal via the pulse transformer T2, and drives the switching elements QA to QD of the switching circuit SW.
  • the drive circuit 31 performs phase control based on the rising timing and falling timing of the pulse transformer T2 to alternately turn on / off the pair of switching elements QA and QD and the pair of QB and QC.
  • FIG. 9 is a flowchart showing the processing procedure of the CPU in that case.
  • the result of comparison by the ALU 63 (in this example, state data indicating whether or not an overcurrent state and state data indicating whether or not an overvoltage state) is stored in a predetermined address of the RAM 72 illustrated in FIG.
  • the CPU 71 refers to the state data, and if it is an overcurrent state or an overvoltage state, sets a predetermined port of the input port to the “L” level and stops the switching control (S11 ⁇ S12 ⁇ S17).
  • the ALU 63 calculates a PWM control value corresponding to the comparison operation between the output voltage value and the reference value (target value) in a predetermined sequence, and stores the value at a predetermined address in the RAM 72.
  • the CPU 71 reads the PWM control value from the RAM 72, sets it in the timer, and sets the output port to the “H” level (S13 ⁇ S14). Thereafter, it waits for the timer to expire, and when the time expires, the output port is set to the “L” level (S15 ⁇ S16).
  • the ALU 63 stores the comparison result in the RAM 72. However, the ALU 63 stores the difference value in the RAM 72, and the CPU 71 determines whether the difference value exceeds a predetermined size (according to the difference value). A predetermined process may be performed (depending on whether or not).
  • the comparison operation is performed independently of the processing of the CPU 71, so that high-speed processing is possible as a whole.
  • the present invention can be applied to a switching power supply apparatus that performs various controls according to changes in analog signals, such as ZCS control of a current resonance type power supply, in addition to the control described above, using the processor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Microcomputers (AREA)

Abstract

　アナログ信号の入力ポートおよびＡ／Ｄ変換部（６２）を備え、Ａ／Ｄ変換部（６２）の後段に、ＣＰＵとは独立したＡＬＵ（６３）を設ける。ＡＬＵ（６３）は、ＣＰＵと独立してＲＡＭ（７２）に比較結果を格納するだけでなく、ＲＡＭ（７２）に設定された基準値とＡ／Ｄ変換部（６２）の出力値とを比較し、その比較結果に応じたフラグによってＣＰＵに対する割り込みまたはＰＷＭジェネレータに対する指令を行う。これにより、プロセッサ全体としてはクロック周波数が低くて安価なものでありながら、アナログ信号の変化に応じた高速処理が可能となる。

Description

プロセッサおよびスイッチング電源装置
　この発明は、ＤＳＰ等のプロセッサおよびそれを備えたスイッチング電源装置に関するものである。
　従来のマイクロプロセッサやＤＳＰ（DigitalSignal Processor）といったプロセッサは、入出力装置（Ａ／Ｄコンバータ、Ｄ／Ａコンバータ等）、レジスタ、メモリ、ＡＬＵ（算術論理ユニット）といったブロックで構成されており、アナログ入力信号は一旦Ａ／Ｄコンバータでディジタルデータに変換された後に処理される。プロセッサの処理速度は基本的にバスや演算ビット数が同じであれば、クロック周波数に依存し、クロック周波数が高いプロセッサである程、処理速度が速く高価である。例えば非特許文献１にはＡ／Ｄコンバータを備えたＤＳＰについて開示されている。
　図１は非特許文献に示されているＡ／Ｄコンバータのブロック図である。
　図１において、アナログマルチプレクサ５０Ａ，５０Ｂは、後述するシーケンサ５６Ａ，５６Ｂからの選択信号に応じて、それぞれ８チャンネル（合計１６チャンネル）のアナログ入力ポートを選択する。サンプルホールド回路５１Ａ，５１Ｂはマルチプレクサ５０Ａ，５０Ｂにより選択されたアナログ信号をサンプルホールドする。Ａ／Ｄコンバータ５２は、シーケンサアービタ５７の制御によって、サンプルホールド回路５１Ａ，５１Ｂのいずれかのサンプリングされた電圧をディジタルデータに変換する。マルチプレクサ５３は、シーケンサアービタ５７によって選択される側のレザルトマルチプレクサ５４Ａ，５４Ｂのいずれかへデータを出力する。レザルトマルチプレクサ５４Ａ，５４Ｂはシーケンサ５６Ａ，５６Ｂからのレザルトセレクト信号に応じて、Ａ／Ｄ変換された結果をメモリ５５へ格納する。シーケンサ５６Ａ，５６Ｂは、外部から与えられるトリガによって、予め定めたシーケンサで前記マルチプレクサ５０Ａ，５０Ｂおよび５４Ａ，５４Ｂを選択するとともに、シーケンサアービタ５７に対してＡ／Ｄ変換開始信号の指示信号および終了信号を受け取る。
　このようにして所定のアナログ入力ポートの電圧信号をＡ／Ｄ変換するとともに所定のメモリに格納する。ＤＳＰ内のＣＰＵはこのメモリ５５の値に応じて（Ａ／Ｄ変換された結果に基づいて）、所定の処理を行う。
　一方、スイッチング電源装置の分野において前記のようなＤＳＰが用いられる場合がある。スイッチング電源装置は、一般的に出力電圧をモニタし、基準電圧と比較して、その比較結果に応じてスイッチング制御を負帰還制御することにより出力電圧を安定化させる構成が採られている。その場合、前記ＤＳＰ内のＣＰＵは、図１に示したメモリ５５に格納された値に基づいて、例えばインダクタやトランスの１次巻線に流れる電流をモニタし、その電流値が０になった時、スイッチング制御信号を発生する回路が接続されている出力ポートの値を変化させることによってスイッチング素子をオンさせる、といった制御を行う。
　また、このような平均値の負帰還制御ではなく、１次側のインダクタやトランスの１次コイルに流れる電流をモニタし、そのピーク値や１サイクルでの平均値が或る閾値に達したらスイッチング素子をオフさせる、所謂カレントモード（電流モード）という駆動方法がある。
　カレントモードの駆動方法は、負荷変動や入力電圧変動に対する応答性が高いという利点がある。このカレントモードの中でも、特に高い応答性が求められるのが「臨界モード」と呼ばれる駆動方法である。この臨界モードは、インダクタやトランスの１次コイルに流れる電流をモニタし、その電流値が０になった瞬間を検出してスイッチング素子をオンさせるというものである。
　また、電流共振型のスイッチング電源装置は、ＺＣＳ（ゼロ電流スイッチング）を実現するために、インダクタに流れる電流をモニタし、その電流値が０になった瞬間を検出してスイッチング素子をオンさせるものである。この制御によりスイッチング損失を最小限にできるという利点がある。
TEXAS INSTRUMENTS、技術資料"TMS320x280x 2801x, 2804x Analog-to-Digital Converter(ADC) ModuleReference Guide"、[online]、［平成１９年１２月６日検索］、インターネット＜http://focus.tij.co.jp/jp/lit/ug/spru716b/spru716b.pdf＞
　ところが、前記カレントモードや電流共振型のスイッチング制御をアナログ制御で行う場合、高速で高価なアナログコンパレータが必要になるという問題があった。コンパレータの動作にタイムラグがあると、例えばカレントモード制御の場合、応答性が高いという本来の利点が損なわれ、また、電流共振型のスイッチング電源においては本来のスイッチング損失が小さいという利点が損なわれるからである。
　一方、ディジタル制御にて実現する場合においても、出力電圧やインダクタ電流といったアナログデータは一旦Ａ／Ｄコンバータにてディジタル値に変換され、その値を一旦メモリに保持し、ＣＰＵで基準値と比較し、その結果に応じてＰＷＭパルスのデューティ比を演算する、といった作業を行うことになる。インダクタ電流値は１点検出ではノイズが乗った場合に異常値になる可能性があるので、一般的にはスイッチング周期内の複数点でサンプリングをし、その平均値を算出する。当然その分演算処理量が増える。ＣＰＵではその他にもあらゆる演算をクロック周波数に同期したタイミングで１サイクル毎に行うので、インダクタ電流が０になった際の応答性を高めようとすれば、必然的にクロック周波数の高い、すなわち高価なプロセッサが必要となってしまう。
　そこで、この発明の目的は、プロセッサ内部の構成を工夫して、プロセッサ全体としてはクロック周波数が低くて安価なものでありながらも、例えばカレントモードコンバータの臨界モード制御や電流共振型電源のＺＣＳ制御といった高速応答性が求められる電源装置においても使用可能なプロセッサを提供すること、およびそのプロセッサを備えたスイッチング電源装置を提供することにある。
　前記課題を解決するために、この発明のプロセッサは次のように構成する。
（１）ディジタル信号の入出力ポート、アナログ信号の入力ポート、前記アナログ信号の入力ポートの電圧をサンプルホールドするサンプルホールド回路、該サンプルホールド回路によりホールドされた電圧をディジタル値に変換するＡ／Ｄ変換部、ＣＰＵ、プログラムおよびデータを保持するメモリ、を備え、それらの間がバスで接続されたプロセッサにおいて、前記Ａ／Ｄ変換部の後段に、当該Ａ／Ｄ変換部の出力値と、予め保持される基準値とを比較し、その比較結果に応じて、前記入出力ポートの所定のポートの出力値を制御する比較演算部を備える。
　この構成により、ＣＰＵがＡ／Ｄ変換部によって変換されたデータを所定値と比較し、その結果に応じて出力ポートの値を書き換える、といったＣＰＵを介した制御を行うことなく所定の信号を直接発生することができる。そのため、プロセッサ全体としてはクロック周波数が低くても、アナログ信号の変化に応じた応答性の高い制御が可能となり、安価で且つ高速応答の機器の制御に利用できる。
（２）前記入出力ポートの所定のポートには、ＰＷＭ信号を出力するＰＷＭ信号発生回路を備え、前記比較演算部は、前記比較結果に応じて前記ＰＷＭ信号発生回路の動作を制御してＰＷＭのオンデューティを制御するように構成してもよい。
　これにより、ＣＰＵがオンデューティの演算を行ったり、所定の出力ポートの出力値を書き換えることによってＰＷＭ信号を出力したりする必要がなく、アナログ信号に応じてＰＷＭ制御を行う回路に適用できる。
（３）前記ＣＰＵの命令実行により、前記入力ポートの所定のポートの出力値を制御するプログラムが前記メモリに書き込まれていて、前記比較演算部は、前記比較結果に応じて前記ＣＰＵへ割り込みを掛けて前記所定のポートの出力値を制御するように構成してもよい。
　これにより、Ａ／Ｄ変換された値に基づいてＣＰＵが比較判定を行って前記所定のポートから信号を出力する場合とは異なり、ＣＰＵが信号出力のタイミングを決定しないので、クロック周波数が低くても高精度なタイミングで信号出力が行える。
　また、この発明のプロセッサは、次のように構成する。
（４）ディジタル信号の入出力ポート、アナログ信号の入力ポート、前記アナログ信号の入力ポートの電圧をサンプルホールドするサンプルホールド回路、該サンプルホールド回路によりホールドされた電圧をディジタル値に変換するＡ／Ｄ変換部、ＣＰＵ、プログラムおよびデータを保持するメモリ、を備え、それらの間がバスで接続されたプロセッサにおいて、
　前記Ａ／Ｄ変換部の後段に、当該Ａ／Ｄ変換部の出力値と、予め保持される基準値とを比較し、その比較結果または差分値を前記メモリまたは前記レジスタに書き込む比較演算部を前記ＣＰＵとは独立して備える。
　この構成により、ＣＰＵがＡ／Ｄ変換部によって変換されたデータを所定値と比較し、その結果に応じて出力ポートの値を書き換える、といった制御を行うことなく、ＣＰＵは既に比較された結果をメモリまたはレジスタから読み出して所定の処理を行えばよいことになる。そのため、プロセッサ全体としてはクロック周波数が低くても、アナログ信号の変化に応じた応答性の高い制御が可能となり、安価で且つ高速応答の機器の制御に利用できる。
　この発明のスイッチング電源装置は次のように構成する。
（５）前記（１）～（４）のいずれかに記載したプロセッサを備えるとともに、インダクタまたはトランスと、入力電源から前記インダクタまたは前記トランスの１次巻線に流れる電流をオン／オフするスイッチング素子と、前記インダクタまたはトランスの励磁エネルギーを整流平滑して出力部へ出力する整流平滑回路と、を備え、前記Ａ／Ｄ変換部が、前記アナログ信号の入力ポートに入力される前記インダクタまたは前記トランスの１次巻線に流れる電流の検出信号をディジタル値に変換し、前記比較演算部が前記電流のゼロクロス点に相当するタイミングで前記所定のポートの出力値（０／１）を制御し、前記所定のポートの出力信号によって前記スイッチング素子をスイッチングするように構成する。
　この構成により、カレントモード制御型や電流共振型のスイッチング電源装置を低コストに構成できる。
（６）また、前記比較演算部は、前記インダクタまたは前記トランスの１次巻線に流れる電流が所定値を超える過電流状態であることを検出して、前記ＣＰＵへの割り込み処理によって前記スイッチング素子のスイッチングを停止する過電流制御プログラムを前記メモリに備えるようにしてもよい。
　この構成により、高速な過電流保護を行えるようになる。
（７）また、前記Ａ／Ｄ変換部が、前記インダクタまたは前記トランスの１次巻線に流れる電流とは別に前記アナログ信号の入力ポートに入力される前記入力電源の電圧または前記出力部の電圧の検出信号をディジタル値に変換し、前記比較演算部は、前記入力電源の電圧または前記出力部の電圧が所定値を超える過電圧状態であることを検出したとき前記所定のポートの出力値を定めて前記スイッチング素子のスイッチングを停止する過電圧制御プログラムを前記メモリに備えるようにしてもよい。
　この構成により、高速な過電圧保護を行えるようになる。
（８）前記（４）に記載したプロセッサを備えるとともに、インダクタまたはトランスと、入力電源から前記インダクタまたは前記トランスの１次巻線に流れる電流をオン／オフするスイッチング素子と、前記インダクタまたはトランスの励磁エネルギーを整流平滑して出力部へ出力する整流平滑回路と、を備え、前記Ａ／Ｄ変換部が、前記アナログ信号の入力ポートに入力される前記インダクタまたは前記トランスの１次巻線に流れる電流の検出信号をディジタル値に変換するようにし、前記比較演算部により前記メモリまたは前記レジスタに書き込まれた比較結果または差分値を基に、前記インダクタまたは前記トランスの１次巻線に流れる電流が所定値を超える過電流状態であることを検出して前記所定のポートの出力値を定めて前記スイッチング素子のスイッチングを停止する過電流制御プログラムを前記メモリに備える。
　この構成により、高速な過電流保護を行えるようになる。
（９）前記（４）に記載したプロセッサを備えるとともに、インダクタまたはトランスと、入力電源から前記インダクタまたは前記トランスの１次巻線に流れる電流をオン／オフするスイッチング素子と、前記インダクタまたはトランスの励磁エネルギーを整流平滑して出力部へ出力する整流平滑回路と、を備え、前記Ａ／Ｄ変換部が、前記アナログ信号の入力ポートに入力される前記入力電源の電圧または前記出力部の電圧の検出信号をディジタル値に変換し、前記比較演算部により前記メモリまたはレジスタに保持された値を基に、前記入力電源の電圧または前記出力部の電圧が所定値を超える過電圧状態であることを検出して前記所定のポートの出力値を定めて前記スイッチング素子のスイッチングを停止する過電圧制御プログラムを備える。
　この構成により、高速な過電圧保護を行えるようになる。
　この発明によれば、プロセッサ全体としてはクロック周波数が低くても、アナログ信号の変化に応じた応答性の高い制御が可能となり、安価で且つ高速応答が要求される機器の制御に利用できる。また、カレントモード制御型や電流共振型等、平均値制御ではなく実時間でスイッチング素子の制御を行うスイッチング電源装置を低コストに構成できる。
非特許文献１に示されているＤＳＰにおけるＡ／Ｄコンバータの構成を示すブロック図である。 第１の実施形態に係るプロセッサの全体の構成を示すブロック図である。 同プロセッサ内のＡ／Ｄコンバータの構成を示すブロック図である。 第２の実施形態に係るスイッチング制御装置の回路図である。 同装置の各部の波形図である。 第３の実施形態に係るスイッチング制御装置のプロセッサ内のＣＰＵの処理手順を示すフローチャートである。 第４の実施形態に係るスイッチング制御装置の回路図である。 第５の実施形態に係るスイッチング制御装置の回路図である。 第６の実施形態に係るスイッチング制御装置に用いるプロセッサ内のＣＰＵの処理手順を示すフローチャートである。
符号の説明
　６２－Ａ／Ｄ変換部
　７０－Ａ／Ｄコンバータ
　１００～１０３－スイッチング電源装置
　２００－プロセッサ
　《第１の実施形態》
　図２は第１の実施形態に係るプロセッサの全体のブロック図、図３はその特徴部分であるＡ／Ｄコンバータのブロック図である。
　図２に示すように、このプロセッサ２００は、アナログ信号入力ポートから入力されるアナログ電圧信号をディジタルデータに変換するとともに、後述する処理を行うＡ／Ｄコンバータ７０、ＣＰＵ７１、ＲＡＭ７２、ＲＯＭ７３、割込管理ユニット７５、ＰＷＭジェネレータ（ＰＷＭ信号発生回路）７６、汎用入出力ポート７７、およびクロック信号発生回路７４を備えている。
　Ａ／Ｄコンバータ７０とＲＡＭ７２，ＲＯＭ７３との間には、Ａ／Ｄコンバータ７０内部のＡＬＵで演算された結果をＲＡＭ７２へ格納するバスＢ１、および上記ＡＬＵで演算する際にＲＡＭ７２に格納されている値（条件判定の際の基準値等）を上記ＡＬＵへ与えるためのデータバスＢ２を備えている。
　Ａ／Ｄコンバータ７０と割込管理ユニット７５との間には、Ａ／Ｄコンバータ７０内部の上記ＡＬＵで演算した結果によってＣＰＵ７１へ割り込み指令信号を与えるバスＢ３を備えている。また、Ａ／Ｄコンバータ７０とＰＷＭジェネレータ７６との間には、上記ＡＬＵで演算した結果からＰＷＭ信号の発生を停止する指令信号を送信するバスＢ４を備えている。
　ＣＰＵ７１とＲＡＭ７２，ＲＯＭ７３との間には通常のデータバスＢ５備えている。
　インタラプタマネージャー７５とＣＰＵ７１との間には、ＣＰＵ７１に対して割り込みを実行する指令を出力するバスＢ６を備えている。
　ＰＷＭジェネレータ７６と汎用入出力ポート７７との間には、ＰＷＭジェネレータ７６の発生した信号を出力する信号バスＢ７を備えている。
　クロック信号発生回路７４は、Ａ／Ｄコンバータ７０に対してクロック信号ＣＬ１、ＣＰＵ７１に対してクロック信号ＣＬ２、およびＰＷＭジェネレータ７６に対してクロック信号ＣＬ３をそれぞれ発生する。
　図３は、図２に示したプロセッサ２００内部のＡ／Ｄコンバータ７０の構成を示す図である。このＡ／Ｄコンバータ７０は、ＩＮ０～ＩＮ７で示す８つのアナログ信号入力ポートを備えていて、マルチプレクサ６０Ａ～６０Ｄはマルチプレクサアービタ６７からの選択信号に応じて所定の入力信号をサンプルホールド回路６１Ａ～６１Ｄへ出力する。Ａ／Ｄ変換部６２は、基準電圧信号を基準として、サンプルホールド回路６１Ａ～６１Ｄにサンプルホールドされたアナログ電圧信号をディジタルデータに変換するとともにＡＬＵ６３へ与える。レザルトセレクタ６４は、シーケンサ６６Ａ，６６Ｂにより指定されたＲＡＭ７２のアドレス選択を行い、ＡＬＵ６３の演算結果を該当のアドレスへ格納する。シーケンサ６６Ａ，６６Ｂは、Ａ／Ｄ変換するチャンネル、順番、変換結果を格納するメモリアドレス等を制御するものであり、シーケンサアービタ６８に対してＡ／Ｄ変換開始信号ＳＯＣをトリガとして出力し、Ａ／Ｄ変換部６２からの変換終了信号ＥＯＣを受け取る。また、シーケンサ６６Ａ，６６Ｂは、マルチプレクサアービタ６７およびレザルトセレクタ６４に対し選択信号を順次出力する。
　ＡＬＵ６３は次の機能を備えている。
　（１）Ａ／Ｄ変換部６２により変換された変換結果と任意の値との演算を、図２に示したＣＰＵ７１とは独立して行う。この任意の値はデータバスＢ２を介してＲＡＭ７２から転送される。
　（２）ＡＬＵ６３で演算した結果（比較結果または差分値）をデータバスＢ１を介してＲＡＭ７２へ格納する。
　（３）演算により発生したフラグの値（信号）を、データバスＢ３を介して割込管理ユニット７５に対して、およびデータバスＢ４を介してＰＷＭジェネレータ７６へ出力する。
　これにより、図２に示したＣＰＵ７１の演算処理とは別に、ＡＬＵ６３による演算結果に基づいて即座にＣＰＵへ割り込みを掛けたりＰＷＭ信号の発生をストップしたりできる。
　なお、以上に示した例では、ＡＬＵ６３がＲＡＭ７２に対して比較結果や差分値を格納する例を示したが、ＣＰＵ７１の演算に利用できるレジスタに比較結果や差分値を格納するように構成してもよい。
　《第２の実施形態》
　図４はこの発明の実施形態に係るスイッチング電源装置の回路図、図５はその各部の波形図である。
　図４において、端子＋Ｖｉｎは直流入力電源の（＋）入力端子、端子－Ｖｉｎはその（－）入力端子である。また端子＋Ｖｏｕｔは（＋）出力端子、－Ｖｏｕｔはその（－）出力端子である。
　このスイッチング電源装置１００は、入力平滑コンデンサＣ１、１次巻線ｎ１および２次巻線ｎ２を有する主トランスＴ１、入力電源から主トランスＴ１の１次巻線ｎ１に印加される入力電圧をスイッチングする電力スイッチ素子Ｑ１、この電力スイッチ素子Ｑ１のゲートに与えるスイッチング用パルス信号を発生するプロセッサ２００、主トランスＴ１の２次巻線ｎ２に生じる電圧を同期整流する整流側同期整流器Ｑ２および転流側同期整流器Ｑ３、両整流器を駆動する同期整流器駆動回路３、オフタイミング信号送信回路４、ランプ波発生回路５、オン期間制御回路１６、チョークコイルトランスＬ１、および出力平滑コンデンサＣ２を備えている。
　また、オフタイミング信号送信回路４の出力信号を１次側へ絶縁状態で伝送するパルストランスＴ２およびダイオードＤ５を備えている。
　プロセッサ２００は、最大デューティに相当するスイッチング用パルス信号（方形波信号）を出力しようとし、後述するように、電力スイッチ素子Ｑ１のオン期間の途中で、電流検出端子ＣＳに過電流保護用のしきい値を超える電圧を入力すると、直ちに電力スイッチ素子Ｑ１をターンオフする。（図５（ｃ）参照）。
　上記電流検出端子ＣＳは、図２に示したアナログ信号入力ポートの一つである。また、ＯＵＴ端子は、図２に示した入出力ポートの一つである。
　プロセッサ２００のＯＵＴ端子電圧がｔ１のタイミングでＬレベルからＨレベルに反転すると、電力スイッチ素子Ｑ１の入力容量が充電され、ターンオンする。
　電力スイッチ素子Ｑ１のオン期間の途中ｔ０で、パルストランスＴ２を介してオフタイミング信号が伝送されると、ダイオードＤ１を介してプロセッサ２００の電流検出端子ＣＳにオフタイミング信号が入力される。
　前記Ａ／Ｄコンバータ７０内のＡＬＵ６３は、ＲＡＭ７２に予め書き込んだ基準値とＡ／Ｄ変換部６２による変換値とを比較して、オフタイミング信号電圧が発生したときＰＷＭジェネレータ７６へ停止指令が出力されるように構成している。
　このようにしてオフタイミング信号電圧が検出されたとき、プロセッサ２００のＯＵＴ端子から電力スイッチ素子Ｑ１のゲートへの充電電流が遮断される共に、Ｑ１の入力容量蓄積電荷がＯＵＴ端子側へ放電され、電力スイッチ素子Ｑ１がターンオフする。（図５（ｂ）（ｃ）（ｄ）（ｈ）参照）。
　同期整流器駆動回路３は、整流側同期整流器駆動端子ＦＲＤおよび転流側同期整流器駆動端子ＦＬＹを備えている。オフタイミング信号送信回路４は、ＡＮＤゲートであるＩＣ５、コンデンサＣ７で構成している。オン期間制御回路１６は、コンパレータＩＣ１、基準電源Ｖｒｅｆ、分圧抵抗Ｒ２，Ｒ３を備えている。
　ランプ波発生回路５は、チョークコイルトランスＬ１とＣＲ回路によってランプ波形の電圧信号を発生し、オン期間制御回路６のコンパレータＩＣ１へ入力する。
　この図４に示すスイッチング電源装置１００は共振リセットフォワードコンバータを構成していて、＋Ｖｉｎと－Ｖｉｎの間に加わる直流電力は、入力平滑コンデンサＣ１で平滑された後、電力スイッチ素子Ｑ１でスイッチングされて交流電力に変換される。この交流電力は、主トランスＴ１の１次巻線ｎ１から２次巻線ｎ２に伝送され、整流側同期整流器Ｑ２、転流側同期整流器Ｑ３で整流後、チョークコイルトランスＬ１、出力平滑コンデンサＣ２で平滑されて再度直流電力に変換される。
　ランプ波発生回路５はコンデンサＣ８，Ｃ９および抵抗Ｒ８で構成していて、チョークコイルトランスＬ１の１次巻線の両端電圧を入力し、プロセッサ２００が出力するスイッチング用パルス信号の立ち上がりに同期したランプ波を発生する。
　オン期間制御回路１６のコンパレータＩＣ１は、抵抗Ｒ２，Ｒ３で分圧された出力電圧と、基準電源Ｖｒｅｆの電圧とを比較する。コンパレータＩＣ１の（－）端子に入力される、出力電圧の分圧電圧にはランプ波発生回路５が発生したランプ波が重畳され、電力スイッチ素子Ｑ１のオン期間中に漸増する。この（－）端子入力電圧の漸増によって、オン期間途中で（－）入力が（＋）入力より大きくなると、ＩＣ１の出力電圧はＨレベルからＬレベルに反転する（図５（ａ）（ｃ）参照）。
　オフタイミング信号送信回路４のＡＮＤゲートＩＣ５はチョークコイルトランスＬ１の２次巻線の電圧とコンパレータＩＣ１の出力電圧とを入力し、電力スイッチ素子Ｑ１のオン期間中にＩＣ１の出力電圧がＨレベルからＬレベルに反転すると、コンデンサＣ７を介してオフタイミング信号を発生する。
　このオフタイミング信号は、パルストランスＴ２の２次巻線ｎ２から１次巻線ｎ１に伝送される。その際、ダイオードＤ５はオフタイミング信号の伝送で励磁されたパルストランスＴ２をリセットする（図５（ｂ）参照）。
　前述したとおり、プロセッサ２００のＯＵＴ端子の立ち上がりタイミングに同期して電力スイッチ素子Ｑ１のオンタイミングが定まり、オフタイミング信号に同期して電力スイッチ素子Ｑ１のオフタイミングが定まる。このことによりＰＷＭ制御が行われ、スイッチング電源装置１００の出力電圧が安定化する。
　《第３の実施形態》
　第２の実施形態では、図２に示したＰＷＭジェネレータ７６の機能およびＡ／Ｄコンバータ７０内のＡＬＵ６３から出力されるＰＷＭジェネレータへの停止指令の機能を利用したが、第３の実施形態ではＣＰＵ７１の割り込み処理を利用する例について示す。
　図６はその場合のＣＰＵ７１の処理内容を示すフローチャートである。図４においてプロセッサ２００の出力端子ＯＵＴに相当する出力ポートを“Ｈ”レベルにし、タイマをスタートさせる（Ｓ１→Ｓ２）。そしてこのタイマがタイムアップするのを待つ（Ｓ３）。このタイマはＣＰＵ７１内にハードウエアとして構成されたものである。
　一方、割込管理ユニット７５から割り込みが掛かれば前記出力ポートを“Ｌ”レベルに反転する（Ｓ４）。このようにして、割り込み処理によっても第２の実施形態の場合と同様にしてＰＷＭ制御を行うことができる。
　《第４の実施形態》
　図７は、第４の実施形態に係るスイッチング電源装置１０１の回路図である。
　ＰＦＣコンバータ４０のインダクタＬ１にはバイアス巻線Ｌｓを設けていて、このインダクタのバイアス巻線Ｌｓの電圧信号をプロセッサ２００のアナログ入力ポートに入力している。
　プロセッサ２００の入出力ポートの所定のポートとＰＦＣコンバータ４０のスイッチング素子Ｑ１のゲートとの間には絶縁ドライブ回路１４を設けていて、制御パルス信号を絶縁状態で伝送するように構成している。この絶縁ドライブ回路１４は例えばパルストランスやフォトカプラを用いた回路である。
　図７に示したプロセッサ２００内のＡ／Ｄコンバータ７０内のＡＬＵ６３は、ＲＡＭ７２に予め書き込んだ基準値とＡ／Ｄ変換部６２による変換値とを比較して、インダクタ電流が０になったとき、ＰＷＭジェネレータ７６へ停止指令が出力されるように構成している。
　ＰＷＭジェネレータ７６はＯＵＴ端子“Ｈ”レベルにしてスイッチング素子Ｑ１をターンオンさせ、その後、ＡＬＵ６３の比較演算によって、インダクタ電流が０になったこと（ゼロクロス点に相当するタイミング）が検出されたとき、ＰＷＭジェネレータ７６を直接制御して、プロセッサ２００のＯＵＴ端子（所定の入出力ポート）の状態を反転して（“Ｌ”レベルにして）、スイッチング素子Ｑ１をターンオンさせる。これにより臨界モードでスイッチング動作させる。
　《第５の実施形態》
　図８は第５の実施形態に係るスイッチング電源装置１０２の回路図である。
　図８において、トランスＴ１には１次巻線Ｎ１および２次巻線Ｎ２１，Ｎ２２を備えていて、１次巻線Ｎ１にはブリッジ接続した４つのスイッチング素子ＱＡ，ＱＢ，ＱＣ，ＱＤからなるスイッチング回路ＳＷを接続している。入力電源４１とスイッチング回路ＳＷとの間にはコモンモードチョークコイルＣＨとバイパスコンデンサＣ１～Ｃ６からなるフィルタ回路およびカレントトランスＣＴを設けている。カレントトランスＣＴの２次側には抵抗Ｒ３を接続して電流検出回路ＣＤを構成し、１次側に流れる電流を電圧信号として取り出すようにしている。
　スイッチング回路ＳＷの４つのスイッチング素子ＱＡ～ＱＤには駆動回路３１を接続している。
　トランスＴ１の２次巻線Ｎ２１，Ｎ２２には整流ダイオードＤ１，Ｄ２、インダクタＬ２およびコンデンサＣ７からなる整流平滑回路ＳＲを設けている。この整流平滑回路ＳＲは、トランスＴ１の励磁エネルギーを整流平滑して出力端子Ｔ２１，Ｔ２２へ出力電圧を出力する。この出力端子Ｔ２１－Ｔ２２間には負荷回路４２を接続している。また、出力端子Ｔ２１－Ｔ２２の間には抵抗Ｒ１，Ｒ２からなる出力電圧検出回路を設けている。
　図８に示したプロセッサ２００は、そのＡ／Ｄコンバータ７０内のＡＬＵ６３が、ＲＡＭ７２に予め書き込んだ基準値とＡ／Ｄ変換部６２による変換値とを比較して、出力電圧が所定値を超えたとき、ＰＷＭジェネレータ７６へ停止指令を出力するように構成している。
　プロセッサ２００が実行する幾つかのプログラムの構成および動作は次のとおりである。
　［制御パルス信号の出力］
　図２に示したＰＷＭジェネレータ７６の動作により、スイッチング回路ＳＷに対する制御パルス信号をパルストランスＴ２に出力する。これにより、駆動回路３１はパルストランスＴ２を介して上記制御パルス信号を入力し、スイッチング回路ＳＷの各スイッチング素子ＱＡ～ＱＤを駆動する。
　駆動回路３１はパルストランスＴ２の立ち上がりタイミングと立ち下がりタイミングを基に、それを位相制御してスイッチング素子ＱＡ，ＱＤの組とＱＢ，ＱＣの組を交互にオン／オフする。
　［定電圧制御］
　出力電圧をサンプリングするとともに、そのピーク値が所定値を保つようにスイッチング回路ＳＷの各スイッチング素子ＱＡ～ＱＤのオンデューティを制御する。
　［過電流保護制御］
　前記１次巻線Ｎ１に流れる電流のピーク値が所定の上限を超えたとき、前記ＰＷＭジェネレータへ停止指令を出力する。上記ピーク値は図３に示したＲＡＭ７２に過電流保護用ピーク値として予め格納しておく。ＡＬＵ６３は上記比較演算により、１次巻線Ｎ１に流れる電流の検出値のディジタル値が上記ピーク値を超えたとき発生するフラグによりＰＷＭジェネレータ７６へ停止指令を出力する。このことによって過電流保護を実現する。
　これによりオンデューティが低下し、直ちに過電流保護がはたらく。
　［過電圧保護制御］
　出力電圧が所定の上限を超えたとき、前記ＰＷＭジェネレータへ停止指令を出力する。上記上限値も図３に示したＲＡＭ７２に過電圧保護用上限値として予め格納しておき、ＡＬＵ６３は比較演算により、出力電圧の検出値のディジタル値が上記上限値を超えたとき発生するフラグによりＰＷＭジェネレータ７６へ停止指令を出力する。このことによって過電圧保護を実現する。
　これにより速やかにオンデューティが低下し、直ちに過電圧保護がはたらく。
　なお、出力電圧だけでなく、入力電源の電圧を検出し、その電圧が過電圧に達したときにＰＷＭジェネレータ７６へ停止指令を出力してＤＣ－ＤＣコンバータを停止することによって同様にして過電圧保護を行うようにしてもよい。
《第６の実施形態》
　以上に示した各実施形態では、ＰＷＭジェネレータを用い、Ａ／Ｄコンバータ７０内のＡＬＵ６３が直接ＰＷＭジェネレータ７６に対して指令信号を発生する機能を利用した例であったが、第６の実施形態では、ＰＷＭジェネレータに対する指令信号の発生機能を利用せず、またＣＰＵに対する割り込みも行わないで、図３に示したＲＡＭ７２に格納された値を基にＰＷＭ制御、過電圧保護および過電流保護を行う例について示す。
　図９はその場合のＣＰＵの処理手順を示すフローチャートである。図３に示したＲＡＭ７２の所定アドレスには、ＡＬＵ６３によって比較された結果（この例では、過電流状態であるか否かの状態データおよび過電圧状態であるか否かの状態データ）が格納され、ＣＰＵ７１は、その状態データを参照して、過電流状態または過電圧状態であれば、入力ポートの所定のポートを“Ｌ”レベルとしてスイッチング制御を停止する（Ｓ１１→Ｓ１２→Ｓ１７）。
　また、ＡＬＵ６３は、所定のシーケンスで、出力電圧の値と基準値（目標値）との比較演算に応じたＰＷＭ制御値を算出し、その値をＲＡＭ７２の所定アドレスに格納する。ＣＰＵ７１は、そのＰＷＭ制御値をＲＡＭ７２から読み出し、それをタイマにセットするとともに出力ポートを“Ｈ”レベルにする（Ｓ１３→Ｓ１４）。その後、タイマがタイムアップするのを待ち、タイムアップした時点で出力ポートを“Ｌ”レベルにする（Ｓ１５→Ｓ１６）。以上の処理を繰り返すことによって定電圧制御を行うとともに過電流保護および過電圧保護を行う。
　この例では、ＡＬＵ６３が比較結果をＲＡＭ７２に格納するものであったが、ＡＬＵ６３は差分値をＲＡＭ７２に格納し、ＣＰＵ７１が、その差分値に応じて（差分値が所定の大きさを超えているか否かなどによって）所定の処理を行うように構成してもよい。
　このようにＡＬＵ６３の演算によって定まるフラグを利用せずに、比較結果や差分値を参照する場合でも、その比較演算はＣＰＵ７１の処理とは独立して行うので、全体に高速処理が可能となる。
　なお、この発明は、前記プロセッサを用いて、以上に示した制御以外にも電流共振型電源のＺＣＳ制御など、アナログ信号の変化に応じて各種制御を行うスイッチング電源装置に適用できる。

Claims (9)

  1. 　ディジタル信号の入出力ポート、アナログ信号の入力ポート、前記アナログ信号の入力ポートの電圧をサンプルホールドするサンプルホールド回路、該サンプルホールド回路によりホールドされた電圧をディジタル値に変換するＡ／Ｄ変換部、ＣＰＵ、プログラムおよびデータを保持するメモリ、を備え、それらの間がバスで接続されたプロセッサにおいて、
    　前記Ａ／Ｄ変換部の後段に、当該Ａ／Ｄ変換部の出力値と、予め保持される基準値とを比較し、その比較結果に応じて、前記入出力ポートの所定のポートの出力値を制御する比較演算部を備えたことを特徴とするプロセッサ。
  2. 　前記入出力ポートの所定のポートにＰＷＭ信号を出力するＰＷＭ信号発生回路を備え、
    　前記比較演算部は、前記比較結果に応じて前記ＰＷＭ信号発生回路の動作を制御してＰＷＭのオンデューティを制御するものである請求項１に記載のプロセッサ。
  3. 　前記ＣＰＵの命令実行により、前記入出力ポートの所定のポートの出力値を制御するプログラムが前記メモリに書き込まれていて、
    　前記比較演算部は、前記比較結果に応じて前記ＣＰＵへ割り込みを掛けて前記所定のポートの出力値を制御するものである請求項１に記載のプロセッサ。
  4. 　ディジタル信号の入出力ポート、アナログ信号の入力ポート、前記アナログ信号の入力ポートの電圧をサンプルホールドするサンプルホールド回路、該サンプルホールド回路によりホールドされた電圧をディジタル値に変換するＡ／Ｄ変換部、ＣＰＵ、プログラムおよびデータを保持するメモリ、を備え、それらの間がバスで接続されたプロセッサにおいて、
    　前記Ａ／Ｄ変換部の後段に、当該Ａ／Ｄ変換部の出力値と、予め保持される基準値とを比較し、その比較結果または差分値を前記メモリまたはレジスタに書き込む比較演算部を前記ＣＰＵとは独立して備えたことを特徴とするプロセッサ。
  5. 　請求項１～４のいずれかに記載のプロセッサを備えるとともに、インダクタまたはトランスと、入力電源から前記インダクタまたは前記トランスの１次巻線に流れる電流をオン／オフするスイッチング素子と、前記インダクタまたはトランスの励磁エネルギーを整流平滑して出力部へ出力する整流平滑回路と、を備え、
    　前記Ａ／Ｄ変換部が、前記アナログ信号の入力ポートに入力される前記インダクタまたは前記トランスの１次巻線に流れる電流の検出信号をディジタル値に変換し、
    　前記比較演算部が前記電流のゼロクロス点に相当するタイミングで前記所定のポートの出力値を制御し、
    　前記所定のポートの出力信号によって前記スイッチング素子をスイッチングするようにしたスイッチング電源装置。
  6. 　前記比較演算部は、前記インダクタまたは前記トランスの１次巻線に流れる電流が所定値を超える過電流状態であることを検出して、前記ＣＰＵへの割り込み処理によって前記スイッチング素子のスイッチングを停止する過電流制御プログラムを前記メモリに備えた、請求項５に記載のスイッチング電源装置。
  7. 　前記Ａ／Ｄ変換部が、前記インダクタまたは前記トランスの１次巻線に流れる電流とは別に前記アナログ信号の入力ポートに入力される前記入力電源の電圧または前記出力部の電圧の検出信号をディジタル値に変換し、
    　前記比較演算部は、前記入力電源の電圧または前記出力部の電圧が所定値を超える過電圧状態であることを検出したとき前記所定のポートの出力値を定めて前記スイッチング素子のスイッチングを停止する過電圧制御プログラムを前記メモリに備えた、請求項５または６に記載のスイッチング電源装置。
  8. 　請求項４に記載のプロセッサを備えるとともに、インダクタまたはトランスと、入力電源から前記インダクタまたは前記トランスの１次巻線に流れる電流をオン／オフするスイッチング素子と、前記インダクタまたはトランスの励磁エネルギーを整流平滑して出力部へ出力する整流平滑回路と、を備え、
    　前記Ａ／Ｄ変換部が、前記アナログ信号の入力ポートに入力される前記インダクタまたは前記トランスの１次巻線に流れる電流の検出信号をディジタル値に変換するようにし、
    　前記比較演算部により前記メモリまたは前記レジスタに書き込まれた比較結果または差分値を基に、前記インダクタまたは前記トランスの１次巻線に流れる電流が所定値を超える過電流状態であることを検出して前記所定のポートの出力値を定めて前記スイッチング素子のスイッチングを停止する過電流制御プログラムを前記メモリに備えたスイッチング電源装置。
  9. 　請求項４に記載のプロセッサを備えるとともに、インダクタまたはトランスと、入力電源から前記インダクタまたは前記トランスの１次巻線に流れる電流をオン／オフするスイッチング素子と、前記インダクタまたはトランスの励磁エネルギーを整流平滑して出力部へ出力する整流平滑回路と、を備え、
    　前記Ａ／Ｄ変換部が、前記アナログ信号の入力ポートに入力される前記入力電源の電圧または前記出力部の電圧の検出信号をディジタル値に変換し、
    　前記比較演算部により前記メモリまたはレジスタに保持された値を基に、前記入力電源の電圧または前記出力部の電圧が所定値を超える過電圧状態であることを検出して前記所定のポートの出力値を定めて前記スイッチング素子のスイッチングを停止する過電圧制御プログラムを備えたスイッチング電源装置。
PCT/JP2008/066816 2007-12-25 2008-09-18 プロセッサおよびスイッチング電源装置 WO2009081635A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009546979A JP5177148B2 (ja) 2007-12-25 2008-09-18 プロセッサおよびスイッチング電源装置
CN200880122906.3A CN101911460B (zh) 2007-12-25 2008-09-18 处理器及开关电源装置
US12/814,567 US8276007B2 (en) 2007-12-25 2010-06-14 Processor and switching power supply apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-331381 2007-12-25
JP2007331381 2007-12-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/814,567 Continuation US8276007B2 (en) 2007-12-25 2010-06-14 Processor and switching power supply apparatus

Publications (1)

Publication Number Publication Date
WO2009081635A1 true WO2009081635A1 (ja) 2009-07-02

Family

ID=40800951

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/066816 WO2009081635A1 (ja) 2007-12-25 2008-09-18 プロセッサおよびスイッチング電源装置

Country Status (4)

Country Link
US (1) US8276007B2 (ja)
JP (1) JP5177148B2 (ja)
CN (1) CN101911460B (ja)
WO (1) WO2009081635A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102445976A (zh) * 2010-10-12 2012-05-09 和硕联合科技股份有限公司 中央处理单元电源供应电路及其操作方法
CN102684659A (zh) * 2012-05-23 2012-09-19 永济新时速电机电器有限责任公司 利用cpld实现dsp中断复用的装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5071516B2 (ja) * 2010-04-22 2012-11-14 株式会社デンソー 電力変換装置
US20130099763A1 (en) * 2011-10-20 2013-04-25 Qualcomm Atheros, Inc. Systems and methods for suppressing undesirable limit cycles in switching regulators
CN102751975B (zh) * 2012-07-12 2016-01-20 三一重工股份有限公司 Pwm与ai复用端口及控制器
US9582020B2 (en) * 2013-03-15 2017-02-28 Dominion Resources, Inc. Maximizing of energy delivery system compatibility with voltage optimization using AMI-based data control and analysis
KR20150098381A (ko) * 2014-02-20 2015-08-28 삼성전자주식회사 전자 장치의 전원 제어방법 및 그 전자 장치
DE102018108298A1 (de) 2018-04-09 2019-10-10 Infineon Technologies Austria Ag Controller für Schaltwandler
JP7000989B2 (ja) * 2018-05-21 2022-01-19 オムロン株式会社 制御システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11178326A (ja) * 1997-12-12 1999-07-02 Mitsubishi Electric Corp 直流電源装置
JP2000331791A (ja) * 1999-05-24 2000-11-30 Meiji Natl Ind Co Ltd 放電灯制御装置
JP2002325434A (ja) * 2001-04-24 2002-11-08 Ricoh Co Ltd 電源異常情報管理方法，電源装置および画像形成装置
JP2003324954A (ja) * 2002-05-09 2003-11-14 Oki Data Corp 高圧電源の制御回路
JP2004037635A (ja) * 2002-07-01 2004-02-05 Canon Inc 電源装置、スッチング電源装置および画像形成装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326265A (en) * 1971-07-19 1982-04-20 Texas Instruments Incorporated Variable function programmed calculator
US4857960A (en) * 1985-08-09 1989-08-15 Canon Kabushiki Kaisha Control device for image processing or forming apparatus
JPH0716306B2 (ja) * 1986-09-18 1995-02-22 株式会社東芝 インバ−タ式抵抗溶接機の制御方法
AU5508990A (en) * 1989-05-18 1990-11-22 Hirotami Nakano Switching power supply apparatus and isolating method thereof
JPH05314256A (ja) 1992-05-08 1993-11-26 Nippon Steel Corp 画像データ処理装置
KR100207713B1 (ko) * 1997-01-17 1999-07-15 윤종용 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로
JPH1141925A (ja) 1997-07-24 1999-02-12 Fujitsu Ltd スイッチング電源
US6310953B1 (en) * 1997-07-24 2001-10-30 Fujitsu Limited Subscriber circuit
JP2001078443A (ja) 1999-09-07 2001-03-23 Ohira Denshi Kk 異常電力保護回路を有するスイッチング電源装置
US7519439B2 (en) * 2002-11-06 2009-04-14 Texas Instruments Incorporated Efficient digital processor for feedback control applications
US20060022648A1 (en) * 2004-08-02 2006-02-02 Green Power Technologies Ltd. Method and control circuitry for improved-performance switch-mode converters
JP5161502B2 (ja) * 2007-07-04 2013-03-13 株式会社東芝 モータ応用家電機器のインバータ
JP5038841B2 (ja) * 2007-10-04 2012-10-03 コーセル株式会社 スイッチング電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11178326A (ja) * 1997-12-12 1999-07-02 Mitsubishi Electric Corp 直流電源装置
JP2000331791A (ja) * 1999-05-24 2000-11-30 Meiji Natl Ind Co Ltd 放電灯制御装置
JP2002325434A (ja) * 2001-04-24 2002-11-08 Ricoh Co Ltd 電源異常情報管理方法，電源装置および画像形成装置
JP2003324954A (ja) * 2002-05-09 2003-11-14 Oki Data Corp 高圧電源の制御回路
JP2004037635A (ja) * 2002-07-01 2004-02-05 Canon Inc 電源装置、スッチング電源装置および画像形成装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102445976A (zh) * 2010-10-12 2012-05-09 和硕联合科技股份有限公司 中央处理单元电源供应电路及其操作方法
CN102684659A (zh) * 2012-05-23 2012-09-19 永济新时速电机电器有限责任公司 利用cpld实现dsp中断复用的装置
CN102684659B (zh) * 2012-05-23 2014-05-14 永济新时速电机电器有限责任公司 利用cpld实现dsp中断复用的装置

Also Published As

Publication number Publication date
JPWO2009081635A1 (ja) 2011-05-06
US8276007B2 (en) 2012-09-25
JP5177148B2 (ja) 2013-04-03
CN101911460A (zh) 2010-12-08
US20100241879A1 (en) 2010-09-23
CN101911460B (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
JP5177148B2 (ja) プロセッサおよびスイッチング電源装置
JP5182375B2 (ja) Ｐｆｃコンバータ
US8427853B2 (en) Power factor correction converter including operation mode determination unit
US8223520B2 (en) DC conversion apparatus
US8264212B2 (en) Power supply control device and power supply control method
US9831786B2 (en) Switching power-supply device
JP2009100631A (ja) 直流変換装置
US9595879B2 (en) Control device of synchronous rectifier and power supply
EP2899863A1 (en) Power supply
JP2009148107A (ja) スイッチング電源装置
JPWO2017131096A1 (ja) 電力変換装置
CN111585441A (zh) 一种原边调节有源钳位反激变换器的控制系统及方法
JP2007097320A (ja) 電力変換回路
CN113067480B (zh) 一种磁复位控制方法及隔离变换器
EP3335307B1 (en) Device and method for processing an inductor current
CN110651420A (zh) 开关电源装置
JP7389642B2 (ja) スイッチング電源装置
JP2007195335A (ja) 電源装置
JP2002252976A (ja) スイッチング電源装置
JP4702497B1 (ja) 多出力スイッチング電源装置
JP2002252974A (ja) スイッチング電源装置
JP2010161862A (ja) デジタル制御方式のスイッチング電源装置及び当該スイッチング電源装置としてコンピュータを機能させるためのプログラム
JP2020167850A (ja) スイッチング電源
CN116365828A (zh) 反激变换器的供电电路、供电方法及反激变换器
EP3723252A1 (en) Power converter controller, power converter and corresponding method

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880122906.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08865721

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009546979

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08865721

Country of ref document: EP

Kind code of ref document: A1