JP2004037635A - 電源装置、スッチング電源装置および画像形成装置 - Google Patents
電源装置、スッチング電源装置および画像形成装置 Download PDFInfo
- Publication number
- JP2004037635A JP2004037635A JP2002192173A JP2002192173A JP2004037635A JP 2004037635 A JP2004037635 A JP 2004037635A JP 2002192173 A JP2002192173 A JP 2002192173A JP 2002192173 A JP2002192173 A JP 2002192173A JP 2004037635 A JP2004037635 A JP 2004037635A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- supply device
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 58
- 238000012545 processing Methods 0.000 claims abstract description 23
- 238000012546 transfer Methods 0.000 claims description 11
- 238000007600 charging Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 5
- 230000008030 elimination Effects 0.000 claims description 5
- 238000003379 elimination reaction Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000003068 static effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000005070 sampling Methods 0.000 claims description 2
- 230000007423 decrease Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 3
- IJJWOSAXNHWBPR-HUBLWGQQSA-N 5-[(3as,4s,6ar)-2-oxo-1,3,3a,4,6,6a-hexahydrothieno[3,4-d]imidazol-4-yl]-n-(6-hydrazinyl-6-oxohexyl)pentanamide Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)NCCCCCC(=O)NN)SC[C@@H]21 IJJWOSAXNHWBPR-HUBLWGQQSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
Abstract
【課題】出力発生手段，電圧発生手段等の電源側にはデジタル回路は無しとし、かつシーケンス制御／画像処理用ＡＳＩＣ等の制御側との間の信号線数を減らすことのできる電源装置，スイッチング電源装置、これらの電源装置を用いた画像形成装置を提供する。
【解決手段】シーケンス制御ユニット６００を構成するシーケンス制御用ＡＳＩＣに、高圧制御手段２Ａである電源制御チップを追加する。高圧制御手段２Ａより高圧ユニット５００を構成する高圧発生手段１ＡにＰＷＭ信号を送り、高圧発生手段１Ａより高圧制御手段２Ａに出力検出信号を送り、フィードバック制御を行う。その際、ＰＷＭ信号を搬送波とし、出力検出信号を変調波として振幅変調の被変調波ＰＷＭ／検出信号を生成し、信号線４上に伝送させることで、信号線数を減らすことができる。
【選択図】 図１
【解決手段】シーケンス制御ユニット６００を構成するシーケンス制御用ＡＳＩＣに、高圧制御手段２Ａである電源制御チップを追加する。高圧制御手段２Ａより高圧ユニット５００を構成する高圧発生手段１ＡにＰＷＭ信号を送り、高圧発生手段１Ａより高圧制御手段２Ａに出力検出信号を送り、フィードバック制御を行う。その際、ＰＷＭ信号を搬送波とし、出力検出信号を変調波として振幅変調の被変調波ＰＷＭ／検出信号を生成し、信号線４上に伝送させることで、信号線数を減らすことができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電源装置および画像形成装置に関し、特に電子写真方式による複写機，プリンタ等の画像形成装置の電源に好適な電源装置およびこの電源装置を用いた画像形成装置に関するものである。
【０００２】
【従来の技術】
近年のデジタル技術，半導体集積回路技術の急速な進歩により、複写機，プリンタのスイッチング電源、および高圧電源の制御をデジタル化し、制御用チップを作り電源装置内に実装することが行われている。
【０００３】
図８、図９、図１０を用いて従来例の概略を説明する。
【０００４】
ここでは高圧Ａという一つの高圧出力のみに着目して説明する。複数の出力がある場合は、マルチプレクサ等を用いて、時分割制御を行うことで複数出力をも実現される。
【０００５】
まず各部品について説明する。Ｔ１は１次側に入力された電圧を１次−２次間の巻き数比に応じて変換して２次側に所定の電圧を出力するインバータトランス、Ｑ４はインバータトランスＴ１を駆動するスイッチング素子、９は入力信号を所定期間ラッチしておくサンプルホールド回路、１０はアナログ信号をデジタル信号に変換するＡ／Ｄ変換器、１１は２入力の大小比較結果を出力する比較器、１２はアップダウンカウンタ、１３はアップダウンカウンタ１２の値に応じたオン／オフ時間比率のパルス信号（ＰＷＭ信号）を作成するＰＷＭ（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）回路である。各要素の制御を司るコントローラ３により各要素は適切に制御される。
【０００６】
次に、各部品要素の接続、および一連の動作について説明する。
【０００７】
（ａ）高圧発生手段１
トランスＴ１の１次側入力にはＢ電圧として所定の電圧が入力されており、トランスＴ１の他端はスイッチング素子Ｑ４に接続されている。スイッチング素子Ｑ４のゲートには、後述する高圧制御手段内のＰＷＭ回路１３からパルス信号（ＰＷＭ信号）が入力され、スイッチング素子Ｑ４は、該ＰＷＭ信号に応じてスイッチング動作を行うことで、トランスＴ１の２次側に巻き数比と前記ＰＷＭ信号に応じたパルス出力を得る。そのパルス出力をダイオードＤ３０１とコンデンサＣ２０１で整流し、ダイオードＤ３０１のカソード側に直流高圧出力を発生させる。Ｔ１，Ｑ４，Ｄ３０１，Ｃ２０１は、一般にフライバック型（またはオン／オフ型）・コンバータと呼ばれ、スイッチング素子Ｑ４のスイッチング動作におけるオン時間比率が大きいほど、高い電圧を出力するものである。
【０００８】
高圧出力には抵抗Ｒ１０１と抵抗Ｒ１０２が接続されるとともに、前記各抵抗の抵抗分割により降圧された電圧、すなわち高圧出力の検出信号が出力される。
【０００９】
（ｂ）高圧制御手段２
前記高圧発生手段１内の抵抗Ｒ１０１，Ｒ１０２により得られた高圧出力検出信号は、サンプルホールド回路９に入力される。サンプルホールド回路９では所定期間、高圧出力検出信号をホールドして、Ａ／Ｄ変換器１０により高圧出力検出信号はデジタルデータに変換されデジタル比較器１１の入力端子の一方に入力される。
【００１０】
高圧ユニット１００を制御するシーケンス制御ユニット２００は、高圧出力Ａの出力設定値（目標値）に対応したデジタルデータを出力しており、該目標値は前記デジタル比較器１１のもう一方の入力端子に入力される。
【００１１】
デジタル比較器１１では、前記デジタルデータに変換された高圧出力検出信号と、シーケンス制御ユニット２００より与えられる目標値とを比較する。高圧出力検出信号が目標値より小さい場合は、アップダウンカウンタ１２の出力を所定の数だけ大きくし、高圧出力検出信号が目標値より大きい場合は、前記アップダウンカウンタ１２の出力を所定の数だけ小さくする。ＰＷＭ回路１３は、前記アップダウンカウンタ１２の値に応じて、適切なＰＷＭ信号を生成する。ＰＷＭ信号は、前記高圧発生手段１内のスイッチング素子Ｑ４のドライブ信号であり、スイッチング素子Ｑ４のスイッチング時間比率を決める信号である。前記アップダウンカウンタ１２の出力が大きくなると、スイッチング素子Ｑ４をオンさせる時間比率を大きくすることで、高圧出力発生手段１の発生する高圧電圧を大きくする。また、前記アップダウンカウンタ１２の出力であるカウント値が小さくなると、スイッチング素子Ｑ４をオンさせる時間比率を小さくすることで、高圧発生手段の発生する高圧電圧を小さくする。以上の動作により、高圧出力Ａは、目標値に応じた所定の値に制御される。
【００１２】
【発明が解決しようとする課題】
複写機，プリンタ等の画像生成装置におけるのシーケンス制御や画像処理は複雑化し、そのための専用ＡＳＩＣの（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：特定用途用ＩＣ）規模も増大している。該専用ＡＳＩＣの容量は、電源の制御に用いる制御用チップ容量に比べてはるかに大きくなっている。
【００１３】
そこで、図１１に関連技術例として示すように、シーケンス制御ユニット／画像処理ユニットを構成する、前述の大規模化したシーケンス制御／画像処理専用ＡＳＩＣの“あまり部分”に電源の制御用チップ部分（高圧制御手段２）を追加しても全体の回路規模は大差なくコストも変わらない。
【００１４】
しかしながら、シーケンス制御／画像処理専用ＡＳＩＣの実装位置は、シーケンス制御ユニットまたは画像処理ユニット上にあり、スイッチング電源や高圧電源ユニットとは別のユニットであり、装置内の実装位置が離れてしまうことが多い。そこで、シーケンス制御ユニットまたは画像処理ユニットと、スイッチング電源や高圧電源ユニット間を束線等で接続することになるが、その信号線数が多い。最近のカラー複写機の高圧電源を例にあげると、帯電（ＡＣ＋ＤＣ），現像（ＡＣ＋ＤＣ），転写それぞれ４色分と、紙分離、さらに必用な場合には補助帯電，転写補助，クリーニング，除電等々の高圧出力が必要であり、それぞれの出力の、ドライブ信号，検出信号等相当の束線数になってしまっている。よって、各出力のドライブ情報、検出情報をデジタル化しシリアル通信により時分割制御を行う案も考えられるが、この場合にはエンコーダ／デコーダ、シリアル通信回路やハンドシェイクなどのデジタル回路を高圧電源内部にも実装する必要が生じてしまう。これではシーケンス制御／画像処理専用ＡＳＩＣの“あまり部分”に電源の制御用チップ部分を追加しても、さらに高圧電源部にも前記デジタル回路が存在することになり、コストメリットが出せない。
【００１５】
本発明は、このような状況のもとでなされたもので、出力発生手段，電圧発生手段等の電源側にはデジタル回路は無しとし、かつシーケンス制御／画像処理用ＡＳＩＣ等の制御側との間の信号線数を減らすことのできる電源装置，スイッチング電源装置、これらの電源装置を用いた画像形成装置を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】
前記目的を達成するため、本発明では、電源装置を次の（１），（２）のとおりに構成し、スイッチング電源装置を次の（６）ないし（１２）のとおりに構成し、画像形成装置をつぎの（３）ないし（５）および（１３）のとおりに構成する。
【００１７】
（１）電源制御用チップを追加したシーケンス制御用ＡＳＩＣと、前記電源制御用チップからのＰＷＭ信号に応じた出力を発生し、出力検出信号を前記電源制御用チップへフィードバックする出力発生手段と、前記電源制御用チップと前記出力発生手段を接続する信号線とを備えた電源装置であって、
前記信号線に、前記ＰＷＭ信号を搬送波とし前記出力検出信号を変調波として振幅変調した被変調波を伝送する電源装置。
【００１８】
（２）電源制御用チップを追加した画像処理用ＡＳＩＣと、前記電源制御用チップからのＰＷＭ信号に応じた出力を発生し、出力検出信号を前記電源制御用チップへフィードバックする出力発生手段と、前記電源制御用チップと前記出力発生手段を接続する信号線とを備えた電源装置であって、
前記信号線に、前記ＰＷＭ信号を搬送波とし前記出力検出信号を変調波として振幅変調した被変調波を伝送する電源装置。
【００１９】
（３）前記（１）記載の電源装置を備え、前記シーケンス制御用ＡＳＩＣによりシーケンス制御を行う画像形成装置。
【００２０】
（４）前記（２）記載の電源装置を備え、前記画像処理用ＡＳＩＣにより画像処理を行う画像処理装置。
【００２１】
（５）前記（３）または（４）記載の画像形成装置において、
前記出力発生手段は、帯電，転写，現像，紙分離，クリーニング，除電の少なくとも一つの高圧出力を発生するものである画像形成装置。
【００２２】
（６）所定の電圧を発生させる電圧発生手段と該電圧をデジタル回路にて制御する制御手段とを有するスイッチング電源装置において、
前記電圧発生手段は、トランスと、前記トランスの出力を整流平滑する整流平滑手段と、前記トランスを駆動する駆動手段と、前記整流平滑回路により得られる出力を検出する検出手段と、前記検出手段により検出された検出出力を変調波として変調する変調手段と、を有し、
前記制御手段は、前記変調手段により変調された信号から検出出力を復調する復調手段と、該復調された検出出力をサンプル／ホールドするサンプル／ホールド手段と、前記サンプル／ホールド手段の出力をデジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の出力と出力目標値とを比較する比較手段と、前記比較手段の出力に応じて動作するカウンタと、前記カウンタの出力に応じて、前記駆動手段を駆動するＰＷＭ信号を生成するＰＷＭ信号生成手段と、を有するスイッチング電源装置。
【００２３】
（７）前記（６）記載のスイッチング電源装置において、
前記変調手段は、前記駆動手段をスイッチングさせるＰＷＭ信号を搬送波として変調するスイッチング電源装置。
【００２４】
（８）前記（７）記載のスッチング電源装置において、
前記変調手段は、前記搬送波を振幅変調するスイッチング電源装置。
【００２５】
（９）前記（８）記載のスイッチング電源装置において、
前記変調手段は、前記ＰＷＭ信号が前記駆動手段をオンさせる期間の信号レベルを可変させることで振幅変調するスイッチング電源装置。
【００２６】
（１０）前記（８）記載のスイッチング電源装置において、
前記変調手段は、前記ＰＷＭ信号が前記駆動手段をオフさせる期間の信号レベルを可変させることで振幅変調するスイッチング電源装置。
【００２７】
（１１）前記（６）記載のスイッチング電源装置において、
前記制御手段は、制御用チップとしてシーケンス制御用ＡＳＩＣと一体化されているスイッチング電源装置。
【００２８】
（１２）前記（６）記載のスイッチング電源装置において、
前記制御手段は、制御用チップとして画像処理用ＡＳＩＣと一体化されているスイッチング電源装置。
【００２９】
（１３）前記（６）ないし（１２）のいずれかに記載のスイッチング電源装置を画像形成のための高圧電源とする画像形成装置。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を画像形成装置の実施例により詳しく説明する。なお、各実施例は，シーケンス制御ユニット（シーケンス制御専用ＡＳＩＣ）内に高圧制御手段（電源制御用チップ）を内蔵する例であるが、画像処理ユニット（画像処理専用ＡＳＩＣ）内に高圧制御手段（電源制御用チップ）を内蔵する形で同様に実施することができる。
【００３１】
【実施例】
（実施例１）
図１ないし図４を参照して実施例１である“画像形成装置”を説明する。
【００３２】
図１は、本画像形成装置における、画像形成プロセス形成のための高圧電源装置の構成を示す図であり、図２，図３はそれぞれ高圧発生手段、高圧制御手段の構成を詳述した図である。なお、画像形成プロセス要素である、帯電，転写，現像，紙分離，クリーニング，除電等の構成は従来と同様なので，説明を省略する。
【００３３】
図１において、５００は、高圧発生手段１Ａを有する高圧ユニットであり、６００は、高圧発生手段１Ａを制御する高圧制御手段２Ａとコントローラ３を有するシーケンス制御ユニットである。このシーケンス制御ユニット６００の要部は、シーケンス制御専用ＡＳＩＣに、高圧制御手段２Ａである電源制御用チップを追加したＡＳＩＣにより構成されている。コントローラ３はシーケンス制御のコントローラにより兼用されている。高圧発生手段１Ａは画像形成プロセス形成のための電源であり、高圧出力はＡとして、例えば画像形成プロセス要素の転写ローラに給電されている。
【００３４】
まず各部品について説明する。Ｔ１は１次側に入力された電圧を１次−２次間の巻き数比とＰＷＭ信号のオン／オフ時間比率に応じて昇圧変換して２次側に所定の電圧を出力するインバータトランス、Ｑ４はインバータトランスＴ１を駆動するスイッチング素子である。アナログバッハ５１は、出力電圧検出手段１−３により検出した出力電圧を低インピーダンスにて出力するためのインピーダンス変換器、Ｒ１，Ｒ２は抵抗器であり、基準電圧Ｖｒｅｆ、抵抗Ｒ１，Ｒ２、アナログバッハ５１にて変調回路を構成している。アナログコンパレータ５２は、後述するＰＷＭ／検出信号をハイインピーダンスにて受けてその電圧レベルが所定の値以上のときスイッチング素子Ｑ４をオンさせ所定の値以下の時スイッチング素子Ｑ４をオフさせる。
【００３５】
９は入力信号を所定期間ラッチしておくサンプルホールド回路、１０はアナログ信号をデジタル信号に変換するＡ／Ｄ変換器、１１は２入力の大小比較結果を出力するデジタル比較器、１２はアップダウンカウンタ、１３はアップダウンカウンタの値に応じたオン／オフ時間比率のパルス信号（ＰＷＭ信号）を作成するＰＷＭ回路である。２１は、ゲート手段であり、後述するＰＷＭ／検出信号（振幅変調波）から検出信号を復調するのに用いられる。
【００３６】
２−５は各要素の制御を司るコントロール回路であり、これにより高圧制御手段２Ａ内の各要素は適切に制御される。
【００３７】
次に、各部品要素の接続、および一連の動作について説明する。
【００３８】
（ａ）高圧発生手段１Ａ
トランスＴ１の１次側入力にはＢ電圧として所定の電圧が入力されており、トランスＴ１の他端はスイッチング素子Ｑ４に接続されている。後述する高圧制御手段よりオープンコレクタ出力され、信号線３を介して入力されるＰＷＭ／検出信号は、アナログコンパレータ５２によりＰＷＭ信号のみが取り出されスイッチング素子Ｑ４のゲートに入力される。スイッチング素子Ｑ４は、該ＰＷＭ信号に応じてスイッチング動作を行うことで、トランスＴ１の２次側に巻き数比と前記ＰＷＭ信号に応じたパルス出力を得る。そのパルス出力をダイオード３０１とコンデンサ２０１で整流しダイオード３０１のカソード側に直流高圧出力を発生させる。Ｔ１，Ｑ４，Ｄ３０１，Ｃ２０１は、一般にフライバック型（またはオン／オフ型）・コンバータと呼ばれ、スイッチング素子Ｑ４のスイッチング動作におけるのオン時間比率が大きいほど、高い電圧を出力するものである。
【００３９】
そして、高圧出力は高圧負荷（例えば帯電器等）に供給され電子写真画像形成プロセスに寄与することとなる。
【００４０】
高圧出力には抵抗Ｒ１０１と抵抗Ｒ１０２が接続されるとともに、前記各抵抗の抵抗分割により降圧された電圧、すなわち高圧出力の検出信号が出力される。検出された信号はアナログバッファ５１、基準電圧Ｖｒｅｆ、抵抗Ｒ１，Ｒ２により、前記高圧制御手段２Ａよりオープンコレクタ出力されるＰＷＭ信号を搬送波とし、前記検出信号を変調波（変調信号）として振幅変調する。
【００４１】
（ｂ）高圧制御手段２Ａ
前記高圧発生手段１Ａ内にて振幅変調されたＰＷＭ／検出信号（被変調波）は、図４のような波形である。該信号はオープンコレクタ出力であり、前記高圧発生手段１Ａ内にて、出力電圧検出信号レベルにプルアップされているので、ゲート手段２１にてＰＷＭ信号がハイのタイミングでサンプルホールド回路９を動作させることで出力電圧検出信号を復調し、Ａ／Ｄ変換器１０に入力する。Ａ／Ｄ変換器１０は高圧出力検出信号をデジタルデータに変換しデジタル比較器１１の入力端子の一方に入力される。
【００４２】
高圧ユニット５００を制御するシーケンス制御ユニット６００内のコントローラ３は、高圧出力Ａの出力設定値（目標値）に対応したデジタルデータを出力しており、該目標値は前記デジタル比較器１１のもう一方の入力端子に入力される。
【００４３】
デジタル比較器１１では前記デジタルデータに変換された高圧出力検出信号と、コントローラ３より与えられる目標値とを比較する。高圧出力検出信号が目標値より小さい場合は、アップダウンカウンタ１２の出力であるカウント値を所定の数だけ大きくし、高圧出力検出信号が目標値より大きい場合は、前記アップダウンカウンタ１２のカウント値を所定の数だけ小さくする。ＰＷＭ回路１３は、前記アップダウンカウンタ１２のカウント値に応じて、適切なＰＷＭ信号を生成する。トランジスタＱ２２によりオープンコレクタ信号のＰＷＭ／検出信号にして出力される。該信号は、高圧発生手段１Ａ内にてスイッチング素子Ｑ４のドライブ信号となり、スイッチング素子Ｑ４のスイッチング時間比率を決める信号である。前記アップダウンカウンタ１２のカウント値が大きくなると、スイッチング素子Ｑ４をオンさせる時間比率を大きくすることで、高圧出力発生手段１Ａの発生する高圧電圧を大きくする。また、前記アップダウンカウンタ１２のカウント値が小さくなると、スイッチング素子Ｑ４をオンさせる時間比率を小さくすることで、高圧出力発生手段１Ａの発生する高圧電圧を小さくする。以上の動作により、高圧出力Ａは、目標値に応じた所定の値に制御される。
【００４４】
以上説明したように、本実施例によれば、高圧ユニット側にはデジタル回路は無く、高圧ユニットとシーケンス制御ユニット間の信号線数が減少しており、
シーケンス制御専用ＡＳＩＣ内に高圧電源制御用チップを内蔵しているので、コストメリットを出すことができる。
【００４５】
なお、高圧出力は、例示した帯電，転写に限らず、現像，紙分離、補助帯電，転写補助，クリーニング，除電等の高圧出力として供給することができる。
【００４６】
（実施例２）
図５ないし図７を参照して実施例２である“画像形成装置”を説明する。実施例１においては、スイッチング素子Ｑ４をオンにするタイミングにて、変調を行い、電圧検出レベルを高圧制御手段に送付することが特徴であったが、本実施例は、スイッチング素子Ｑ４をオフにするタイミングにて、変調を行い、電圧検出レベルを高圧制御手段に送付することを特徴とする。
【００４７】
本実施例における、シーケンス制御ユニットの構成、高圧ユニットの構成、シーケンス制御ユニットと高圧ユニットの接続関係、および各部品については実施例１とほぼ同様のため、その説明を援用し、ここでの説明を省略する。
【００４８】
図５，図６は、それぞれ高圧発生手段、高圧制御手段の構成を詳述した図である。
【００４９】
１Ｂは画像形成プロセス形成のための高圧発生手段であり高圧出力はＡとして、例えば画像形成プロセス要素の転写ローラに給電されている。
【００５０】
次に、各部品要素の接続、および一連の動作について説明する。
【００５１】
（ａ）高圧発生手段１Ｂ
トランスＴ１の１次側入力にはＢ電圧として所定の電圧が入力されており、Ｔ１の他端はスイッチング素子Ｑ４に接続されている。後述する高圧制御手段２Ｂより出力されるＰＷＭ／検出信号は、アナログコンパレータ５２によりＰＷＭ信号成分つまりパルス幅情報のみが取り出されスイッチング素子Ｑ４のゲートに入力される。スイッチング素子Ｑ４は、該ＰＷＭ信号に応じてスイッチング動作を行うことで、トランスＴ１の２次側に巻き数比と前記ＰＷＭ信号に応じたパルス出力を得る。そのパルス出力をダイオード３０１とコンデンサ２０１で整流しダイオード３０１のカソード側に直流高圧出力を発生させる。Ｔ１，Ｑ４，Ｄ３０１，Ｃ２０１は、一般にフライバック型（またはオン／オフ型）・コンバータと呼ばれ、スイッチング素子Ｑ４のスイッチング動作におけるのオン時間比率が大きいほど、高い電圧を出力するものである。
【００５２】
そして、高圧出力は高圧負荷（例えば帯電器等）に供給され電子写真画像形成プロセスに寄与することとなる。
【００５３】
高圧出力には抵抗Ｒ１０１と抵抗Ｒ１０２が接続されるとともに、前記各抵抗の抵抗分割により降圧された電圧、すなわち高圧出力の検出信号が出力される。検出された信号はアナログバッファ５１、抵抗Ｒ１を通して、前記高圧制御手段より出力されるＰＷＭ／検出信号を振幅変調する。つまり、ＰＷＭ／検出信号がオープン（トランジスタＱ２３オフ時）のタイミングでは、図７に示すように出力電圧検出レベルになり高圧制御手段に送信される。
【００５４】
（ｂ）高圧制御手段
前記高圧発生手段１Ｂ内にて振幅変調されたＰＷＭ／検出信号は、図７のような波形である。該信号は前述したように、ＰＷＭ／検出信号がオープン（Ｑ２３オフ時）のタイミングでは図７で記すように出力電圧検出レベルになっているので、ゲート手段２１にてＰＷＭ信号がオープンのタイミングでサンプルホールド回路９を動作させることで出力電圧検出信号を復調し、Ａ／Ｄ変換器１０に入力する。Ａ／Ｄ変換器１０は高圧出力検出信号をデジタルデータに変換しデジタル比較器１１の入力端子の一方に入力される。
【００５５】
高圧ユニットを制御するシーケンス制御ユニット内のコントローラ３は、高圧出力Ａの出力設定値（目標値）に対応したデジタルデータを出力しており、該目標値は前記デジタル比較器１１のもう一方の入力端子に入力される。
【００５６】
デジタル比較器１１では前記デジタルデータに変換された高圧出力検出信号と、コントローラ３より与えられる目標値とを比較する。高圧出力検出信号が目標値より小さい場合は、アップダウンカウンタ１２のカウント値を所定の数だけ大きくし、高圧出力検出信号が目標値より大きい場合は、前記アップダウンカウンタ１２のカウント値を所定の数だけ小さくする。ＰＷＭ回路１３は、前記アップダウンカウンタ１２のカウンタ値に応じて、適切なＰＷＭ信号を生成する。ＰＷＭ信号はトランジスタＱ２３によりオープンコレクタ信号ＰＷＭ／検出信号にして出力される。該信号は、高圧発生手段１Ｂ内にてスイッチング素子Ｑ４のドライブ信号となり、スイッチング素子Ｑ４のスイッチング時間比率を決める信号である。前記アップダウンカウンタ１２のカウント値が大きくなると、スイッチング素子Ｑ４をオンさせる時間比率を大きくすることで、高圧出力発生手段１Ｂの発生する高圧電圧を大きくする。また、前記アップダウンカウンタ１２のカウント値が小さくなると、スイッチング素子Ｑ４をオンさせる時間比率を小さくすることで、高圧出力発生手段１Ｂの発生する高圧電圧を小さくする。以上の動作により、高圧出力Ａは、目標値に応じた所定の値に制御される。
【００５７】
以上説明したように、本実施例によれば、高圧ユニット側にはデジタル回路は無く、高圧ユニットとシーケンス制御ユニット間の信号線数が減少しており、シーケンス制御専用ＡＳＩＣ内に高圧電源制御用チップを内蔵しているので、コストメリットを出すことができる。
【００５８】
なお、高圧出力は、例示した帯電，転写に限らず、現像，紙分離、補助帯電，転写補助，クリーニング，除電等の高圧出力として供給することができる。
【００５９】
【発明の効果】
以上詳述したように、本発明によれば、高圧発生手段内の駆動手段を駆動するＰＷＭ信号を搬送波として、出力電圧検出信号で変調をかけたＰＷＭ／検出信号を用いることで、電源側にはデジタル回路は無しとし、制御側との間での信号線数を減らすことが実現できる。
【００６０】
これにより、シーケンス制御／画像処理専用ＡＳＩＣと電源制御用チップ部分を一体化することによるコストメリットを出すことができる。
【図面の簡単な説明】
【図１】実施例１の要部の概略構成を示すブロック図
【図２】図１における高圧発生手段の詳細を示す回路図
【図３】図１における高圧制御手段の詳細を示すブロック図
【図４】ＰＷＭ／検出信号の波形を示す図
【図５】実施例２における高圧発生手段の構成を示す回路図
【図６】実施例２における高圧制御手段の構成を示すブロック図
【図７】ＰＷＭ／検出信号の波形を示す図
【図８】従来例の概略構成を示すブロック図
【図９】図８における高圧発生手段の詳細を示す回路図
【図１０】図８における高圧制御手段の詳細を示すブロック図
【図１１】関連技術例の概略構成を示すブロック図
【符号の説明】
１Ａ 高圧発生手段
１−４ 変調手段
２Ａ 高圧制御手段
２−４ 復調手段
３ コントローラ
４ 信号線
【発明の属する技術分野】
本発明は、電源装置および画像形成装置に関し、特に電子写真方式による複写機，プリンタ等の画像形成装置の電源に好適な電源装置およびこの電源装置を用いた画像形成装置に関するものである。
【０００２】
【従来の技術】
近年のデジタル技術，半導体集積回路技術の急速な進歩により、複写機，プリンタのスイッチング電源、および高圧電源の制御をデジタル化し、制御用チップを作り電源装置内に実装することが行われている。
【０００３】
図８、図９、図１０を用いて従来例の概略を説明する。
【０００４】
ここでは高圧Ａという一つの高圧出力のみに着目して説明する。複数の出力がある場合は、マルチプレクサ等を用いて、時分割制御を行うことで複数出力をも実現される。
【０００５】
まず各部品について説明する。Ｔ１は１次側に入力された電圧を１次−２次間の巻き数比に応じて変換して２次側に所定の電圧を出力するインバータトランス、Ｑ４はインバータトランスＴ１を駆動するスイッチング素子、９は入力信号を所定期間ラッチしておくサンプルホールド回路、１０はアナログ信号をデジタル信号に変換するＡ／Ｄ変換器、１１は２入力の大小比較結果を出力する比較器、１２はアップダウンカウンタ、１３はアップダウンカウンタ１２の値に応じたオン／オフ時間比率のパルス信号（ＰＷＭ信号）を作成するＰＷＭ（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）回路である。各要素の制御を司るコントローラ３により各要素は適切に制御される。
【０００６】
次に、各部品要素の接続、および一連の動作について説明する。
【０００７】
（ａ）高圧発生手段１
トランスＴ１の１次側入力にはＢ電圧として所定の電圧が入力されており、トランスＴ１の他端はスイッチング素子Ｑ４に接続されている。スイッチング素子Ｑ４のゲートには、後述する高圧制御手段内のＰＷＭ回路１３からパルス信号（ＰＷＭ信号）が入力され、スイッチング素子Ｑ４は、該ＰＷＭ信号に応じてスイッチング動作を行うことで、トランスＴ１の２次側に巻き数比と前記ＰＷＭ信号に応じたパルス出力を得る。そのパルス出力をダイオードＤ３０１とコンデンサＣ２０１で整流し、ダイオードＤ３０１のカソード側に直流高圧出力を発生させる。Ｔ１，Ｑ４，Ｄ３０１，Ｃ２０１は、一般にフライバック型（またはオン／オフ型）・コンバータと呼ばれ、スイッチング素子Ｑ４のスイッチング動作におけるオン時間比率が大きいほど、高い電圧を出力するものである。
【０００８】
高圧出力には抵抗Ｒ１０１と抵抗Ｒ１０２が接続されるとともに、前記各抵抗の抵抗分割により降圧された電圧、すなわち高圧出力の検出信号が出力される。
【０００９】
（ｂ）高圧制御手段２
前記高圧発生手段１内の抵抗Ｒ１０１，Ｒ１０２により得られた高圧出力検出信号は、サンプルホールド回路９に入力される。サンプルホールド回路９では所定期間、高圧出力検出信号をホールドして、Ａ／Ｄ変換器１０により高圧出力検出信号はデジタルデータに変換されデジタル比較器１１の入力端子の一方に入力される。
【００１０】
高圧ユニット１００を制御するシーケンス制御ユニット２００は、高圧出力Ａの出力設定値（目標値）に対応したデジタルデータを出力しており、該目標値は前記デジタル比較器１１のもう一方の入力端子に入力される。
【００１１】
デジタル比較器１１では、前記デジタルデータに変換された高圧出力検出信号と、シーケンス制御ユニット２００より与えられる目標値とを比較する。高圧出力検出信号が目標値より小さい場合は、アップダウンカウンタ１２の出力を所定の数だけ大きくし、高圧出力検出信号が目標値より大きい場合は、前記アップダウンカウンタ１２の出力を所定の数だけ小さくする。ＰＷＭ回路１３は、前記アップダウンカウンタ１２の値に応じて、適切なＰＷＭ信号を生成する。ＰＷＭ信号は、前記高圧発生手段１内のスイッチング素子Ｑ４のドライブ信号であり、スイッチング素子Ｑ４のスイッチング時間比率を決める信号である。前記アップダウンカウンタ１２の出力が大きくなると、スイッチング素子Ｑ４をオンさせる時間比率を大きくすることで、高圧出力発生手段１の発生する高圧電圧を大きくする。また、前記アップダウンカウンタ１２の出力であるカウント値が小さくなると、スイッチング素子Ｑ４をオンさせる時間比率を小さくすることで、高圧発生手段の発生する高圧電圧を小さくする。以上の動作により、高圧出力Ａは、目標値に応じた所定の値に制御される。
【００１２】
【発明が解決しようとする課題】
複写機，プリンタ等の画像生成装置におけるのシーケンス制御や画像処理は複雑化し、そのための専用ＡＳＩＣの（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：特定用途用ＩＣ）規模も増大している。該専用ＡＳＩＣの容量は、電源の制御に用いる制御用チップ容量に比べてはるかに大きくなっている。
【００１３】
そこで、図１１に関連技術例として示すように、シーケンス制御ユニット／画像処理ユニットを構成する、前述の大規模化したシーケンス制御／画像処理専用ＡＳＩＣの“あまり部分”に電源の制御用チップ部分（高圧制御手段２）を追加しても全体の回路規模は大差なくコストも変わらない。
【００１４】
しかしながら、シーケンス制御／画像処理専用ＡＳＩＣの実装位置は、シーケンス制御ユニットまたは画像処理ユニット上にあり、スイッチング電源や高圧電源ユニットとは別のユニットであり、装置内の実装位置が離れてしまうことが多い。そこで、シーケンス制御ユニットまたは画像処理ユニットと、スイッチング電源や高圧電源ユニット間を束線等で接続することになるが、その信号線数が多い。最近のカラー複写機の高圧電源を例にあげると、帯電（ＡＣ＋ＤＣ），現像（ＡＣ＋ＤＣ），転写それぞれ４色分と、紙分離、さらに必用な場合には補助帯電，転写補助，クリーニング，除電等々の高圧出力が必要であり、それぞれの出力の、ドライブ信号，検出信号等相当の束線数になってしまっている。よって、各出力のドライブ情報、検出情報をデジタル化しシリアル通信により時分割制御を行う案も考えられるが、この場合にはエンコーダ／デコーダ、シリアル通信回路やハンドシェイクなどのデジタル回路を高圧電源内部にも実装する必要が生じてしまう。これではシーケンス制御／画像処理専用ＡＳＩＣの“あまり部分”に電源の制御用チップ部分を追加しても、さらに高圧電源部にも前記デジタル回路が存在することになり、コストメリットが出せない。
【００１５】
本発明は、このような状況のもとでなされたもので、出力発生手段，電圧発生手段等の電源側にはデジタル回路は無しとし、かつシーケンス制御／画像処理用ＡＳＩＣ等の制御側との間の信号線数を減らすことのできる電源装置，スイッチング電源装置、これらの電源装置を用いた画像形成装置を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】
前記目的を達成するため、本発明では、電源装置を次の（１），（２）のとおりに構成し、スイッチング電源装置を次の（６）ないし（１２）のとおりに構成し、画像形成装置をつぎの（３）ないし（５）および（１３）のとおりに構成する。
【００１７】
（１）電源制御用チップを追加したシーケンス制御用ＡＳＩＣと、前記電源制御用チップからのＰＷＭ信号に応じた出力を発生し、出力検出信号を前記電源制御用チップへフィードバックする出力発生手段と、前記電源制御用チップと前記出力発生手段を接続する信号線とを備えた電源装置であって、
前記信号線に、前記ＰＷＭ信号を搬送波とし前記出力検出信号を変調波として振幅変調した被変調波を伝送する電源装置。
【００１８】
（２）電源制御用チップを追加した画像処理用ＡＳＩＣと、前記電源制御用チップからのＰＷＭ信号に応じた出力を発生し、出力検出信号を前記電源制御用チップへフィードバックする出力発生手段と、前記電源制御用チップと前記出力発生手段を接続する信号線とを備えた電源装置であって、
前記信号線に、前記ＰＷＭ信号を搬送波とし前記出力検出信号を変調波として振幅変調した被変調波を伝送する電源装置。
【００１９】
（３）前記（１）記載の電源装置を備え、前記シーケンス制御用ＡＳＩＣによりシーケンス制御を行う画像形成装置。
【００２０】
（４）前記（２）記載の電源装置を備え、前記画像処理用ＡＳＩＣにより画像処理を行う画像処理装置。
【００２１】
（５）前記（３）または（４）記載の画像形成装置において、
前記出力発生手段は、帯電，転写，現像，紙分離，クリーニング，除電の少なくとも一つの高圧出力を発生するものである画像形成装置。
【００２２】
（６）所定の電圧を発生させる電圧発生手段と該電圧をデジタル回路にて制御する制御手段とを有するスイッチング電源装置において、
前記電圧発生手段は、トランスと、前記トランスの出力を整流平滑する整流平滑手段と、前記トランスを駆動する駆動手段と、前記整流平滑回路により得られる出力を検出する検出手段と、前記検出手段により検出された検出出力を変調波として変調する変調手段と、を有し、
前記制御手段は、前記変調手段により変調された信号から検出出力を復調する復調手段と、該復調された検出出力をサンプル／ホールドするサンプル／ホールド手段と、前記サンプル／ホールド手段の出力をデジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の出力と出力目標値とを比較する比較手段と、前記比較手段の出力に応じて動作するカウンタと、前記カウンタの出力に応じて、前記駆動手段を駆動するＰＷＭ信号を生成するＰＷＭ信号生成手段と、を有するスイッチング電源装置。
【００２３】
（７）前記（６）記載のスイッチング電源装置において、
前記変調手段は、前記駆動手段をスイッチングさせるＰＷＭ信号を搬送波として変調するスイッチング電源装置。
【００２４】
（８）前記（７）記載のスッチング電源装置において、
前記変調手段は、前記搬送波を振幅変調するスイッチング電源装置。
【００２５】
（９）前記（８）記載のスイッチング電源装置において、
前記変調手段は、前記ＰＷＭ信号が前記駆動手段をオンさせる期間の信号レベルを可変させることで振幅変調するスイッチング電源装置。
【００２６】
（１０）前記（８）記載のスイッチング電源装置において、
前記変調手段は、前記ＰＷＭ信号が前記駆動手段をオフさせる期間の信号レベルを可変させることで振幅変調するスイッチング電源装置。
【００２７】
（１１）前記（６）記載のスイッチング電源装置において、
前記制御手段は、制御用チップとしてシーケンス制御用ＡＳＩＣと一体化されているスイッチング電源装置。
【００２８】
（１２）前記（６）記載のスイッチング電源装置において、
前記制御手段は、制御用チップとして画像処理用ＡＳＩＣと一体化されているスイッチング電源装置。
【００２９】
（１３）前記（６）ないし（１２）のいずれかに記載のスイッチング電源装置を画像形成のための高圧電源とする画像形成装置。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を画像形成装置の実施例により詳しく説明する。なお、各実施例は，シーケンス制御ユニット（シーケンス制御専用ＡＳＩＣ）内に高圧制御手段（電源制御用チップ）を内蔵する例であるが、画像処理ユニット（画像処理専用ＡＳＩＣ）内に高圧制御手段（電源制御用チップ）を内蔵する形で同様に実施することができる。
【００３１】
【実施例】
（実施例１）
図１ないし図４を参照して実施例１である“画像形成装置”を説明する。
【００３２】
図１は、本画像形成装置における、画像形成プロセス形成のための高圧電源装置の構成を示す図であり、図２，図３はそれぞれ高圧発生手段、高圧制御手段の構成を詳述した図である。なお、画像形成プロセス要素である、帯電，転写，現像，紙分離，クリーニング，除電等の構成は従来と同様なので，説明を省略する。
【００３３】
図１において、５００は、高圧発生手段１Ａを有する高圧ユニットであり、６００は、高圧発生手段１Ａを制御する高圧制御手段２Ａとコントローラ３を有するシーケンス制御ユニットである。このシーケンス制御ユニット６００の要部は、シーケンス制御専用ＡＳＩＣに、高圧制御手段２Ａである電源制御用チップを追加したＡＳＩＣにより構成されている。コントローラ３はシーケンス制御のコントローラにより兼用されている。高圧発生手段１Ａは画像形成プロセス形成のための電源であり、高圧出力はＡとして、例えば画像形成プロセス要素の転写ローラに給電されている。
【００３４】
まず各部品について説明する。Ｔ１は１次側に入力された電圧を１次−２次間の巻き数比とＰＷＭ信号のオン／オフ時間比率に応じて昇圧変換して２次側に所定の電圧を出力するインバータトランス、Ｑ４はインバータトランスＴ１を駆動するスイッチング素子である。アナログバッハ５１は、出力電圧検出手段１−３により検出した出力電圧を低インピーダンスにて出力するためのインピーダンス変換器、Ｒ１，Ｒ２は抵抗器であり、基準電圧Ｖｒｅｆ、抵抗Ｒ１，Ｒ２、アナログバッハ５１にて変調回路を構成している。アナログコンパレータ５２は、後述するＰＷＭ／検出信号をハイインピーダンスにて受けてその電圧レベルが所定の値以上のときスイッチング素子Ｑ４をオンさせ所定の値以下の時スイッチング素子Ｑ４をオフさせる。
【００３５】
９は入力信号を所定期間ラッチしておくサンプルホールド回路、１０はアナログ信号をデジタル信号に変換するＡ／Ｄ変換器、１１は２入力の大小比較結果を出力するデジタル比較器、１２はアップダウンカウンタ、１３はアップダウンカウンタの値に応じたオン／オフ時間比率のパルス信号（ＰＷＭ信号）を作成するＰＷＭ回路である。２１は、ゲート手段であり、後述するＰＷＭ／検出信号（振幅変調波）から検出信号を復調するのに用いられる。
【００３６】
２−５は各要素の制御を司るコントロール回路であり、これにより高圧制御手段２Ａ内の各要素は適切に制御される。
【００３７】
次に、各部品要素の接続、および一連の動作について説明する。
【００３８】
（ａ）高圧発生手段１Ａ
トランスＴ１の１次側入力にはＢ電圧として所定の電圧が入力されており、トランスＴ１の他端はスイッチング素子Ｑ４に接続されている。後述する高圧制御手段よりオープンコレクタ出力され、信号線３を介して入力されるＰＷＭ／検出信号は、アナログコンパレータ５２によりＰＷＭ信号のみが取り出されスイッチング素子Ｑ４のゲートに入力される。スイッチング素子Ｑ４は、該ＰＷＭ信号に応じてスイッチング動作を行うことで、トランスＴ１の２次側に巻き数比と前記ＰＷＭ信号に応じたパルス出力を得る。そのパルス出力をダイオード３０１とコンデンサ２０１で整流しダイオード３０１のカソード側に直流高圧出力を発生させる。Ｔ１，Ｑ４，Ｄ３０１，Ｃ２０１は、一般にフライバック型（またはオン／オフ型）・コンバータと呼ばれ、スイッチング素子Ｑ４のスイッチング動作におけるのオン時間比率が大きいほど、高い電圧を出力するものである。
【００３９】
そして、高圧出力は高圧負荷（例えば帯電器等）に供給され電子写真画像形成プロセスに寄与することとなる。
【００４０】
高圧出力には抵抗Ｒ１０１と抵抗Ｒ１０２が接続されるとともに、前記各抵抗の抵抗分割により降圧された電圧、すなわち高圧出力の検出信号が出力される。検出された信号はアナログバッファ５１、基準電圧Ｖｒｅｆ、抵抗Ｒ１，Ｒ２により、前記高圧制御手段２Ａよりオープンコレクタ出力されるＰＷＭ信号を搬送波とし、前記検出信号を変調波（変調信号）として振幅変調する。
【００４１】
（ｂ）高圧制御手段２Ａ
前記高圧発生手段１Ａ内にて振幅変調されたＰＷＭ／検出信号（被変調波）は、図４のような波形である。該信号はオープンコレクタ出力であり、前記高圧発生手段１Ａ内にて、出力電圧検出信号レベルにプルアップされているので、ゲート手段２１にてＰＷＭ信号がハイのタイミングでサンプルホールド回路９を動作させることで出力電圧検出信号を復調し、Ａ／Ｄ変換器１０に入力する。Ａ／Ｄ変換器１０は高圧出力検出信号をデジタルデータに変換しデジタル比較器１１の入力端子の一方に入力される。
【００４２】
高圧ユニット５００を制御するシーケンス制御ユニット６００内のコントローラ３は、高圧出力Ａの出力設定値（目標値）に対応したデジタルデータを出力しており、該目標値は前記デジタル比較器１１のもう一方の入力端子に入力される。
【００４３】
デジタル比較器１１では前記デジタルデータに変換された高圧出力検出信号と、コントローラ３より与えられる目標値とを比較する。高圧出力検出信号が目標値より小さい場合は、アップダウンカウンタ１２の出力であるカウント値を所定の数だけ大きくし、高圧出力検出信号が目標値より大きい場合は、前記アップダウンカウンタ１２のカウント値を所定の数だけ小さくする。ＰＷＭ回路１３は、前記アップダウンカウンタ１２のカウント値に応じて、適切なＰＷＭ信号を生成する。トランジスタＱ２２によりオープンコレクタ信号のＰＷＭ／検出信号にして出力される。該信号は、高圧発生手段１Ａ内にてスイッチング素子Ｑ４のドライブ信号となり、スイッチング素子Ｑ４のスイッチング時間比率を決める信号である。前記アップダウンカウンタ１２のカウント値が大きくなると、スイッチング素子Ｑ４をオンさせる時間比率を大きくすることで、高圧出力発生手段１Ａの発生する高圧電圧を大きくする。また、前記アップダウンカウンタ１２のカウント値が小さくなると、スイッチング素子Ｑ４をオンさせる時間比率を小さくすることで、高圧出力発生手段１Ａの発生する高圧電圧を小さくする。以上の動作により、高圧出力Ａは、目標値に応じた所定の値に制御される。
【００４４】
以上説明したように、本実施例によれば、高圧ユニット側にはデジタル回路は無く、高圧ユニットとシーケンス制御ユニット間の信号線数が減少しており、
シーケンス制御専用ＡＳＩＣ内に高圧電源制御用チップを内蔵しているので、コストメリットを出すことができる。
【００４５】
なお、高圧出力は、例示した帯電，転写に限らず、現像，紙分離、補助帯電，転写補助，クリーニング，除電等の高圧出力として供給することができる。
【００４６】
（実施例２）
図５ないし図７を参照して実施例２である“画像形成装置”を説明する。実施例１においては、スイッチング素子Ｑ４をオンにするタイミングにて、変調を行い、電圧検出レベルを高圧制御手段に送付することが特徴であったが、本実施例は、スイッチング素子Ｑ４をオフにするタイミングにて、変調を行い、電圧検出レベルを高圧制御手段に送付することを特徴とする。
【００４７】
本実施例における、シーケンス制御ユニットの構成、高圧ユニットの構成、シーケンス制御ユニットと高圧ユニットの接続関係、および各部品については実施例１とほぼ同様のため、その説明を援用し、ここでの説明を省略する。
【００４８】
図５，図６は、それぞれ高圧発生手段、高圧制御手段の構成を詳述した図である。
【００４９】
１Ｂは画像形成プロセス形成のための高圧発生手段であり高圧出力はＡとして、例えば画像形成プロセス要素の転写ローラに給電されている。
【００５０】
次に、各部品要素の接続、および一連の動作について説明する。
【００５１】
（ａ）高圧発生手段１Ｂ
トランスＴ１の１次側入力にはＢ電圧として所定の電圧が入力されており、Ｔ１の他端はスイッチング素子Ｑ４に接続されている。後述する高圧制御手段２Ｂより出力されるＰＷＭ／検出信号は、アナログコンパレータ５２によりＰＷＭ信号成分つまりパルス幅情報のみが取り出されスイッチング素子Ｑ４のゲートに入力される。スイッチング素子Ｑ４は、該ＰＷＭ信号に応じてスイッチング動作を行うことで、トランスＴ１の２次側に巻き数比と前記ＰＷＭ信号に応じたパルス出力を得る。そのパルス出力をダイオード３０１とコンデンサ２０１で整流しダイオード３０１のカソード側に直流高圧出力を発生させる。Ｔ１，Ｑ４，Ｄ３０１，Ｃ２０１は、一般にフライバック型（またはオン／オフ型）・コンバータと呼ばれ、スイッチング素子Ｑ４のスイッチング動作におけるのオン時間比率が大きいほど、高い電圧を出力するものである。
【００５２】
そして、高圧出力は高圧負荷（例えば帯電器等）に供給され電子写真画像形成プロセスに寄与することとなる。
【００５３】
高圧出力には抵抗Ｒ１０１と抵抗Ｒ１０２が接続されるとともに、前記各抵抗の抵抗分割により降圧された電圧、すなわち高圧出力の検出信号が出力される。検出された信号はアナログバッファ５１、抵抗Ｒ１を通して、前記高圧制御手段より出力されるＰＷＭ／検出信号を振幅変調する。つまり、ＰＷＭ／検出信号がオープン（トランジスタＱ２３オフ時）のタイミングでは、図７に示すように出力電圧検出レベルになり高圧制御手段に送信される。
【００５４】
（ｂ）高圧制御手段
前記高圧発生手段１Ｂ内にて振幅変調されたＰＷＭ／検出信号は、図７のような波形である。該信号は前述したように、ＰＷＭ／検出信号がオープン（Ｑ２３オフ時）のタイミングでは図７で記すように出力電圧検出レベルになっているので、ゲート手段２１にてＰＷＭ信号がオープンのタイミングでサンプルホールド回路９を動作させることで出力電圧検出信号を復調し、Ａ／Ｄ変換器１０に入力する。Ａ／Ｄ変換器１０は高圧出力検出信号をデジタルデータに変換しデジタル比較器１１の入力端子の一方に入力される。
【００５５】
高圧ユニットを制御するシーケンス制御ユニット内のコントローラ３は、高圧出力Ａの出力設定値（目標値）に対応したデジタルデータを出力しており、該目標値は前記デジタル比較器１１のもう一方の入力端子に入力される。
【００５６】
デジタル比較器１１では前記デジタルデータに変換された高圧出力検出信号と、コントローラ３より与えられる目標値とを比較する。高圧出力検出信号が目標値より小さい場合は、アップダウンカウンタ１２のカウント値を所定の数だけ大きくし、高圧出力検出信号が目標値より大きい場合は、前記アップダウンカウンタ１２のカウント値を所定の数だけ小さくする。ＰＷＭ回路１３は、前記アップダウンカウンタ１２のカウンタ値に応じて、適切なＰＷＭ信号を生成する。ＰＷＭ信号はトランジスタＱ２３によりオープンコレクタ信号ＰＷＭ／検出信号にして出力される。該信号は、高圧発生手段１Ｂ内にてスイッチング素子Ｑ４のドライブ信号となり、スイッチング素子Ｑ４のスイッチング時間比率を決める信号である。前記アップダウンカウンタ１２のカウント値が大きくなると、スイッチング素子Ｑ４をオンさせる時間比率を大きくすることで、高圧出力発生手段１Ｂの発生する高圧電圧を大きくする。また、前記アップダウンカウンタ１２のカウント値が小さくなると、スイッチング素子Ｑ４をオンさせる時間比率を小さくすることで、高圧出力発生手段１Ｂの発生する高圧電圧を小さくする。以上の動作により、高圧出力Ａは、目標値に応じた所定の値に制御される。
【００５７】
以上説明したように、本実施例によれば、高圧ユニット側にはデジタル回路は無く、高圧ユニットとシーケンス制御ユニット間の信号線数が減少しており、シーケンス制御専用ＡＳＩＣ内に高圧電源制御用チップを内蔵しているので、コストメリットを出すことができる。
【００５８】
なお、高圧出力は、例示した帯電，転写に限らず、現像，紙分離、補助帯電，転写補助，クリーニング，除電等の高圧出力として供給することができる。
【００５９】
【発明の効果】
以上詳述したように、本発明によれば、高圧発生手段内の駆動手段を駆動するＰＷＭ信号を搬送波として、出力電圧検出信号で変調をかけたＰＷＭ／検出信号を用いることで、電源側にはデジタル回路は無しとし、制御側との間での信号線数を減らすことが実現できる。
【００６０】
これにより、シーケンス制御／画像処理専用ＡＳＩＣと電源制御用チップ部分を一体化することによるコストメリットを出すことができる。
【図面の簡単な説明】
【図１】実施例１の要部の概略構成を示すブロック図
【図２】図１における高圧発生手段の詳細を示す回路図
【図３】図１における高圧制御手段の詳細を示すブロック図
【図４】ＰＷＭ／検出信号の波形を示す図
【図５】実施例２における高圧発生手段の構成を示す回路図
【図６】実施例２における高圧制御手段の構成を示すブロック図
【図７】ＰＷＭ／検出信号の波形を示す図
【図８】従来例の概略構成を示すブロック図
【図９】図８における高圧発生手段の詳細を示す回路図
【図１０】図８における高圧制御手段の詳細を示すブロック図
【図１１】関連技術例の概略構成を示すブロック図
【符号の説明】
１Ａ 高圧発生手段
１−４ 変調手段
２Ａ 高圧制御手段
２−４ 復調手段
３ コントローラ
４ 信号線
Claims (13)
- 電源制御用チップを追加したシーケンス制御用ＡＳＩＣと、前記電源制御用チップからのＰＷＭ信号に応じた出力を発生し、出力検出信号を前記電源制御用チップへフィードバックする出力発生手段と、前記電源制御用チップと前記出力発生手段を接続する信号線とを備えた電源装置であって、
前記信号線に、前記ＰＷＭ信号を搬送波とし前記出力検出信号を変調波として振幅変調した被変調波を伝送することを特徴とする電源装置。 - 電源制御用チップを追加した画像処理用ＡＳＩＣと、前記電源制御用チップからのＰＷＭ信号に応じた出力を発生し、出力検出信号を前記電源制御用チップへフィードバックする出力発生手段と、前記電源制御用チップと前記出力発生手段を接続する信号線とを備えた電源装置であって、
前記信号線に、前記ＰＷＭ信号を搬送波とし前記出力検出信号を変調波として振幅変調した被変調波を伝送することを特徴とする電源装置。 - 請求項１記載の電源装置を備え、前記シーケンス制御用ＡＳＩＣによりシーケンス制御を行うことを特徴とする画像形成装置。
- 請求項２記載の電源装置を備え、前記画像処理用ＡＳＩＣにより画像処理を行うことを特徴とする画像処理装置。
- 請求項３または請求項４記載の画像形成装置において、
前記出力発生手段は、帯電，転写，現像，紙分離，クリーニング，除電の少なくとも一つの高圧出力を発生するものであることを特徴とする画像形成装置。 - 所定の電圧を発生させる電圧発生手段と該電圧をデジタル回路にて制御する制御手段とを有するスイッチング電源装置において、
前記電圧発生手段は、トランスと、前記トランスの出力を整流平滑する整流平滑手段と、前記トランスを駆動する駆動手段と、前記整流平滑回路により得られる出力を検出する検出手段と、前記検出手段により検出された検出出力を変調波として変調する変調手段と、を有し、
前記制御手段は、前記変調手段により変調された信号から検出出力を復調する復調手段と、該復調された検出出力をサンプル／ホールドするサンプル／ホールド手段と、前記サンプル／ホールド手段の出力をデジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の出力と出力目標値とを比較する比較手段と、前記比較手段の出力に応じて動作するカウンタと、前記カウンタの出力に応じて、前記駆動手段を駆動するＰＷＭ信号を生成するＰＷＭ信号生成手段と、を有することを特徴とするスイッチング電源装置。 - 請求項６記載のスイッチング電源装置において、
前記変調手段は、前記駆動手段をスイッチングさせるＰＷＭ信号を搬送波として変調することを特徴とするスイッチング電源装置。 - 請求項７記載のスッチング電源装置において、
前記変調手段は、前記搬送波を振幅変調することを特徴とするスイッチング電源装置。 - 請求項８記載のスイッチング電源装置において、
前記変調手段は、前記ＰＷＭ信号が前記駆動手段をオンさせる期間の信号レベルを可変させることで振幅変調することを特徴とするスイッチング電源装置。 - 請求項８記載のスイッチング電源装置において、
前記変調手段は、前記ＰＷＭ信号が前記駆動手段をオフさせる期間の信号レベルを可変させることで振幅変調することを特徴とするスイッチング電源装置。 - 請求項６記載のスイッチング電源装置において、
前記制御手段は、制御用チップとしてシーケンス制御用ＡＳＩＣと一体化されていることを特徴とするスイッチング電源装置。 - 請求項６記載のスイッチング電源装置において、
前記制御手段は、制御用チップとして画像処理用ＡＳＩＣと一体化されていることを特徴とするスイッチング電源装置。 - 請求項６ないし請求項１２のいずれかに記載のスイッチング電源装置を画像形成のための高圧電源とすることを特徴とする画像形成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002192173A JP4272851B2 (ja) | 2002-07-01 | 2002-07-01 | 画像形成装置 |
| US10/603,605 US6900994B2 (en) | 2002-07-01 | 2003-06-26 | Power supply apparatus, switching power supply apparatus, and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002192173A JP4272851B2 (ja) | 2002-07-01 | 2002-07-01 | 画像形成装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004037635A true JP2004037635A (ja) | 2004-02-05 |
| JP2004037635A5 JP2004037635A5 (ja) | 2007-06-14 |
| JP4272851B2 JP4272851B2 (ja) | 2009-06-03 |
Family
ID=29774423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002192173A Expired - Lifetime JP4272851B2 (ja) | 2002-07-01 | 2002-07-01 | 画像形成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6900994B2 (ja) |
| JP (1) | JP4272851B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100636222B1 (ko) | 2005-02-02 | 2006-10-19 | 삼성전자주식회사 | 화상형성장치용 고압전원장치(ｈｖｐｓ)의 ａｓｉｃ화된아날로그 제어장치 |
| KR100781359B1 (ko) * | 2005-03-23 | 2007-11-30 | 삼성전자주식회사 | 디지털 제어방식의 고전압 발생장치 |
| KR100787230B1 (ko) * | 2005-05-23 | 2007-12-21 | 삼성전자주식회사 | 고전압 발생장치, 고전압 발생방법 및 asic 칩 |
| KR100787231B1 (ko) * | 2005-04-23 | 2007-12-21 | 삼성전자주식회사 | 고전압 발생장치, 고전압 발생방법 및 asic 칩 |
| US7362591B2 (en) | 2005-07-12 | 2008-04-22 | Brother Kogyo Kabushiki Kaisha | Power supply device and image forming apparatus |
| JP2008131798A (ja) * | 2006-11-22 | 2008-06-05 | Brother Ind Ltd | 電源装置及び画像形成装置 |
| US7518887B2 (en) | 2005-07-14 | 2009-04-14 | Samsung Electronics Co., Ltd. | Apparatus and method for generating high voltage based on digital control |
| WO2009081635A1 (ja) * | 2007-12-25 | 2009-07-02 | Murata Manufacturing Co., Ltd. | プロセッサおよびスイッチング電源装置 |
| US8000621B2 (en) | 2007-08-22 | 2011-08-16 | Brother Kogyo Kabushiki Kaisha | Image forming apparatus |
| JP2012034517A (ja) * | 2010-07-30 | 2012-02-16 | Canon Inc | 高電圧発生装置 |
| JP2012034496A (ja) * | 2010-07-30 | 2012-02-16 | Canon Inc | 高電圧発生装置及び画像形成装置 |
| JP2014075233A (ja) * | 2012-10-03 | 2014-04-24 | Sharp Corp | 高電圧出力装置、イオン発生装置および電子機器 |
| JP2016095567A (ja) * | 2014-11-12 | 2016-05-26 | 横河電機株式会社 | 入出力モジュール |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4468011B2 (ja) * | 2004-02-25 | 2010-05-26 | キヤノン株式会社 | スイッチング電源及び画像形成装置 |
| EP1736834A1 (en) * | 2005-06-25 | 2006-12-27 | Samsung Electronics Co, Ltd | High Voltage Power Supply and Digital Control Method Thereof |
| KR100635281B1 (ko) * | 2005-07-13 | 2006-10-19 | 삼성전자주식회사 | 디지털 제어방식의 고전압 발생장치 및 고전압 발생방법 |
| KR100635282B1 (ko) * | 2005-08-11 | 2006-10-19 | 삼성전자주식회사 | 디지털 제어방식의 고전압 발생장치 및 고전압 발생방법 |
| JP4962762B2 (ja) * | 2006-08-30 | 2012-06-27 | ブラザー工業株式会社 | 画像形成装置及びその断線検査方法 |
| US7382303B1 (en) * | 2006-09-20 | 2008-06-03 | Linear Technology Corporation | Non-perturbing power supply margin controller |
| JP4341698B2 (ja) * | 2007-05-28 | 2009-10-07 | 富士電機デバイステクノロジー株式会社 | スイッチング電源とその制御回路及び制御方法 |
| KR101133587B1 (ko) * | 2007-06-11 | 2012-04-06 | 삼성전자주식회사 | 전원공급장치 및 이를 구비한 화상형성장치 |
| US8274176B2 (en) * | 2007-07-13 | 2012-09-25 | Samsung Electronics Co., Ltd. | Power supply apparatus |
| US8350407B2 (en) * | 2007-07-13 | 2013-01-08 | Samsung Electronics Co., Ltd. | High voltage power supply apparatus |
| US8644688B2 (en) * | 2008-08-26 | 2014-02-04 | Opentv, Inc. | Community-based recommendation engine |
| TW201115897A (en) * | 2009-10-30 | 2011-05-01 | Niko Semiconductor Co Ltd | Driving controller and the power converting circuit, and method for modulating driver level according to load |
| EP2466739B1 (en) * | 2010-12-14 | 2017-11-15 | Dialog Semiconductor GmbH | Circuit to improve stability of a boost converter |
| CN102426825B (zh) | 2011-10-12 | 2014-01-08 | 深圳市华星光电技术有限公司 | 一种pwm电压调节电路及其调节方法、液晶显示装置 |
| US9813076B1 (en) * | 2016-03-31 | 2017-11-07 | Analog Value Ltd. | Analog to digital converter and a method for analog to digital conversion |
| JP2022007106A (ja) * | 2020-06-25 | 2022-01-13 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| US20220360272A1 (en) | 2021-05-06 | 2022-11-10 | Apple Inc | Analog to digital converter and a method for analog to digital conversion |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5619403A (en) * | 1992-07-24 | 1997-04-08 | Canon Kabushiki Kaisha | Multi-output power supply apparatus |
| US5612857A (en) * | 1995-06-11 | 1997-03-18 | Canon Kabushiki Kaisha | Power supply apparatus |
| JPH10199687A (ja) * | 1997-01-08 | 1998-07-31 | Canon Inc | 蛍光燈インバータ装置 |
| US6404662B1 (en) * | 1998-03-23 | 2002-06-11 | Staktek Group, L.P. | Rambus stakpak |
| US6408148B1 (en) * | 1999-05-17 | 2002-06-18 | Canon Kabushiki Kaisha | Image processing apparatus, image recording apparatus, controlling method for these apparatuses, and power supply apparatus used therein |
| JP2004078146A (ja) * | 2002-03-14 | 2004-03-11 | Ricoh Co Ltd | 画像形成装置およびヒータ制御方法 |
-
2002
- 2002-07-01 JP JP2002192173A patent/JP4272851B2/ja not_active Expired - Lifetime
-
2003
- 2003-06-26 US US10/603,605 patent/US6900994B2/en not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100636222B1 (ko) | 2005-02-02 | 2006-10-19 | 삼성전자주식회사 | 화상형성장치용 고압전원장치(ｈｖｐｓ)의 ａｓｉｃ화된아날로그 제어장치 |
| KR100781359B1 (ko) * | 2005-03-23 | 2007-11-30 | 삼성전자주식회사 | 디지털 제어방식의 고전압 발생장치 |
| KR100792294B1 (ko) * | 2005-03-23 | 2008-01-07 | 삼성전자주식회사 | 디지털 제어방식의 고전압 발생장치 |
| US7508095B2 (en) | 2005-03-23 | 2009-03-24 | Samsung Electronics Co., Ltd | Apparatus to generate high voltage by digital control and method thereof |
| US7986534B2 (en) | 2005-03-23 | 2011-07-26 | Samsung Electronics Co., Ltd. | Apparatus to generate high voltage by digital control and method thereof |
| US7619399B2 (en) | 2005-04-23 | 2009-11-17 | Samsung Electronics Co., Ltd. | Apparatus to generate high voltage using digital control and method thereof |
| KR100787231B1 (ko) * | 2005-04-23 | 2007-12-21 | 삼성전자주식회사 | 고전압 발생장치, 고전압 발생방법 및 asic 칩 |
| KR100787230B1 (ko) * | 2005-05-23 | 2007-12-21 | 삼성전자주식회사 | 고전압 발생장치, 고전압 발생방법 및 asic 칩 |
| US8467203B2 (en) | 2005-05-23 | 2013-06-18 | Samsung Electronics Co., Ltd. | Apparatus for generating high-voltage and method thereof |
| US7791907B2 (en) | 2005-05-23 | 2010-09-07 | Samsung Electronics Co., Ltd. | Apparatus for generating high-voltage and method thereof |
| US7362591B2 (en) | 2005-07-12 | 2008-04-22 | Brother Kogyo Kabushiki Kaisha | Power supply device and image forming apparatus |
| US7518887B2 (en) | 2005-07-14 | 2009-04-14 | Samsung Electronics Co., Ltd. | Apparatus and method for generating high voltage based on digital control |
| JP4524685B2 (ja) * | 2006-11-22 | 2010-08-18 | ブラザー工業株式会社 | 電源装置及び画像形成装置 |
| JP2008131798A (ja) * | 2006-11-22 | 2008-06-05 | Brother Ind Ltd | 電源装置及び画像形成装置 |
| US8000621B2 (en) | 2007-08-22 | 2011-08-16 | Brother Kogyo Kabushiki Kaisha | Image forming apparatus |
| WO2009081635A1 (ja) * | 2007-12-25 | 2009-07-02 | Murata Manufacturing Co., Ltd. | プロセッサおよびスイッチング電源装置 |
| US8276007B2 (en) | 2007-12-25 | 2012-09-25 | Murata Manufacturing Co., Ltd. | Processor and switching power supply apparatus |
| JP5177148B2 (ja) * | 2007-12-25 | 2013-04-03 | 株式会社村田製作所 | プロセッサおよびスイッチング電源装置 |
| JP2012034517A (ja) * | 2010-07-30 | 2012-02-16 | Canon Inc | 高電圧発生装置 |
| JP2012034496A (ja) * | 2010-07-30 | 2012-02-16 | Canon Inc | 高電圧発生装置及び画像形成装置 |
| US9182708B2 (en) | 2010-07-30 | 2015-11-10 | Canon Kabushiki Kaisha | High-voltage generation apparatus |
| JP2014075233A (ja) * | 2012-10-03 | 2014-04-24 | Sharp Corp | 高電圧出力装置、イオン発生装置および電子機器 |
| JP2016095567A (ja) * | 2014-11-12 | 2016-05-26 | 横河電機株式会社 | 入出力モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| US6900994B2 (en) | 2005-05-31 |
| JP4272851B2 (ja) | 2009-06-03 |
| US20040000897A1 (en) | 2004-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4272851B2 (ja) | 画像形成装置 | |
| WO2006035638A1 (ja) | 直流電源装置 | |
| CN102457190A (zh) | 电源系统和图像形成设备 | |
| CN102570824A (zh) | 电源系统以及包括该电源系统的图像形成装置 | |
| US10303108B2 (en) | Switching power supply for enabling switching element to be soft-started in burst mode, image forming apparatus and soft start method of switching element | |
| JP5683241B2 (ja) | スイッチング電源装置及び画像形成装置 | |
| KR101571336B1 (ko) | 화상형성장치용 고압 전원공급장치 | |
| JP2017229116A (ja) | 電動機の駆動制御装置 | |
| US8213824B2 (en) | High voltage power controlling apparatus of image forming apparatus and method thereof | |
| JPH08275530A (ja) | スイッチングモード電源装置 | |
| JP3100797B2 (ja) | 電源装置 | |
| US20230135362A1 (en) | Power source device and image forming apparatus | |
| JP2000253663A (ja) | 直流電源装置 | |
| CN1913318A (zh) | 带有数字控制的高压电源和生成高电压的方法 | |
| JP2832606B2 (ja) | 電源回路の制御装置 | |
| JP3608315B2 (ja) | 直流コンバータ装置 | |
| JPH1198829A (ja) | スイッチング電源 | |
| JP4509659B2 (ja) | インバータ制御装置 | |
| JP3063251B2 (ja) | 直流電源装置 | |
| JPH11340801A (ja) | ヒステリシス付加型比較回路 | |
| JP2004239888A (ja) | 電圧検出装置 | |
| JP2005160239A (ja) | 高圧電源装置 | |
| JP2000236662A (ja) | スイッチング電源 | |
| JPS5961470A (ja) | 高圧電源装置 | |
| JP2006259076A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050627 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |